半导体装置及其制造方法

技术领域

根据本公开的技术(本技术)涉及半导体装置及其制造方法。

背景技术

以往，已知一种通过把其上形成有诸如晶体管等元件的多个基板层叠来增大垂直方向的元件密度的方法(参见专利文献1)。这种方法的特征在于，不仅使用一个平面，而且每次层叠基板时，元件的数量还增加至两个和三个等。在用于面积有限的元件的情况下，通过该方法，能够使元件的数量增加，并且能够以小面积构成复杂的电路。

在图像传感器中，像素尺寸是固定的，并且针对各像素形成的元件的面积受到像素尺寸的限制。这防止了元件的尺寸被自由地改变，并且用于复杂电路的元件数量的增加是有限的。因此，对于元件面积有限的图像传感器等装置，在多个基板的层叠结构的基础上增加元件面积是非常有益的方法。

[引用文献列表]

[专利文献]

[专利文献1]

日本专利特开第2014-99582号

发明内容

[技术问题]

对于多个基板的层叠结构，一直期望减小电连接垂直层叠的基板的导电路径的电阻值。

本技术的目的是为了提供一种能够减小电连接垂直层叠的基板的导电路径的电阻值的半导体装置以及该半导体装置的制造方法。

根据本技术的一个方面的半导体装置包括：第一半导体层，所述第一半导体层包括经由元件分离区彼此相邻设置的多个元件形成区，所述多个元件形成区分别设置有第一有源元件；接触区域，所述接触区域分别设置在所述多个元件形成区各者的表面层部分的所述元件分离区侧；导电焊盘，所述导电焊盘连接到所述多个元件形成区各者的所述接触区域，所述导电焊盘跨越所述元件分离区延伸；第一绝缘层，所述第一绝缘层覆盖所述第一半导体层和所述导电焊盘；第二半导体层，所述第二半导体层设置在所述第一绝缘层上，并设置有第二有源元件；第二绝缘层，所述第二绝缘层覆盖所述第二半导体层；和导电插塞，所述导电插塞分别嵌入在从所述第二绝缘层延伸至所述导电焊盘的连接孔中，所述导电插塞包括与所述导电焊盘的材料相同的材料并且与所述导电焊盘一体地形成。

根据本技术的另一方面的半导体装置的制造方法包括以下的步骤：在第一半导体层中形成由元件分离区划分的多个元件形成区；分别在经由所述元件分离区彼此相邻的所述多个元件形成区中的各者的表面层部分的所述元件分离区侧形成接触区域；通过蚀刻停止膜在所述多个元件形成区中的各者的所述接触区域上形成焊盘芯，所述焊盘芯跨越所述元件分离区延伸；在所述多个元件形成区中分别形成第一有源元件；形成覆盖所述第一半导体层和所述焊盘芯的第一绝缘层；在所述第一绝缘层上设置第二半导体层；通过执行包括热处理的工艺在所述第二半导体层中形成第二有源元件；形成覆盖所述第二半导体层的第二绝缘层；形成分别从所述第二绝缘层延伸至所述焊盘芯的连接孔；通过所述连接孔去除所述焊盘芯和所述蚀刻停止膜，以形成与所述连接孔连通的空间部；和将导电材料嵌入所述空间部和所述连接孔中，以形成与所述接触区域连接的导电焊盘以及与所述导电焊盘一体的导电插塞。

附图说明

[图1]图1是概括地示出了根据本技术的第一实施例的固态摄像装置的示意图。

[图2]图2是根据本技术的第一实施例的固态摄像装置的像素单元的等效电路图。

[图3]图3是示出了根据本技术的第一实施例的固态摄像装置的像素单元中的接触区域的布置的图。

[图4]图4是根据本技术的第一实施例的固态摄像装置的像素单元的主要部分的横截面图。

[图5]图5是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图。

[图6]图6是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图5的延续。

[图7]图7是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图6的延续。

[图8]图8是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图7的延续。

[图9]图9是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图8的延续。

[图10]图10是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图9的延续。

[图11]图11是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图10的延续。

[图12]图12是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图11的延续。

[图13]图13是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图12的延续。

[图14]图14是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图13的延续。

[图15]图15是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图14的延续。

[图16]图16是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图15的延续。

[图17]图17是根据本技术的第一实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图16的延续。

[图18]图18是根据本技术的第二实施例的固态摄像装置的像素单元的主要部分的横截面图。

[图19]图19是根据本技术的第二实施例的固态摄像装置的制造方法的工序横截面图。

[图20]图20是根据本技术的第二实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图19的延续。

[图21]图21是根据本技术的第二实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图20的延续。

[图22]图22是根据本技术的第二实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图21的延续。

[图23]图23是根据本技术的第二实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图22的延续。

[图24]图24是根据本技术的第二实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图23的延续。

[图25]图25是根据本技术的第二实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图24的延续。

[图26]图26是根据本技术的第三实施例的固态摄像装置的像素单元的主要部分的横截面图。

[图27]图27是根据本技术的第三实施例的固态摄像装置的制造方法的工序横截面图。

[图28]图28是根据本技术的第三实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图27的延续。

[图29]图29是根据本技术的第三实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图28的延续。

[图30]图30是根据本技术的第四实施例的固态摄像装置的像素单元的主要部分的平面图。

[图31]图31是示出了沿图30中的切割线A-A截取的横截面结构的主要部分的横截面图。

[图32]图32是根据本技术的第四实施例的固态摄像装置的制造方法的工序横截面图。

[图33]图33是根据本技术的第四实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图32的延续。

[图34]图34是根据本技术的第四实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图33的延续。

[图35]图35是根据本技术的第四实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图34的延续。

[图36]图36是根据本技术的第四实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图35的延续。

[图37]图37是根据本技术的第五实施例的固态摄像装置的像素单元的主要部分的横截面图。

[图38]图38是根据本技术的第五实施例的固态摄像装置的制造方法的工序横截面图。

[图39]图39是根据本技术的第五实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图38的延续。

[图40]图40是根据本技术的第五实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图39的延续。

[图41]图41是根据本技术的第五实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图40的延续。

[图42]图42是根据本技术的第五实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图41的延续。

[图43]图43是根据本技术的第五实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图42的延续。

[图44]图44是根据本技术的第五实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图43的延续。

[图45]图45是根据本技术的第五实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图44的延续。

[图46]图46是根据本技术的第六实施例的固态摄像装置的像素单元的主要部分的横截面图。

[图47]图47是分别示出了第六实施例的变形例的图。

[图48]图48是示出了根据第七实施例的摄像装置的功能构造的示例的框图。

[图49]图49是分别示出了图48所示的摄像装置的一般构造的示意性平面图。

[图50]图50是示出了沿图49中的线III-III’截取的横截面构造的示意图。

[图51]图51是图48所示的像素共享单元的等效电路图。

[图52]图52是示出了多个像素共享单元和多条垂直信号线之间的连接方式的示例的图。

[图53]图53是示出了图50所示的摄像装置的具体构造的示例的示意性横截面图。

[图54A]图54A是示出了图53所示的第一基板的主要部分的平面构造的示例的示意图。

[图54B]图54B是示出了与图54A所示的第一基板的主要部分一起的焊盘部的平面构造的示意图。

[图55]图55是示出了图53所示的第二基板(半导体层)的平面构造的示例的示意图。

[图56]图56是与图53所示的第一配线层一起示出了像素电路和第一基板的主要部分的平面构造的示例的示意图。

[图57]图57是示出了图53所示的第一配线层和第二配线层的平面构造的示例的示意图。

[图58]图58是示出了图53所示的第二配线层和第三配线层的平面构造的示例的示意图。

[图59]图59是示出了图53所示的第三配线层和第四配线层的平面构造的示例的示意图。

[图60]图60是用于说明到图50所示的摄像装置的输入信号的路径的示意图。

[图61]图61是用于说明来自图50所示的摄像装置的像素信号的信号路径的示意图。

[图62]图62是示出了图55所示的第二基板(半导体层)的平面构造的变形例的示意图。

[图63]图63是与图62所示的像素电路一起示出了第一配线层和第一基板的主要部分的平面构造的示意图。

[图64]图64是示出了与图63所示的第一配线层一起的第二配线层的平面构造的示例的示意图。

[图65]图65是示出了与图64所示的第二配线层一起的第三配线层的平面构造的示例的示意图。

[图66]图66是示出了与图65所示的第三配线层一起的第四配线层的平面构造的示例的示意图。

[图67]图67是示出了图54A所示的第一基板的平面构造的变形例的示意图。

[图68]图68是示出了层叠在图67所示的第一基板上的第二基板(半导体层)的平面构造的示例的示意图。

[图69]图69是示出了与图68所示的像素电路一起的第一配线层的平面构造的示例的示意图。

[图70]图70是示出了与图69所示的第一配线层一起的第二配线层的平面构造的示例的示意图。

[图71]图71是示出了与图70所示的第二配线层一起的第三配线层的平面构造的示例的示意图。

[图72]图72是示出了与图71所示的第三配线层一起的第四配线层的平面构造的示例的示意图。

[图73]图73是示出了图67所示的第一基板的平面构造的另一示例的示意图。

[图74]图74是示出了层叠在图73所示的第一基板上的第二基板(半导体层)的平面构造的示例的示意图。

[图75]图75是示出了与图74所示的像素电路一起的第一配线层的平面构造的示例的示意图。

[图76]图76是示出了与图75所示的第一配线层一起的第二配线层的平面构造的示例的示意图。

[图77]图77是示出了与图76所示的第二配线层一起的第三配线层的平面构造的示例的示意图。

[图78]图78是示出了与图77所示的第三配线层一起的第四配线层的平面构造的示例的示意图。

[图79]图79是示出了图50所示的摄像装置的另一示例的示意性横截面图。

[图80]图80是用于说明到图79所示的摄像装置的输入信号的路径的示意图。

[图81]图81是用于说明来自图79所示的摄像装置的像素信号的信号路径的示意图。

[图82]图82是示出了图53所示的摄像装置的另一示例的示意性横截面图。

[图83]图83是示出了图51所示的等效电路的另一示例的图。

[图84]图84是示出了图54A等所示的像素分离部的另一示例的示意性平面图。

[图85]图85是示出了包括根据上述实施例及这些实施例的变形例的摄像装置的摄像系统的一般构造的示例的图。

[图86]图86是示出了图85所示的摄像系统的摄像过程的示例的图。

[图87]图87是示出了车辆控制系统的示意性构造的示例的框图。

[图88]图88是辅助说明车外信息检测部和摄像部的安装位置的示例的图。

[图89]图89是示出了内窥镜手术系统的示意性构造的示例的图。

[图90]图90是示出了摄像头和CCU(camera control unit：相机控制单元)的功能构造的示例的框图。

[图91A]图91A是根据本技术的第八实施例的固态摄像装置的像素单元的主要部分的横截面图。

[图91B]图91B是与图91A的一部分的放大图对应的主要部分的横截面图。

[图91C]图91C是示出了根据本技术的第八实施例的固态摄像装置的像素单元中的接触区域的布置及导电焊盘的形状的图。

[图92]图92是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图。

[图93]图93是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图92的延续。

[图94]图94是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图93的延续。

[图95]图95是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图94的延续。

[图96]图96是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图95的延续。

[图97]图97是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图96的延续。

[图98]图98是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图97的延续。

[图99]图99是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图98的延续。

[图100]图100是根据本技术的第八实施例的固态摄像装置的制造方法的工序横截面图，该工序横截面图是图99的延续。

[图101]图101是示出了第八实施例的第一变形例的图。

[图102]图102是示出了第八实施例的第二变形例的图。

[图103]图103是根据本技术的第九实施例的固态摄像装置的像素单元的主要部分的横截面图。

[图104]图104是示出了根据本技术的第十实施例的摄像装置的构造示例的厚度方向上的横截面图。

[图105]图105是示出了根据本技术的第十实施例的摄像装置的构造示例的厚度方向上的横截面图。

[图106]图106是示出了根据本技术的第十实施例的摄像装置的构造示例的厚度方向上的横截面图。

[图107]图107是示出了根据本技术的第十实施例的多个像素单元的布局示例的水平横截面图。

[图108]图108是示出了根据本技术的第十实施例的多个像素单元的布局示例的水平横截面图。

[图109]图109是示出了根据本技术的第十实施例的多个像素单元的布局示例的水平横截面图。

[图110]图110是示出了根据本技术的第十实施例的摄像装置的变形例的厚度方向上的横截面图。

具体实施方式

下面，将参照附图说明本技术的第一实施例至第十实施例。在以下说明中参照的附图的描述中，相同或相似的部件被分配相同或相似的附图标记。然而，需要注意的是，附图是示意性的，并且厚度与平面尺寸之间的关系以及各层的厚度的比率等与实际不同。因此，应考虑以下说明来确定具体的厚度和尺寸。另外，当然，附图包括尺寸之间的关系以及尺寸的比率不同的部分。注意，这里描述的效果仅是说明性的而非限制性的，并且可以产生任何其他效果。

(第一实施例)

<固态摄像装置的构造>

作为根据本技术的第一实施例的固态摄像装置的示例，将说明背面照射型CMOS图像传感器(固态摄像装置)。如图1所示，根据本技术的第一实施例的固态摄像装置1A包括第一基板部(第一层部)10、第二基板部(第二层部)20和第三基板部(第三层部)30。固态摄像装置1A具有其中第一基板部10、第二基板部20和第三基板部30依次层叠的三维结构。

第一基板部10包括对半导体层701执行光电转换的多个传感器像素12。多个传感器像素12以矩阵状布置在第一基板部10的像素区域13中。第二基板部20包括读出电路22，该读出电路22是分别针对四个传感器像素12设置的，并且该读出电路22基于从传感器像素12输出的电荷输出像素信号。第二基板部20包括在行方向上延伸的多条像素驱动线23和在列方向上延伸的多条垂直信号线24。注意，第三基板部30可以被称为底部(bottom)基板。

第三基板部30包括处理像素信号的逻辑电路32。逻辑电路32例如包括垂直驱动电路33、列信号处理电路34、水平驱动电路35和系统控制电路36。逻辑电路32(具体地，水平驱动电路35)将每个传感器像素12的输出电压Vout输出到外部。逻辑电路32可以包括例如低电阻区，该低电阻区包括在与源极和漏极接触的杂质扩散区(半导体区)的表面上使用CoSi

例如，垂直驱动电路33以行为单位顺序选择多个传感器像素12。列信号处理电路34对从垂直驱动电路33选择的行中的传感器像素12输出的像素信号例如执行相关双采样(CDS：correlated double sampling)处理。列信号处理电路34例如执行CDS处理并提取像素信号的信号电平，以保持与各传感器像素12接收的光量对应的像素数据。例如，水平驱动电路35将列信号处理电路34保持的像素数据顺序输出到外部。例如，系统控制电路36控制逻辑电路32中的各块(垂直驱动电路33、列信号处理电路34和水平驱动电路35)的驱动。

图2是示出了根据本技术的第一实施例的固态摄像装置1A的像素单元PU的构造示例的等效电路图。如图2所示，在固态摄像装置1A中，四个传感器像素12电连接到一个读出电路22，并形成一个像素单元PU。四个传感器像素12共用一个读出电路22，并且来自四个传感器像素12的输出被输入到共用的读出电路22。

每个传感器像素12包括通用组件。在图2中，为了区分传感器像素12的组件，给传感器像素12的组件的参考符号(例如，下述的PD、TG和FD)的末尾添加识别号(1、2、3和4)。在需要区分传感器像素12的组件的情况下，在传感器像素12的组件的参考符号的末尾添加识别号。然而，在不需要区分传感器像素12的组件的情况下，省略分别添加在传感器像素12的组件的参考符号的末尾的识别号。

各传感器像素12包括例如光电二极管PD(光电转换元件的示例)、电连接到光电二极管PD的传输晶体管TR、以及临时保持经由传输晶体管TR从光电二极管PD输出的电荷的浮动扩散部FD。光电二极管PD进行光电转换并产生与所接收的光量相对应的电荷。光电二极管PD的阴极区域电连接到传输晶体管TR的源极区域，光电二极管PD的阳极区域电连接到基准电位线(例如，接地)。传输晶体管TR的漏极区域电连接到浮动扩散部FD，传输晶体管TR的栅电极电连接到像素驱动线23。传输晶体管TR例如是CMOS(Complementary Metal OxideSemiconductor：互补金属氧化物半导体)晶体管。浮动扩散部FD包括下述的n型接触区域705(参见图4)。

共用一个读出电路22的传感器像素12的浮动扩散部FD彼此电连接，并且电连接到公共读出电路22的输入端。例如，读出电路22包括放大晶体管AMP(第一晶体管的示例)、复位晶体管RST和选择晶体管SEL(第二晶体管的示例)。注意，可以根据需要省略选择晶体管SEL。

复位晶体管RST的源极区域(读出电路22的输入端)电连接到浮动扩散部FD，复位晶体管RST的漏极区域电连接到电源线VDD和放大晶体管AMP的漏极区域。复位晶体管RST的栅电极电连接到像素驱动线23(参见图1)。放大晶体管AMP的源极区域电连接到选择晶体管SEL的漏极区域，放大晶体管AMP的栅电极电连接到复位晶体管RST的源极区域。选择晶体管SEL的源极区域(读出电路22的输出端)电连接到垂直信号线24，选择晶体管SEL的栅电极电连接到像素驱动线23(图1)。

在导通状态下，传输晶体管TR将光电二极管PD中的电荷传输到浮动扩散部FD。如下述的图4所示，传输晶体管TR的栅电极710例如从半导体层701的前表面贯穿阱区704延伸至栅电极710到达光电二极管PD的深度。复位晶体管RST将浮动扩散部FD的电位复位至预定电位。在导通状态下，复位晶体管RST将浮动扩散部FD的电位复位至电源线VDD的电位。选择晶体管SEL控制来自读出电路22的像素信号的输出时序。

放大晶体管AMP生成具有与浮动扩散部FD中保持的电荷电平相对应的电压的信号作为像素信号。放大晶体管AMP构成源极跟随放大器，并且输出具有与光电二极管PD中产生的电荷电平相对应的电压的像素信号。当选择晶体管SEL导通时，放大晶体管AMP放大浮动扩散部FD的电位，并且经由垂直信号线24将与电位相对应的电压输出到列信号处理电路34。复位晶体管RST、放大晶体管AMP和选择晶体管SEL例如是CMOS晶体管。

图3是示出了根据本技术的第一实施例的固态摄像装置的像素单元中的接触区域的布置的图。图4是根据本技术的第一实施例的固态摄像装置的像素单元的主要部分的横截面图。注意，图4所示的主要部分横截面图仅是示意图，并非是为了示出严格意义上的正确实际结构。在图4所示的主要部分横截面图中，为了参考附图通俗易懂地说明固态摄像装置1A的构造，有意地改变晶体管和杂质扩散区域(半导体区域)在水平方向上的位置。另外，在图4中，省略第三基板部的图示。

如图4所示，第二基板部20层叠在第一基板部(底部基板)10的主表面(前表面)侧，该主表面对应于第一基板部10的一个表面。尽管在附图中未示出，但是第三基板部30层叠在第二基板部20的主表面侧，该主表面对应于第二基板部20的一个表面。

第一基板部10包括用作第一半导体层的半导体层701和用作第一绝缘层并覆盖半导体层701的绝缘层720。另外，第一基板部10的入射面对应于与上述一个表面相反的背面。第一基板部10的背面侧设置有平坦化膜831、彩色滤光片832和微透镜833等。平坦化膜831使第一基板部10的背面侧平坦化。微透镜833将入射光聚集到第一基板部10上。彩色滤光片832对第一基板部10上的入射光进行颜色分离。彩色滤光片832和微透镜833是分别针对每个传感器像素12设置的。

半导体层701包括多个岛状区域703，所述多个岛状区域703经由元件分离区702以平面形状彼此相邻地布置，并且用作分别设有第一有源元件的多个元件形成区。半导体层701是通过使用例如CMP法研磨半导体基板的背面侧直至由元件分离区702界定的多个元件形成区形成为单独的岛状区域703而形成的。作为半导体基板，使用第一导电类型(例如，n型)的单晶硅基板。换句话说，每个岛状区域703主要包括n型半导体层701。

元件分离区702将相邻的岛状区域703彼此电隔离。元件分离区702例如具有STI(Shallow Trench Isolation：浅沟槽隔离)结构，并且从半导体层701的主表面沿深度方向延伸。

一个岛状区域703对应于一个传感器像素12。在岛状区域703的表面层部分中设置有第二导电类型(例如，p型)的阱区704。在比阱区704更深的区域中，设置有用作第一有源元件的n型光电二极管PD。另外，在岛状区域703的表面层部分中，设置有作为第一有源元件的传输晶体管TR。尽管未详细地示出，但是传输晶体管TR包括：栅极绝缘膜709，其沿着从岛状区域703的主表面沿深度方向延伸的栅电极沟槽的内壁设置；栅电极710，其具有T形形状，并且包括经由栅极绝缘膜709嵌入栅电极沟槽的一部分以及从该栅电极沟槽突出的另一部分；以及源极区域和漏极区域(未示出)。

另外，如图3和图4所示，在岛状区域703的表面层部分的元件分离区702侧的阱区704的内部设置有n型接触区域705。如图3所示，接触区域705被设置成与位于像素单元PU的中央部分的第一交叉部702a接触，该像素单元PU包括作为一个单元的四个传感器像素12，该第一交叉部702a被包括在其中在行方向上延伸的元件分离区702与在列方向上延伸的元件分离区702交叉的交叉部中。接触区域705减小了接触区域705和下述的导电焊盘824a之间的欧姆接触电阻，并且共用浮动扩散部FD。

另外，如图3和图4所示，岛状区域703的表面层部分的元件分离区702侧设置有p型接触区域706，该p型接触区域706位于阱区704的内部，并且具有比阱区704的杂质浓度高的杂质浓度。如图3所示，接触区域706被设置成与第二交叉部702b接触，该第二交叉部702b被包括在元件分离区702的交叉部中，并且位于像素单元PU的角部。接触区域706减小了接触区域706与下述的导电焊盘824b之间的欧姆接触电阻。

在像素单元PU的中央部分中，如图4所示，上述的导电焊盘824a横跨元件分离区702的第一交叉部702a并电气地和机械地连接到经由元件分离区702的第一交叉部702a布置的四个岛状区域703中的每一个的接触区域705。另外，上述的导电焊盘824b横跨元件分离区702的第二交叉部702b并电气地和机械地连接到经由元件分离区702的第二交叉部702b布置的四个岛状区域703中的每一个的接触区域706。

绝缘层720设置在半导体层701上，以便覆盖岛状区域703和导电焊盘824a、824b。第一绝缘层720例如包括氧化硅膜(SiO)、氮化硅膜(SiN)、氮氧化硅膜(SiON)或碳氮化硅膜(SiCN)中的一种，或通过层叠上述膜中的两种或更多种形成的层叠膜。

如图4所示，第二基板部20包括用作第二半导体层的半导体层801和设置在半导体层801上的用作第二绝缘层的绝缘层820。另外，第二基板部20在半导体层801的与绝缘层820侧相反的背面上包括绝缘膜802。半导体层801经由绝缘膜802设置在绝缘层720上。绝缘膜802例如包括氧化硅膜并且接合到位于绝缘膜802下方的绝缘层720。

如图4所示，根据本技术的第一实施例的固态摄像装置1A还包括导电插塞823a，该导电插塞823a嵌入从绝缘层820的前表面延伸至导电焊盘824a的前表面的连接孔821a内，且导电插塞823a包括与导电焊盘824a的材料相同的材料并与导电焊盘824a一体形成。在平面图中，导电焊盘824a的面积大于导电插塞823a的面积。另外，根据本技术的第一实施例的固态摄像装置1A包括导电插塞823b，该导电插塞823b嵌入从绝缘层820的前表面延伸至导电焊盘824b的前表面的连接孔821b内，且导电插塞823b包括与导电焊盘824b的材料相同的材料并与导电焊盘824b一体形成。在平面图中，导电焊盘824b的面积大于导电插塞823b的面积。作为导电插塞823a和导电焊盘824a以及导电插塞823b和导电焊盘824b，能够使用熔点高的金属材料，例如钛(Ti)、钨(W)、钴(Co)或钼(Mo)，并且例如使用钨(W)。

绝缘层820设置有从绝缘层820的前表面延伸至岛状区域803a上的栅电极806a的前表面的连接孔825a、从绝缘层820的前表面延伸至岛状区域803a的前表面的连接孔825b、以及从绝缘层820的前表面延伸至岛状区域803b上的栅电极806b的前表面的连接孔825c。导电插塞826a至826c嵌入连接孔825a至825c中。作为导电插塞826a至826c，能够使用熔点高的金属材料，并且使用例如钨(W)。

在绝缘层820上，设置有配线827a。配线827a与导电插塞823a和导电插塞826a电气地和机械地连接，并覆盖在导电插塞823a和导电插塞826a上。另外，在绝缘层820上，设置有配线827b。配线827b与导电插塞826b电气地和机械地连接，并覆盖在导电插塞826b上。另外，在绝缘层820上，设置有配线827c。配线827c与导电插塞823b和导电插塞826c电气地和机械地连接，并覆盖在导电插塞823b和导电插塞826c上。

在绝缘层820上，以覆盖配线827a至827c的方式设置绝缘膜828。在绝缘膜828的表面层部分中设置有配线829。作为配线827a至827c以及配线829的材料，例如，使用诸如铜(Cu)等金属。

放大晶体管AMP包括形成在岛状区域803a的主表面上的栅极绝缘膜805、设置在栅极绝缘膜805上的栅电极806a、以及形成在岛状区域803a的表面层部分中的源极区域和漏极区域。复位晶体管RST包括形成在岛状区域803b的主表面上的栅极绝缘膜805、设置在栅极绝缘膜805上的栅电极806b、以及形成在岛状区域803b的表面层部分中的源极区域和漏极区域。

设置于第二基板部20中的放大晶体管AMP的栅电极806a经由包括导电插塞826a、配线827a、导电插塞823a和导电焊盘824a的导电路径分别电连接到与下段第一基板部10中的元件分离区702的第一交叉部702a相邻的四个接触区域705。该导电路径中的导电插塞823a包括与导电焊盘824a的材料相同的材料，并与导电焊盘824a一体形成，因此，与导电插塞823a例如包括多晶硅膜的构造相比，该导电路径少一个异质结。因此，第一实施例的固态摄像装置1A能够减小用于将设置于上段第二基板部20中的放大晶体管AMP的栅电极806a电连接至设置于下段第一基板部10中的接触区域705的导电路径的电阻值。另外，由于接触区域705共用浮动扩散部FD，因此能够提高像素单元PU的操作速度。

设置于第二基板部20中的岛状区域803b经由包括导电插塞826c、配线827c、导电插塞823b和导电焊盘824b的导电路径分别电连接至与下段第一基板部10中的元件分离区702的第二交叉部702b相邻的接触区域706。该导电路径中的导电插塞823b包括与导电焊盘824b的材料相同的材料，并与导电焊盘824b一体形成，因此，与导电插塞823b例如包括多晶硅膜的构造相比，该导电路径少一个异质结。因此，第一实施例的固态摄像装置1A能够减小用于将设置于上段第二基板部20中的岛状区域803b电连接至设置于下段第一基板部10中的接触区域706的导电路径的电阻值。

<固态摄像装置的制造方法>

现在，将参照图5至图17说明根据第一实施例的固态摄像装置的制造方法的示例。

首先，准备包括单晶硅半导体基板的半导体层701。

现在，如图5所示，在半导体层701的主表面侧形成元件分离区702，并且形成用作由元件分离区702包围和界定的元件形成区的岛状区域703。通过例如采用公知的光刻技术和各向异性干蚀刻技术，形成从半导体层701的主表面沿深度方向延伸的分离槽，然后选择性地将绝缘膜嵌入分离槽中，从而形成元件分离区702。例如，通过CVD方法在包括分离槽内部的半导体层701的整个主表面上形成氧化硅膜，随后通过回蚀方法或CMP方法选择性地去除半导体层701的主表面上的绝缘膜，从而将绝缘膜嵌入分离槽中。

然后，通过使用公知的光刻技术、离子注入技术和热处理技术，在半导体层701的表面层部分(上部)中形成用于构成光电二极管的p型阱区704和n型电荷形成区(未示出)。通过该工艺，在岛状区域703中形成了光电二极管PD。

然后，如图6所示，在经由元件分离区702彼此相邻的多个岛状区域703中的每一个的表面层部分的元件分离区702侧(第一交叉部702a侧)形成n型接触区域705，并且在经由元件分离区702彼此相邻的多个岛状区域703中的每一个的表面层部分的元件分离区702侧(第二交叉部702b侧)形成p型接触区域706。n型接触区域705和p型接触区域706交替地形成在其中沿行方向延伸的元件分离区与沿列方向延伸的元件分离区702交叉的交叉部处。通过使用公知的光刻技术、离子注入技术和热处理技术来形成接触区域705和接触区域706。

然后，如图7所示，分别经由四个岛状区域703中的n型接触区域705上的蚀刻停止膜707，以在元件分离区702的第一交叉部702a上延伸的方式形成焊盘芯708a，并且分别经由四个岛状区域703中的p型接触区域706上的蚀刻停止膜707，以在元件分离区702的第二交叉部702b上延伸的方式形成焊盘芯708b。例如通过使用CVD方法在包括岛状区域703的表面和元件分离区702的表面的半导体层701的整个表面上依次形成氧化硅膜和多晶硅膜，随后依次使多晶硅膜和氧化硅膜图案化，从而形成蚀刻停止膜707以及焊盘芯708a和708b。作为多晶硅膜，使用在沉积期间或沉积之后不引入降低电阻值的杂质的非掺杂型膜。

然后，在岛状区域703中形成从半导体层701的主表面沿深度方向延伸的栅电极沟槽。然后，进行热氧化处理，以在包括栅电极沟槽内部的半导体层701的主表面上形成包含热氧化硅膜的栅极绝缘膜709。然后，通过CVD方法在包括栅电极沟槽内部的栅极绝缘膜709的整个表面上形成例如多晶硅膜作为栅电极材料。将在沉积期间或沉积之后降低电阻值的杂质引入多晶硅膜中。然后，如图8所示，依次使多晶硅膜和栅极绝缘膜709图案化，以形成T形栅电极710，在该栅电极710中，一部分经由栅极绝缘膜709嵌入栅电极沟槽中，另一部分从栅电极沟槽突出。通过该工艺，形成了传输晶体管TR。

然后，如图9所示，以覆盖栅电极710以及焊盘芯708a和708b的方式在半导体层701的整个主表面上形成用作第一绝缘层的绝缘层720。

然后，作为第二半导体层，例如，准备包括单晶硅的半导体层801。在半导体层801的与半导体层801的主表面相反的背面上，设置包括例如氧化硅膜的绝缘膜802。然后，如图10所示，将半导体层801层叠在半导体层701的主表面侧。具体地，在半导体层701的主表面侧的绝缘层720和半导体层801的背面侧的绝缘膜802彼此相对且紧密接触的状态下，进行热处理。因此，如图10所示，绝缘膜802和绝缘层720一体化，并且上段的半导体层801和下段的半导体层701经由绝缘膜802和绝缘层720彼此接合。另外，半导体层801设置在绝缘层720上。随后，通过例如CMP方法研磨半导体层801的主表面侧，以减小半导体层801的厚度。

然后，如图11所示，使用公知的光刻技术和各向异性干蚀刻技术等使半导体层801形成多个岛状区域803的图案，随后，在岛状区域803之间嵌入绝缘膜804。通过CVD方法在包括岛状区域803的表面和岛状区域803之间的面积的半导体层801的整个表面上形成包括氧化硅膜的绝缘膜804，随后通过例如回蚀方法或CMP方法选择性地去除岛状区域803上的绝缘膜804，从而将绝缘膜804嵌入岛状区域803之间。

然后，如图12所示，在多个岛状区域803中所包括的岛状区域803a上，形成作为第二有源元件的放大晶体管AMP和选择晶体管SEL(未示出)，并且在多个岛状区域803中所包括的岛状区域803b上，形成作为第二有源元件的复位晶体管RST。对于第二有源元件，首先，对岛状区域803进行热氧化处理，以在岛状区域803的主表面上形成包括热氧化硅膜的栅极绝缘膜805。然后，例如，通过CVD方法在栅极绝缘膜805的整个表面上形成多晶硅膜作为栅电极材料。将在沉积期间或沉积之后降低电阻值的杂质引入多晶硅膜中。然后，依次使多晶硅膜和栅极绝缘膜805图案化，以在岛状区域803a和803b上隔着栅极绝缘膜805形成栅电极806a和806b。然后，通过使用栅电极806a和806b作为掩模将杂质离子注入岛状区域803a和803b中。然后，对岛状区域803a和803b进行热处理(用于激活杂质的热处理)，以恢复因离子注入引起的晶体缺陷，并形成源极区域和漏极区域。因此，在岛状区域803a上形成放大晶体管AMP和选择晶体管SEL，并且在岛状区域803b上形成复位晶体管RST。

在该工艺中，热氧化处理和晶体缺陷恢复处理都在大约1000℃的温度气氛中进行。然而，焊盘芯708a和708b包括非掺杂型多晶硅膜，从而防止了杂质从焊盘芯708a和708b扩散到接触区域705和706，并且防止了接触区域705和706由此产生的扩展。特别地，由于接触区域705共用浮动扩散部FD，因此能够稳定接触区域705中的电荷累积。

形成用作第二绝缘层并覆盖岛状区域703a和703b的绝缘层820。然后，如图13所示，使绝缘层820的前表面平坦化。

然后，如图13所示，形成从绝缘层820的前表面延伸到焊盘芯708a的前表面的连接孔821a，并且形成从绝缘层820的前表面延伸到焊盘芯708b的前表面的连接孔821b。使用公知的光刻技术和各向异性干蚀刻技术形成连接孔821a和821b。

然后，如图14所示，通过连接孔821a去除焊盘芯708a和蚀刻停止膜707，以形成与连接孔821a连通的空间部822a，并且通过连接孔821b去除焊盘芯708b和蚀刻停止膜707，以形成与连接孔821b连通的空间部822b。使用对绝缘层820、绝缘膜802、绝缘层720和蚀刻停止膜707具有选择性的蚀刻条件，去除焊盘芯708a和708b。此时，尽管接触区域705和706的前表面被轻微蚀刻，但是与其中焊盘芯708a和708b被蚀刻并被去除而不设置蚀刻停止膜707的构造相比，本构造能够抑制接触区域705和706的厚度减小。

然后，如图15所示，将导电材料嵌入空间部822a和822b以及连接孔821a和821b中，以形成连接到接触区域705和706的导电焊盘824a和824b，以及包含与导电焊盘824a和824b的材料相同的材料并与导电焊盘824a和824b一体形成的导电插塞823a和823b。针对导电焊盘824a和824b以及导电插塞823a和823b，首先，例如通过PVD方法沿着连接孔821a和821b的内壁、空间部822a和822b的内壁、以及接触区域705和706的前表面形成阻挡金属膜。该阻挡金属膜包括从下侧起依次包含钛(Ti)膜/氮化钛(TiN)膜的复合膜。钛膜和氮化钛膜分别形成为例如大约几十纳米的厚度。然后，作为高熔点材料，例如，通过CVD方法以填充空间部822a和822b以及连接孔821a和821b的内部的方式形成钨(W)膜。然后，通过RIE等干蚀刻对钨膜和阻挡金属膜进行回蚀，以选择性地去除接触区域705和706以及绝缘层820上的钨膜和阻挡金属膜。因此，使用相同材料一体形成导电焊盘824a和824b以及导电插塞823a和823b。

然后，形成连接孔825a、825b和825c。连接孔825a从绝缘层820的前表面延伸到放大晶体管AMP的栅电极806a的前表面，连接孔825b从绝缘层820的前表面延伸到岛状区域803a的前表面，连接孔825c从绝缘层820的前表面延伸到岛状区域803b的前表面。然后，如图16所示，使用与上述导电插塞823a和823b用的方法类似的方法，将导电插塞826a至826c分别嵌入连接孔825a至825c中。

然后，在绝缘层820的前表面上形成配线827a、827b和827c。配线827a电气地和机械地连接到导电插塞823a和导电插塞826a，配线827b电气地和机械地连接到导电插塞826b，配线827c电气地和机械地连接到导电插塞823b和导电插塞826c。通过使用CVD方法在绝缘层820的前表面上形成例如铜膜作为金属膜，随后使用光刻技术和各向异性干蚀刻技术使铜膜图案化，从而形成配线827a至827c。

然后，在绝缘层820上形成包括配线827a至827c的覆盖绝缘层820的绝缘膜828，随后，形成嵌入绝缘膜828的表面层部分中的配线829。

然后，将其上形成有逻辑电路32等的第三基板部30层叠在第二基板部20上。然后，通过CMP等研磨半导体层701的背面侧直至露出元件分离区702，从而将岛状区域703彼此隔离。此外，在半导体层701的背面侧形成平坦化膜、彩色滤光片和微透镜等。因此，图1所示的根据第一实施例的固态摄像装置1A基本完成。

根据第一实施例的固态摄像装置1A的制造方法，导电插塞823a和导电焊盘824a使用相同的材料一体形成，并且导电插塞823b和导电焊盘824b使用相同的材料一体形成。因此，与使用例如多晶硅膜形成导电焊盘824a的情况相比，该方法能够少包含一个异质结。因此，能够制造出其中包括导电插塞823a和导电焊盘824a的导电路径的电阻值减小以及包括导电插塞823b和导电焊盘824b的导电路径的电阻值减小的固态摄像装置1A。

另外，根据第一实施例的固态摄像装置1A的制造方法防止了杂质从导电焊盘824a和824b扩散到接触区域705和706，从而能够制造出其中接触区域705和706的扩展被抑制的固态摄像装置1A。

注意，对于上述根据第一实施例的固态摄像装置1A，说明了其中将绝缘膜804嵌入在岛状区域803之间的半导体层801。然而，如稍后说明的第十实施例的图104所示的半导体基板21的情况那样，半导体层801可以包括一个半导体。在这种情况下，如图104中的半导体基板21的情况那样，在半导体层801中形成有围绕晶体管的元件分离区213。另外，在这种情况下，在半导体层801中形成导电插塞823a穿过的通孔和导电插塞823b穿过的通孔之后，可以以嵌入通孔的方式形成更高的绝缘层820。在导电插塞823a和823b穿过形成于半导体层801中的通孔的情况下，优选将绝缘膜插在半导体层801与导电插塞823a和823b之间，以进行绝缘和隔离。

另外，与下面说明的第十实施例的图104所示的第二基板部20一样，第一实施例的第二基板部20可以包括彼此层叠的半导体基板21和21A。在这种情况下，导电插塞823a和823b优选以贯穿多个半导体基板同时与多个半导体基板绝缘和隔离的方式形成。

(第二实施例)

<固态摄像装置的构造>

基本上，根据本技术的第二实施例的固态摄像装置1B

MIS接触部840a包括接触区域705、设置于接触区域705上的绝缘膜841和设置于绝缘膜841上的导电焊盘842a。MIS接触部840b包括接触区域706、设置于接触区域706上的绝缘膜841和设置于绝缘膜841上的导电焊盘842b。

MIS接触部840a的绝缘膜841和导电焊盘842a以横跨元件分离区702的第一交叉部702a的方式设置在四个接触区域705上。类似地，MIS接触部840b的绝缘膜841和导电焊盘842b以横跨元件分离区702的第二交叉部702b的方式设置在四个接触区域706上。导电焊盘842a和842b包括多晶硅(掺杂型多晶硅)膜，在成膜期间或之后将降低电阻值的杂质引入该多晶硅膜中。绝缘膜841是非晶膜，并且可以是例如氧化钛(TiO

通过利用绝缘膜841阻挡从金属(多晶硅膜)侧渗透到半导体(接触区域805、806)的带隙中的电子的波函数，或者通过利用在绝缘膜/半导体(接触区域805、806)的界面处产生的界面偶极子来产生用于有效地减小肖特基(Schottky)势垒的电场，从而MIS接触部840a和840b能够提供比多晶硅(导电焊盘842a、842b)和晶体硅(接触区域805、806)之间的结更低的电阻的接触。MIS接触在以下参考资料中有所说明。

k.-W.Ang,等.,IEDM 2012,P.439.

S.Datta等.,VLSI tech.pp.174-1752014

化合物半导体层850包括多个岛状区域853，所述多个岛状区域853经由绝缘膜802以平面形状彼此相邻地布置，并且用作分别设有第二有源元件的多个元件形成区。在制造过程中，通过将在化合物半导体基板的背面上设置有绝缘膜802的化合物半导体基板层叠在第一基板部10上，使化合物半导体基板图案化并形成多个岛状区域853，然后将绝缘膜804嵌入多个岛状区域853之间，从而形成化合物半导体层850。作为化合物半导体基板，能够使用III-V族材料或IV族材料。作为III-V族材料，能够使用铟镓砷(InGaAs)，作为IV族材料，能够使用硅锗(SiGe)或锗(Ge)。在第二实施例中，使用InGaAs基板。具体地，多个岛状区域853分别主要包括包含InGaAs的化合物半导体层850。

在多个岛状区域853中所包括的岛状区域853a上，形成作为第二有源元件的放大晶体管AMP和选择晶体管SEL(未示出)。另外，在多个岛状区域853中所包括的岛状区域853b上，形成作为第二有源元件的复位晶体管RST。岛状区域853a和853b设置在构成一个像素单元PU的四个岛状区域703上。

尽管未详细示出，但是放大晶体管AMP包括都形成在岛状区域853a中的栅极绝缘膜855、栅电极856a以及源极区域和漏极区域。另外，选择晶体管SEL包括都设置于岛状区域853a中的栅极绝缘膜、栅电极以及源极区域和漏极区域。尽管未详细示出，但是复位晶体管RST包括都设置于岛状区域853b中的栅极绝缘膜855、栅电极856b以及源极区域和漏极区域。栅极绝缘膜855包括例如在岛状区域上通过ALD方法形成的氧化铝膜。

根据本技术的第二实施例的固态摄像装置1B

<固态摄像装置的制造方法>

接下来，将说明根据本技术的第二实施例的固态摄像装置1B

首先，如图19所示，在半导体层701中形成元件分离区702、岛状区域703、阱区704、光电二极管PD、传输晶体管TR、以及接触区域705和706等。

然后，通过ALD方法或溅射方法在包括岛状区域703的表面的半导体层701的整个表面上形成膜厚约为10nm至20nm的氧化钛(TiO

然后，如图21所示，以覆盖栅电极710以及MIS接触部840a和840b的方式，在半导体层701的整个主表面上形成用作第一绝缘层720的绝缘层720。

然后，作为第二半导体层，例如，准备包含InGaAs的化合物半导体层850。例如，在化合物半导体层850的与化合物半导体层850的主表面相反的背面上，设置包括氧化硅膜的绝缘膜802。然后，如图22所示，将化合物半导体层850层叠在半导体层701的主表面侧。具体地，在半导体层701的主表面侧的绝缘层720和设置在化合物半导体层850的背面侧的绝缘膜802彼此相对且紧密接触的状态下，进行热处理。因此，如图22所示，绝缘膜802和绝缘层720一体化，并且上段的化合物半导体层850和下段的半导体层701经由绝缘膜802和绝缘层720彼此接合。另外，化合物半导体层850设置在绝缘层720上。随后，通过例如CMP方法研磨化合物半导体层850的主表面侧，以减小化合物半导体层850的厚度。

然后，如图23所示，使用公知的光刻技术和各向异性干蚀刻技术等使化合物半导体层850形成多个岛状区域853的图案，随后，如图23所示，在岛状区域853之间嵌入绝缘膜804，并使化合物半导体层850的主表面侧平坦化。

然后，如图24所示，在多个岛状区域853中所包括的岛状区域853a上，形成作为第二有源元件的放大晶体管AMP和选择晶体管SEL(未示出)，并且在多个岛状区域853中所包括的岛状区域853b上，形成作为第二有源元件的复位晶体管RST。对于第二有源元件，首先，通过ALD方法在包括岛状区域853的表面的化合物半导体层850的整个主表面上形成膜厚约为10nm的包括Al

在该工艺中，当形成第二有源元件时，MIS接触部840a和840b的绝缘膜841也暴露于热处理温度中。当MIS接触部840a和840b的绝缘膜841暴露于高温时，绝缘膜841的特性可能变得不稳定，从而导致难以保持低电阻。然而，由于第二有源元件通过550℃或更低的低温工艺形成，因此即使在形成第二有源元件之后，也能够保持MIS接触部840a和840b的低电阻。

然后，形成用作第二绝缘层并覆盖岛状区域853a和853b的绝缘层820。然后，如图25所示，使绝缘层820的前表面平坦化。

然后，如图25所示，形成从绝缘层820的前表面延伸到导电焊盘842a的前表面的连接孔821a，并且形成从绝缘层820的前表面延伸到导电焊盘842b的前表面的连接孔821b。使用公知的光刻技术和各向异性干蚀刻技术形成连接孔821a和821b。

然后，使用与上述第一实施例的方法相同的方法，将导电材料嵌入连接孔821a和821b中，以在连接孔821a和821b中形成导电插塞823a和823b。然后，使用与上述第一实施例的方法相同的方法形成连接孔825a至825c、导电插塞826a至826c、配线827a至827c、绝缘膜828、以及配线829等，并且在层叠到第三基板部30上之后，在半导体层701的背面上形成平坦化膜831、彩色滤光片832和微透镜833等。因此，图18所示的根据第二实施例的固态摄像装置1B

根据本技术的第二实施例的固态摄像装置1B

注意，同样，在根据第二实施例的固态摄像装置1B

(第三实施例)

<固态摄像装置的构造>

在上述第二实施例中，说明了将化合物半导体层850用作第二半导体层的情况。然而，如图26所示，如同上述第一实施例的情况那样，本技术还能够使用包括单晶硅的半导体层801作为第二半导体层。

具体地，如图27所示，准备其中在半导体层701上形成用作第一绝缘层的绝缘层720的工艺之前已经实施了该方法的基板部，并且如图28所示，准备其中在半导体层801上形成覆盖半导体层801的用作第二绝缘层的绝缘层820的工艺之前已经实施了该方法的基板部。然后，如图29所示，在半导体层701的主表面侧的绝缘层720和半导体层801的背面侧的绝缘膜802彼此相对且紧密接触的状态下进行热处理，并且将绝缘层720和绝缘膜802层叠。随后，如图26所示，执行与上述第二实施例的对应工艺相同的工艺，以形成连接孔825a至825c、配线827a至827c、绝缘膜828和配线829等。

根据第三实施例的固态摄像装置1B

注意，同样，在根据第三实施例的固态摄像装置1B

(第四实施例)

<固态摄像装置的构造>

基本上，根据本技术的第四实施例的固态摄像装置1C具有与上述根据第一实施例的固态摄像装置1A类似的构造，但是与上述根据第一实施例的固态摄像装置1A的不同之处在于以下方面。

具体地，如图30和图31所示，根据本技术的第四实施例的固态摄像装置1C包括导电插塞875a和875b，导电插塞875a和875b经由绝缘膜873嵌入通孔871a和871b中，通孔871a和871b从绝缘层820的前表面延伸到导电焊盘864a和864b的前表面。另外，根据本技术的第四实施例的固态摄像装置1C包括元件分离区876，该元件分离区876包括用于将半导体层801的元件形成区分离成岛状区域803的分离槽872、设置在分离槽872的侧壁上的绝缘膜873、和嵌入分离槽中的绝缘膜873的内侧的导电材料874。

导电焊盘864a与导电插塞875a分开形成。导电焊盘864a以横跨元件分离区702的第一交叉部702a的方式布置在四个接触区域705上，并且电气地和机械地连接到四个接触区域705。类似地，导电焊盘864b与导电插塞875b分开形成。导电焊盘864b以横跨元件分离区702的第二交叉部702b的方式布置在四个接触区域706上，并且电气地和机械地连接到四个接触区域706。导电焊盘864a和864b包括例如多晶硅(掺杂型多晶硅)膜，在成膜期间或之后将降低电阻值的杂质引入该多晶硅膜中。另一方面，与第一实施例的导电插塞823a和823b一样，导电插塞875a和875b包括高熔点金属材料中所包含的钨。

在根据本技术的第四实施例的固态摄像装置1C中，其上形成有第二有源元件的岛状区域803被导电材料874平面地包围。因此，根据本技术的第四实施例的固态摄像装置1C能够阻挡入射光的散射，从而能够抑制混色。因此，获得具有超高灵敏度的固态摄像装置1C。

<固态摄像装置的制造方法>

现在，将参照图32至图36说明根据第四实施例的固态摄像装置的制造方法的示例。

首先，如图32所示，在半导体层701中形成元件分离区702、岛状区域703、阱区704、光电二极管PD、传输晶体管TR、接触区域705和706、以及导电焊盘864a和864b等。

然后，如图32所示，以覆盖栅电极710以及导电焊盘864a和864b的方式，在半导体层701的整个主表面上形成用作第一绝缘层的绝缘层720。

然后，如图33所示，采用与上述第一实施例的方法相同的方法，将半导体层801层叠在半导体层701的主表面侧。具体地，在半导体层701的主表面侧的绝缘层720和设置在半导体层801的背面侧的绝缘膜802彼此相对且紧密接触的状态下，进行热处理。因此，如图33所示，绝缘膜802和绝缘层720一体化，并且上段的半导体层801和下段的半导体层701经由绝缘膜802和绝缘层720彼此接合。另外，半导体层801设置在绝缘层720上。随后，通过例如CMP方法研磨半导体层801的主表面侧，以减小半导体层801的厚度。

然后，如图34所示，在留下半导体层801的元件形成区的情况下，在半导体层801的多个元件形成区中与岛状区域803a相对应的一个元件形成区上形成用作第二有源元件的放大晶体管AMP和选择晶体管，并且在多个元件形成区中与岛状区域803b相对应的一个元件形成区上形成用作第二有源元件的复位晶体管RST。这些第二有源元件以与上述第一实施例的方法相同的方法形成。

然后，以覆盖岛状区域803a和803b的方式形成用作第二绝缘层的绝缘层820。然后，如图35所示，使绝缘层820的前表面平坦化。

然后，如图35所示，形成从绝缘层820的前表面延伸到导电焊盘864a的前表面的连接孔871a，并且形成从绝缘层820的前表面延伸到导电焊盘864b的前表面的连接孔871b。此外，蚀刻并去除半导体层801的元件分离区，以形成岛状区域803。岛状区域803的形成能够在与连接孔871a和871b的形成工艺相同的工艺中进行。具体地，通过使用具有连接孔871a和871b的图案和岛状区域803的图案的光掩模(掩模版)，能够在半导体层801中以相同的工艺进行用于形成连接孔871a和871b的蚀刻和用于形成岛状区域803的蚀刻。通过蚀刻半导体层801的元件分离区以形成岛状区域803，在相邻的岛状区域803之间形成分离槽872。

然后，例如，通过使用CVD方法形成覆盖连接孔871a和871b内的半导体层801以及分离槽872内的半导体层801的绝缘膜873，例如氧化硅膜。然后，例如，使用诸如RIE等各向异性蚀刻技术选择性地去除存在于绝缘层820的前表面上、连接孔871a和871b的底部、以及分离槽872的底部的绝缘膜873。

然后，如图36所示，将导电材料874嵌入连接孔871a和871b中的绝缘膜873的内部，以在连接孔871a和871b的内部形成包括导电材料874的导电插塞875a和875b，并且将导电材料874嵌入分离槽872中的绝缘膜873的内部。导电插塞875a和875b通过连接孔871a和871b中的绝缘膜873与连接孔871a和871b中的半导体层801绝缘。另外，分离槽872中的导电材料874通过分离槽872中的绝缘膜873与分离槽872中的半导体层801绝缘。

然后，通过使用与上述第一实施例的方法相同的方法来形成连接孔825a至825c、导电插塞826a至826c、配线827a至827c、绝缘膜828和配线829等。然后，在层叠第三基板部30之后，在半导体层701的背面上形成平坦化膜831、彩色滤光片832和微透镜833等。因此，图30和图31所示的根据第四实施例的固态摄像装置1C基本完成。

根据本技术的第四实施例的固态摄像装置1C的制造方法，能够提供其中形成有第二有源元件的岛状区域803被导电材料平面地包围的固态摄像装置1C。

根据本技术的第四实施例的固态摄像装置1C的制造方法，在连接孔871a和871b中形成导电插塞875a和875b的工艺中，岛状区域被导电材料包围。因此，能够减少制造工艺的数量，并降低固态摄像装置1C的成本。

注意，同样，在根据第四实施例的固态摄像装置1C中，与下面说明的第十实施例的图104所示的第二基板部20(第二基板部20可以包括彼此层叠的多个半导体基板)一样，第二基板部20可以包括彼此层叠的半导体基板21和21A。在这种情况下，经由绝缘膜873嵌入通孔871a和871b中的导电插塞875a和875b可以贯穿多个半导体基板。

(第五实施例)

<固态摄像装置的构造>

根据本技术的第五实施例的固态摄像装置1D的像素单元的构造与上述根据第一实施例的固态摄像装置1A的像素单元的构造不同。具体地，根据第一实施例的固态摄像装置1A的像素单元PU包括连接到一个读出电路的四个传感器像素12。相比之下，本技术的第五实施例的固态摄像装置1D的像素单元包括连接到一个读出电路的一个像素单元。此外，如图37所示，各传感器像素设置有导电路径，该导电路径电连接读出电路中的放大晶体管AMP的栅电极882和共用传感器像素的浮动扩散部FD的接触区域705。另外，该导电路径包括嵌入连接孔888中的导电插塞889，该连接孔888从用作第二绝缘层的绝缘层887的前表面延伸到接触区域705的前表面。

放大晶体管AMP设置在岛状区域884上，用作第二半导体层的半导体层801的元件形成区被划分为岛状区域884。在图37中，相邻的两个读出电路的各个放大晶体管AMP并联设置在一个岛状区域884中。该放大晶体管AMP例如包括设置在岛状区域884的主表面上并且包括热氧化硅膜的栅极绝缘膜881、设置在栅极绝缘膜881上并且包括多晶硅膜的栅电极882、以及形成在岛状区域884的表面层部分中并且包括半导体区域的源极区域和漏极区域。

岛状区域884设置有通孔885，该通孔885在上下方向上贯穿岛状区域884并对应于导电插塞889。此外，具有比覆盖岛状区域884的绝缘层887的蚀刻选择性更高的侧壁886形成在岛状区域884中的通孔885中的壁表面上和岛状区域884的外周侧表面上。此外，导电插塞889沿着侧壁886形成。侧壁886包括能够相对于氧化硅膜表现出蚀刻选择性的SiN膜、SiBN膜和SiBCN膜中的至少任一种。

<固态摄像装置的制造方法>

现在，将参照图38至图45说明根据第五实施例的固态摄像装置1D的制造方法。

首先，如图38所示，在半导体层701中形成元件分离区702、岛状区域703、阱区704、光电二极管PD、传输晶体管TR和接触区域705等。

然后，如图38所示，以覆盖栅电极710的方式，在半导体层701的整个主表面上形成用作第一绝缘层的绝缘层720。

然后，如图39所示，采用与上述第一实施例的方法相同的方法，将半导体层801层叠在半导体层701的主表面侧。具体地，在半导体层701的主表面侧的绝缘层720和设置在半导体层801的背面侧的绝缘膜802彼此相对且紧密接触的状态下，进行热处理。因此，如图39所示，绝缘膜802和绝缘层720一体化，并且上段的半导体层801和下段的半导体层701经由绝缘膜802和绝缘层720彼此接合。另外，半导体层801设置在绝缘层720上。随后，通过例如CMP方法研磨半导体层801的主表面侧，以减小半导体层801的厚度。

然后，如图40所示，在留下半导体层801的元件形成区的情况下，在半导体层801的多个元件形成区上形成用作第二有源元件的放大晶体管AMP。另外，尽管在附图中未示出，但是形成用作第二有源元件的选择晶体管和复位晶体管RST。这些第二有源元件以与上述第一实施例的方法相同的方法形成。

然后，如图41所示，使用公知的光刻技术和各向异性干蚀刻技术等将半导体层801的元件形成区划分，以形成多个岛状区域884，并在岛状区域884中形成导电插塞889穿过的通孔885。通孔885被设置在平面图中通孔885与接触区域705重叠的位置处。

然后，如图42所示，在岛状区域884中的通孔885中的侧壁上和岛状区域884的外周侧壁上形成侧壁886。通过例如使用CVD方法以绝缘膜覆盖岛状区域884中的通孔885中的侧壁和岛状区域884的外周侧壁的方式沉积绝缘膜，随后对绝缘膜进行各向异性干蚀刻，从而能够形成侧壁886。侧壁886包括例如氮化硅膜。

然后，如图43所示，通过例如CVD方法形成绝缘层887作为覆盖岛状区域884的第二绝缘层，以便绝缘层887嵌入相邻的岛状区域884之间和岛状区域884中的通孔885的侧壁886的内侧。绝缘层887包括相对于侧壁886具有选择性的氧化硅。

然后，在使绝缘层887的前表面平坦化之后，如图44所示，形成从绝缘层887的前表面通过岛状区域884中的通孔885延伸至接触区域705的前表面的连接孔888。此时，由于使用光刻技术形成连接孔888，因此即使在光致抗蚀剂图案由于掩模的未对准而在与侧壁886平面重叠的方向上移位的情况下，连接孔888也沿着侧壁886形成。

然后，如图45所示，使用与上述第一实施例的方法相同的方法将导电材料嵌入连接孔888中以形成导电插塞889。然后，使用与上述第一实施例的方法相同的方法形成连接孔825、导电插塞826、配线890、绝缘膜828和配线829等。然后，在层叠到第三基板部30上之后，在半导体层701的背面上形成平坦化膜、彩色滤光片和微透镜等。因此，图37所示的根据第五实施例的固态摄像装置1D基本完成。

根据本技术的第五实施例的固态摄像装置1D的制造方法，由于连接孔888沿着侧壁886形成，因此嵌入连接孔888中的导电插塞889也沿着连接孔888形成。因此，能够减小导电插塞889与半导体层(岛状区域884)之间的未对准。另一方面，在导电插塞889中寄生的寄生电容由于导电插塞889与半导体层(岛状区域884)之间的未对准而随着导电插塞变化。因此，通过根据本技术的第五实施例的固态摄像装置1D的制造方法，能够减小在导电插塞889中寄生的寄生电容的变化。另外，寄生在导电插塞889中的寄生电容的变化影响转换效率的变化。因此，由于能够减小寄生在导电插塞889中的寄生电容的变化，因此能够稳定转换效率。

注意，同样，在根据第五实施例的固态摄像装置1D中，与下面说明的第十实施例的图104所示的第二基板部20(第二基板部20可以包括彼此层叠的多个半导体基板)一样，第二基板部20可以包括彼此层叠的半导体基板21和21A。在这种情况下，导电插塞889可以沿着分别形成在多个半导体基板中的侧壁886形成。

(第六实施例)

<固态摄像装置的构造>

如图46所示，根据本技术的第六实施例的固态摄像装置1E具有与上述根据第五实施例的固态摄像装置1D的构造基本相似的构造，但与根据第五实施例的固态摄像装置1D的不同之处在于以下方面。

具体地，根据本技术的第六实施例的固态摄像装置1E包括低介电常数膜891，低介电常数膜891位于岛状区域884(半导体层)与侧壁886之间，并且其介电常数低于侧壁886的介电常数。作为低介电常数膜891，优选使用包含Si、N含量低于侧壁886的N含量、以及添加有B、O或C等的低介电常数材料。此外，低介电常数膜可以是多孔的并包含气泡，并且可以是具有两层或更多层的层叠膜。

根据本技术的第六实施例的固态摄像装置1E能够减小寄生电容的变化和寄生电容本身。

在上述第六实施例中，如图47(a)所示，说明了其中导电插塞889贯穿岛状区域884的情况。然而，本技术不限于该构造，例如，如图47(b)所示，本技术还能够适用于其中导电插塞889在两个岛状区域884之间沿上下方向穿过的情况。另外，如图47(c)所示，本技术还能够适用于其中两个导电插塞889分别在岛状区域884与另一岛状区域之间穿过的情况。

(第七实施例)

下面，将参照附图详细说明第七实施例。注意，将按以下顺序进行说明。

1.实施例(包括三个基板的层叠结构的摄像装置)

2.变形例1(平面构造的示例1)

3.变形例2(平面构造的示例2)

4.变形例3(平面构造的示例3)

5.变形例4(在像素阵列部的中心部分包括基板间接触部的示例)

6.变形例5(包括平面型传输晶体管的示例)

7.变形例6(一个像素连接到一个像素电路的示例)

8.变形例7(像素分离部的构造示例)

9.应用例(摄像系统)

10.应用例

<1.实施例>

[摄像装置1的功能构造]

图48是示出根据本公开的实施例的摄像装置(摄像装置1)的功能构造的示例的框图。

图48中的摄像装置1包括例如输入部510A、行驱动部520、时序控制部530、像素阵列部540、列信号处理部550、图像信号处理部560和输出部510B。

像素阵列部540包括以阵列方式重复布置的像素541。更具体地，各自包括多个像素的像素共享单元539构成重复单元，并且这些像素共享单元539以包括行方向和列方向的阵列重复地布置。注意，为了方便起见，行方向可以被称为H方向，而与行方向正交的列方向可以被称为V方向。在图48的示例中，一个像素共享单元539包括四个像素(像素541A、541B、541C和541D)。像素541A、541B、541C和541D分别包括光电二极管PD(下述的图53等所示)。像素共享单元539是共享一个像素电路(下述的图50中的像素电路210)的单元。换句话说，针对每四个像素(像素541A、541B、541C和541D)设置一个像素电路(下述的像素电路210)。通过以时分方式(time-sharing)操作像素电路，从像素541A、541B、541C和541D顺序地读出像素信号。像素541A、541B、541C和541D例如布置成2行×2列。像素阵列部540设置有像素541A、541B、541C和541D以及多个行驱动信号线542和多个垂直信号线(列读出线)543。行驱动信号线542驱动在像素阵列部540中沿行方向布置的多个像素共享单元539中所包括的像素541。在像素共享单元539中，沿行方向布置的各像素被驱动。如下面参考图51详细说明的，像素共享单元539设置有多个晶体管。为了驱动多个晶体管中的各者，多个行驱动信号线542连接到一个像素共享单元539。像素共享单元539连接到垂直信号线(列读出线)543。经由垂直信号线(列读出线)543从像素共享单元539中包括的像素541A、541B、541C和541D读出像素信号。

行驱动部520例如包括：行地址控制部，换句话说，行解码器部，其用于确定像素驱动的行的位置；和行驱动电路部，其产生用于驱动像素541A、541B、541C和541D的信号。

列信号处理部550例如包括负载电路部，该负载电路部连接到垂直信号线543，并且与像素541A、541B、541C和541D(像素共享单元539)一起构成源极跟随器电路。列信号处理部550可以包括放大电路部，该放大电路部对经由垂直信号线543从像素共享单元539读出的信号进行放大。列信号处理部550可以包括噪声处理部。例如，作为光电转换的结果，噪声处理部从读出自像素共享单元539的信号中去除系统的噪声电平。

列信号处理部550例如包括模数转换器(ADC：analog digital converter)。模数转换器对从像素共享单元539读出的信号或经过了上述噪声处理的模拟信号进行转换。ADC例如包括比较器部和计数器部。比较器部将要被转换的模拟信号和要与该模拟信号比较的参考信号进行比较。计数器部测量在比较器部的比较结果被反转之前剩余的时间量。列信号处理部550可以包括水平扫描电路部，该水平扫描电路部执行用于扫描读出行的控制。

时序控制部530基于输入到设备的参考时钟信号和时序控制信号，将用于控制时序的信号馈送到行驱动部520和列信号处理部550。

图像信号处理部560是对作为光电转换的结果而获得的数据，换句话说，对作为摄像装置1中摄像操作的结果而获得的数据执行各种信号处理的电路。图像信号处理部560例如包括图像信号处理电路部和数据保存部。图像信号处理部560可以包括处理器部。

在图像信号处理部560中执行的信号处理的示例是色调曲线校正处理，在摄像数据对应于拍摄暗的被摄体的图像的情况下，该色调曲线校正处理用于为经过了AD转换的摄像数据设置许多灰度级，而在摄像数据对应于拍摄亮的被摄体的图像的情况下，该色调曲线校正处理用于为摄像数据设置较少的灰度级。在这种情况下，为了确定基于哪种色调曲线来校正摄像数据的灰度级，期望将色调曲线特征数据预先存储在图像信号处理部560的数据保存部中。

输入部510A例如用于从设备外部向摄像装置1输入上述的参考时钟信号、时序控制信号和特征数据等。时序控制信号例如包括垂直同步信号和水平同步信号等。特征数据例如被存储在图像信号处理部560的数据保存部中。输入部510A例如包括输入端子511、输入电路部512、输入幅度改变部513、输入数据转换电路部514和电源部(未示出)。

输入端子511是用于输入数据的外部端子。输入电路部512用于将输入到输入端子511的信号加载到摄像装置1中。输入幅度改变部513将由输入电路部512加载的信号的幅度改变为易于在摄像装置1内部使用的幅度。输入数据转换电路部514改变输入数据的数据序列的排列。输入数据转换电路部514例如包括串行并行转换电路。串行并行转换电路将作为输入数据接收的串行信号转换为并行信号。注意，在输入部510A中，可以省略输入幅度改变部513和输入数据转换电路部514。基于从外部向摄像装置1提供的电源，电源部提供被设置为摄像装置1内部所需的各种电压的电源。

当摄像装置1连接到外部存储设备时，输入部510A可以设置有从外部存储设备接收数据的存储接口电路。该外部存储设备例如是闪存、SRAM和DRAM等。

输出部510B将图像数据输出到设备的外部。该图像数据例如是通过摄像装置1拍摄的图像的图像数据和通过图像信号处理部560进行了信号处理的图像数据等。输出部510B例如包括输出数据转换电路部515、输出幅度改变部516、输出电路部517和输出端子518。

输出数据转换电路部515例如包括并行串行转换电路，并且输出数据转换电路部515将摄像装置1内部使用的并行信号转换为串行信号。输出幅度改变部516改变在摄像装置1内部使用的信号的幅度。幅度改变后的信号易于被连接到摄像装置1的外部的外部设备使用。输出电路部517是从摄像装置1的内部向外部输出数据的电路，并且输出电路部517驱动位于摄像装置1的外部并连接到输出端子518的配线。输出端子518将摄像装置1的数据输出到设备的外部。在输出部510B中，可以省略输出数据转换电路部515和输出幅度改变部516。

当摄像装置1连接到外部存储设备时，输出部510B可以设置有将数据输出到外部存储设备的存储接口电路。该外部存储设备例如是闪存、SRAM和DRAM等。

[摄像装置1的总体构造]

图49和图50示出了摄像装置1的总体构造的示例。摄像装置1包括三个基板(第一基板100、第二基板200和第三基板300)。图49示意性地示出了第一基板100、第二基板200和第三基板300各自的平面构造，图50示意性地示出了层叠在一起的第一基板100、第二基板200和第三基板300的横截面构造。图50对应于沿着图49所示的线III-III’截取的横截面构造。摄像装置1是通过将三个基板(第一基板100、第二基板200和第三基板300)层叠而构造的三维摄像装置。第一基板100包括半导体层100S和配线层100T。第二基板200包括半导体层200S和配线层200T。第三基板300包括半导体层300S和配线层300T。在这方面，为了方便起见，把在第一基板100、第二基板200和第三基板300各者中所包括的配线和配线周围的层间绝缘膜的组合称为在每个基板(第一基板100、第二基板200和第三基板300)中设置的配线层(100T、200T、300T)。第一基板100、第二基板200和第三基板300依次层叠在一起，并且沿层叠方向依次布置半导体层100S、配线层100T、半导体层200S、配线层200T、配线层300T和半导体层300S。下面将说明第一基板100、第二基板200和第三基板300的具体构造。图50所示的箭头表示光L入射到摄像装置1的方向。为了方便起见，在随后的横截面图中，以下可以将摄像装置1的光入射侧称为“下”、“下面”和“向下”，并且以下可以把与光入射侧相反的那侧称为“上”、“上面”和“向上”。另外，为了方便起见，对于包括半导体层和配线层的基板，以下可以把配线层的那侧称为前表面，并且以下可以把半导体层的那侧称为背面。注意，这里的说明不限于上述指定。摄像装置1例如是背面照射型摄像装置，其中光从包括光电二极管的第一基板100的背面侧入射到摄像装置上。

像素阵列部540和像素阵列部540中包括的像素共享单元539均使用第一基板100和第二基板200两者来构造。第一基板100设置有布置于像素共享单元539中的多个像素541A、541B、541C和541D。每个像素541包括光电二极管(下述的光电二极管PD)和传输晶体管(下述的传输晶体管TR)。第二基板200设置有布置于像素共享单元539中的像素电路(下述的像素电路210)。像素电路经由传输晶体管读出从像素541A、541B、541C和541D各者的光电二极管传输来的像素信号，或者复位光电二极管。除了上述像素电路之外，第二基板200还包括在行方向上延伸的多个行驱动信号线542和在列方向上延伸的多个垂直信号线543。第二基板200还包括在行方向上延伸的电源线544。第三基板300例如包括输入部510A、行驱动部520、时序控制部530、列信号处理部550、图像信号处理部560和输出部510B。行驱动部520例如设置在行驱动部520沿第一基板100、第二基板200和第三基板300的层叠方向(以下简称为层叠方向)与像素阵列部540部分重叠的区域中。更具体地，行驱动部520设置在行驱动部520沿层叠方向与像素阵列部540的H方向的端部周围的区域重叠的区域中(图49)。列信号处理部550例如设置在列信号处理部550沿层叠方向与像素阵列部540重叠的区域中。更具体地，列信号处理部550设置在列信号处理部550沿层叠方向与像素阵列部540的V方向的端部周围的区域重叠的区域中(图49)。尽管在附图中未示出，但是输入部510A和输出部510B可以设置在第三基板300以外的部分中，并且可以设置在例如第二基板200中。可替代地，输入部510A和输出部510B可以设置在第一基板100的背面(光入射)侧。注意，作为另一种名称，设置在第二基板200中的像素电路可以被称为像素晶体管电路、像素晶体管组、像素晶体管、像素读出电路或读出电路。这里使用名称“像素电路”。

第一基板100和第二基板200例如通过贯通孔(下述的图53中的贯通孔120E和121E)彼此电连接。第二基板200和第三基板300例如经由接触部201、202、301和302彼此电连接。第二基板200设置有接触部201和202，并且第三基板300设置有接触部301和302。第二基板200的接触部201与第三基板300的接触部301接触，并且第二基板200的接触部202与第三基板300的接触部302接触。第二基板200包括设置有多个接触部201的接触区域201R和设置有多个接触部202的接触区域202R。第三基板300包括设置有多个接触部301的接触区域301R和设置有多个接触部302的接触区域302R。接触区域201R和301R在层叠方向上设置在像素阵列部540与行驱动部520之间(图50)。换句话说，接触区域201R和301R例如设置在行驱动部520(第三基板300)在层叠方向上与像素阵列部540(第二基板200)重叠的区域中或该区域的附近。接触区域201R和301R例如设置在这种区域的H方向的端部处(图49)。在第三基板300中，接触区域301R例如设置在行驱动部520的一部分中，具体地，在接触区域301R与行驱动部520的H方向的端部重叠的位置处(图49和图50)。接触部201和301例如用于连接设置在第三基板300中的行驱动部520和设置在第二基板200中的行驱动信号线542。接触部201和301例如可以将设置在第三基板300中的输入部510A连接到电源线544和基准电位线(下述的基准电位线VSS)。接触区域202R和302R在层叠方向上设置在像素阵列部540与列信号处理部550之间(图50)。换句话说，接触区域202R和302R例如设置在列信号处理部550(第三基板300)在层叠方向上与像素阵列部540(第二基板200)重叠的区域中或该区域的附近。接触区域202R和302R设置在这种区域的V方向的端部处(图49)。在第三基板300中，接触区域301R例如设置在列信号处理部550的一部分中，具体地，在接触区域301R与列信号处理部550的V方向的端部重叠的位置处(图49和图50)。接触部202和302例如用于将从设置于像素阵列部540中的多个像素共享单元539的各者输出的像素信号(该信号对应于由光电二极管的光电转换产生的电荷量)连接到设置于第三基板300中的列信号处理部550。该像素信号从第二基板200传送到第三基板300。

如上所述，图50是摄像装置1的横截面图的示例。第一基板100、第二基板200和第三基板300经由配线层100T、200T和300T电连接。例如，摄像装置1包括电连接第二基板200和第三基板300的电连接部。具体地，接触部201、202、301和302由包括导电材料的电极形成。导电材料例如包括诸如铜(Cu)、铝(Al)或金(Au)等金属材料。接触区域201R、202R、301R和302R例如直接与形成为电极的配线接合，以电连接第二基板和第三基板，从而能够在第二基板200与第三基板300之间输入和/或输出信号。

能够将电连接第二基板200和第三基板300的电连接部设置在期望的位置处。例如，如参考图50被描述为接触区域201R、202R、301R和302R，电连接部可以设置在其中电连接部在层叠方向上与像素阵列部540重叠的区域中。另外，电连接部可以设置在其中电连接部在层叠方向上不与像素阵列部540重叠的区域中。具体地，电连接部可以设置在其中电连接部在层叠方向上与设置在像素阵列部540外部的周边部分重叠的区域中。

第一基板100和第二基板200例如设置有连接孔部分H1和H2。连接孔部分H1和H2贯穿第一基板100和第二基板200(图50)。连接孔部分H1和H2设置在像素阵列部540的外部(或与像素阵列部540重叠的部分的外部)(图49)。例如，连接孔部分H1在H方向上设置在像素阵列部540的外侧，而连接孔部分H2在V方向上设置在像素阵列部540的外侧。例如，连接孔部分H1到达设置在第三基板300中的输入部510A，并且连接孔部分H2到达设置在第三基板300中的输出部510B。连接孔部分H1和H2可以是空腔，并且它们的至少一部分可以包含导电材料。例如，键合线可以连接到形成为输入部510A和/或输出部510B的电极。可替代地，形成为输入部510A和/或输出部510B的电极可以连接到设置在连接孔部分H1、H2中的导电材料。设置在连接孔部分H1、H2中的导电材料可以被嵌入在连接孔部分H1、H2的一部分或全部中，或者可以形成在连接孔部分H1、H2的侧壁上。

注意，图50示出了第三基板300设置有输入部510A和输出部510B的结构，但是该结构不限于此。例如，通过将来自第三基板300的信号经由配线层200T和300T传送到第二基板200，能够将输入部510A和/或输出部510B设置在第二基板200中。类似地，通过将来自第二基板200的信号经由配线层100T和200T传送到第一基板100，能够将输入部510A和/或输出部510B设置在第一基板100中。

图51是示出像素共享单元539的构造示例的等效电路图。像素共享单元539包括多个像素541(在图51中，多个像素541对应于四个像素541A、541B、541C和541D)、与多个像素541连接的一个像素电路210、和连接到像素电路210的垂直信号线543。像素电路210例如包括四个晶体管，具体地，放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG。如上所述，像素共享单元539以时分方式(time sharing)操作一个像素电路210，以将分别来自像素共享单元539中包括的四个像素541(像素541A、541B、541C和541D)的像素信号依次输出到垂直信号线543。以下方面被表示为“多个像素541共用一个像素电路210”：一个像素电路210连接到多个像素541，并且一个像素电路210以时分方式输出多个像素541的像素信号。

像素541A、541B、541C和541D共用组件。为了将像素541A、541B、541C和541D的组件区分开，像素541A的组件的附图标记的末尾被赋予标识数字1，像素541B的组件的附图标记的末尾被赋予标识数字2，像素541C的组件的附图标记的末尾被赋予标识数字3，像素541D的组件的附图标记的末尾被赋予标识数字4。在不需要区分像素541A、541B、541C和541D的各组件的情况下，省略像素541A、541B、541C和541D的各组件的附图标记的末尾标识数字。

像素541A、541B、541C和541D分别包括例如光电二极管PD、电连接到光电二极管PD的传输晶体管TR、和电连接到传输晶体管TR的浮动扩散部FD。光电二极管PD(PD1、PD2、PD3和PD4)分别包括与传输晶体管TR的源极电连接的阴极和与基准电位线(例如，地线)电连接的阳极。光电二极管PD对入射光进行光电转换，并产生与所接收的光量相对应的电荷。传输晶体管TR(传输晶体管TR1、TR2、TR3和TR4)例如分别是n型CMOS(Complementary MetalOxide Semiconductor：互补金属氧化物半导体)晶体管。传输晶体管TR包括电连接到浮动扩散部FD的漏极和电连接到驱动信号线的栅电极。驱动信号线是连接到一个像素共享单元539的多个行驱动信号线542(见图48)的一部分。传输晶体管TR将由光电二极管PD产生的电荷传输至浮动扩散部FD。浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)分别是形成在p型半导体层中的n型扩散区域。浮动扩散部FD是用于临时保存从光电二极管PD传输来的电荷的电荷保存装置，并且是用于产生与电荷量相对应的电压的电荷-电压转换装置。

一个像素共享单元539中所包括的四个浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)彼此电连接，并且一起电连接到放大晶体管AMP的栅电极和FD转换增益切换晶体管FDG的源极。FD转换增益切换晶体管FDG包括连接到复位晶体管RST的源极的漏极和连接到驱动信号线的栅电极。驱动信号线是连接到一个像素共享单元539的多个行驱动信号线542的一部分。复位晶体管RST包括连接到电源线VDD的漏极和连接到驱动信号线的栅电极。驱动信号线是连接到一个像素共享单元539的多个行驱动信号线542的一部分。放大晶体管AMP包括连接到浮动扩散部FD的栅电极、连接到电源线VDD的漏极和连接到选择晶体管SEL的漏极的源极。选择晶体管SEL包括连接到垂直信号线543的源极和连接到驱动信号线的栅电极。驱动信号线是连接到一个像素共享单元539的多个行驱动信号线542的一部分。

当传输晶体管TR导通时，传输晶体管TR将光电二极管PD中的电荷传输至浮动扩散部FD。如下述的图53所示，传输晶体管TR的栅电极(传输门TG)例如包括所谓的垂直电极，并且传输晶体管TR的栅电极被设置成从半导体层(下述的图53中的半导体层100S)的前表面延伸至栅电极到达PD的深度。复位晶体管RST将浮动扩散部FD的电位复位为预定电位。当复位晶体管RST导通时，复位晶体管RST将浮动扩散部FD的电位复位为电源线VDD的电位。选择晶体管SEL控制来自像素电路210的像素信号的输出时序。放大晶体管AMP生成具有与保存在浮动扩散部FD中的电荷的电平相对应的电压的信号作为像素信号。放大晶体管AMP经由选择晶体管SEL连接到垂直信号线543。在列信号处理部550中，放大晶体管AMP与连接到垂直信号线543的逻辑电路部(见图48)一起构成源极跟随器。当选择晶体管SEL导通时，放大晶体管AMP经由垂直信号线543将浮动扩散部FD的电压输出至列信号处理部550。复位晶体管RST、放大晶体管AMP和选择晶体管SEL例如是N型CMOS晶体管。

FD转换增益切换晶体管FDG用于改变浮动扩散部FD的电荷-电压转换的增益。通常，在暗处摄像时，像素信号很小。基于Q＝CV，如果在电荷-电压转换过程中浮动扩散部FD的电容(FD电容C)增大，则由放大晶体管AMP进行转换得到的V变小。另一方面，在明亮的地方，像素信号大。因此，通过增大FD电容C，防止了浮动扩散部FD接收光电二极管PD中的电荷。此外，为了防止因放大晶体管AMP进行转换而获得的V过大(换句话说，减小V)，FD电容C必须增大。基于此，通过使FD转换增益切换晶体管FDG导通，栅电极电容将增加与FD转换增益切换晶体管FDG相对应的量，从而增大整个FD电容C。另一方面，通过使FD转换增益切换晶体管FDG关断，减小整个FD电容C。以这种方式，通过使FD转换增益切换晶体管FDG导通和关断，能够改变FD电容C，从而切换转换效率。FD转换增益切换晶体管FDG例如是N型CMOS晶体管。

注意，不设置FD转换增益切换晶体管FDG的构造也是可以的。此时，例如，像素电路210例如包括放大晶体管AMP、选择晶体管SEL和复位晶体管RST三个晶体管。像素电路210例如包括放大晶体管AMP、选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG等像素晶体管中的至少一者。

选择晶体管SEL可以设置在电源线VDD与放大晶体管AMP之间。在这种情况下，复位晶体管RST的漏极电连接到电源线VDD和选择晶体管SEL的漏极。选择晶体管SEL的源极电连接到放大晶体管AMP的漏极，并且选择晶体管SEL的栅电极电连接到行驱动信号线542(见图48)。放大晶体管AMP的源极(像素电路210的输出端)电连接到垂直信号线543，并且放大晶体管AMP的栅电极电连接到复位晶体管RST的源极。注意，尽管在附图中未示出，但是共用一个像素电路210的像素541的数量可以不是四个。例如，两个或八个像素541可以共用一个像素电路210。

图52示出了多个像素共享单元539和多个垂直信号线543之间的连接方式的示例。例如，在列方向上布置的四个像素共享单元539被分为四组，每组连接到垂直信号线543。为了简化说明，图52示出了其中四组中的每组均包括一个像素共享单元539的示例。然而，四组中的每组均可以包括多个像素共享单元539。以这种方式，在摄像装置1中，可以将在列方向上布置的多个像素共享单元539划分为多组，每组包括一个或多个像素共享单元539。例如，垂直信号线543和列信号处理部550连接到多组中的每组，并能够从各个组同时读出像素信号。可替代地，在摄像装置1中，一个垂直信号线543可以连接到沿列方向布置的多个像素共享单元539。在这种情况下，以时分方式从连接到一个垂直信号线543的多个像素共享单元539依次读出像素信号。

[摄像装置1的具体构造]

图53示出了在与第一基板100、第二基板200和第三基板300的主表面垂直的方向上的摄像装置1的横截面构造的示例。图53是为了便于理解各组件的位置关系而示意性绘制的，并且可能与实际横截面有所不同。在摄像装置1中，依次层叠有第一基板100、第二基板200和第三基板300。摄像装置1还包括位于第一基板100的背面侧(光入射面侧)的光接收透镜401。在光接收透镜401与第一基板100之间可以设置有彩色滤光片层(未示出)。例如在像素541A、541B和541C的各者中设置有光接收透镜401。摄像装置1例如是背面照射型摄像装置。摄像装置1包括设置在中央部分中的像素阵列部540和设置在像素阵列部540外部的周边部分540B。

第一基板100包括从光接收透镜401侧依次布置的绝缘膜111、固定电荷膜112、半导体层100S和配线层100T。半导体层100S例如包括硅基板。半导体层100S例如包括位于半导体层100S的前表面(配线层100T侧表面)的一部分中和该前表面附近的p阱层115、以及位于其他区域(比p阱层115深的区域)中的n型半导体区域114。例如，n型半导体区域114和p阱层115构成pn结光电二极管PD。p阱层115是P型半导体区域。

图54A示出了第一基板100的平面构造的示例。图54A主要示出了第一基板100中包括的像素分离部117、光电二极管PD、浮动扩散部FD、VSS接触区域118和传输晶体管TR的平面构造。将使用图54A及图53来说明第一基板100的构造。

浮动扩散部FD和VSS接触区域118设置在半导体层100S的前表面附近。浮动扩散部FD包括设置在p阱层115中的n型半导体区域。像素541A、541B、541C和541D中的浮动扩散部FD(各浮动扩散部FD1、FD2、FD3和FD4)例如设置成在像素共享单元539的中央部分中彼此靠近(图54A)。如下面将详细说明的，像素共享单元539中包括的四个浮动扩散部(浮动扩散部FD1、FD2、FD3和FD4)在第一基板100中(更具体地，在配线层100T中)通过电连接装置(下述的焊盘部120)彼此电连接。此外，浮动扩散部FD经由电装置(下述的贯通孔120E)从第一基板100连接至第二基板200(更具体地，从配线层100T连接至配线层200T)。在第二基板200(更具体地，配线层200T的内部)中，电装置将浮动扩散部FD电连接至放大晶体管AMP的栅电极和FD转换增益切换晶体管FDG的源极。

VSS接触区域118是电连接到基准电位线VSS的区域，并且与浮动扩散部FD间隔开。例如，像素541A、541B、541C和541D中的各者均包括设置在像素的V方向的一端的浮动扩散部FD和设置在V方向的另一端的VSS接触区域118(图54A)。VSS接触区域118例如包括p型半导体区域。VSS接触区域118例如连接到地电位和固定电位。因此，基准电位被提供给半导体层100S。

除了光电二极管PD、浮动扩散部FD和VSS接触区域118之外，第一基板100还设置有传输晶体管TR。在像素541A、541B、541C和541D各者中设置有光电二极管PD、浮动扩散部FD、VSS接触区域118和传输晶体管TR。传输晶体管TR设置在半导体层100S的前表面侧(与光入射面侧相反的那侧或第二基板200侧)。传输晶体管TR包括传输栅电极TG。传输栅电极TG例如包括面对半导体层100S的前表面的水平部TGb和设置在半导体层100S中的垂直部TGa。垂直部TGa在半导体层100S的厚度方向上延伸。垂直部TGa的一端与水平部TGb接触，并且垂直部TGa的另一端设置在n型半导体区域114中。当传输晶体管TR包括这种垂直晶体管时，像素信号不大可能被错误地传输，从而能够提高像素信号的读出效率。

传输栅电极TG的水平部TGb从面对垂直部TGa的位置，例如沿H方向朝向像素共享单元539的中央部分延伸(图54A)。因此，能够使到达传输栅电极TG的贯通孔(下述的贯通孔TGV)的位置在H方向上更靠近在H方向上连接到浮动扩散部FD或VSS接触区域118的贯通孔(下述的贯通孔120E、121E)的位置。例如，设置在第一基板100中的多个像素共享单元539具有相同的构造(图54A)。

半导体层100S设置有将像素541A、541B、541C和541D彼此分离的像素分离部117。像素分离部117形成为在半导体层100S的法线方向(与半导体层100S的前表面垂直的方向)上延伸。像素分离部117被设置为将像素541A、541B、541C和541D彼此分离，并且像素分离部117例如具有网格状的平面形状(图54A和图54B)。像素分离部117例如将像素541A、541B、541C和541D彼此电学地分离和光学地分离。像素分离部117例如包括遮光膜117A和绝缘膜117B。例如，遮光膜117A使用钨(W)等。绝缘膜117B设置在遮光膜117A与p阱层115或n型半导体区域114之间。绝缘膜117B例如包括氧化硅(SiO)。像素分离部117例如具有FTI(FullTrench Isolation：全沟槽隔离)结构，并贯穿半导体层100S。尽管未示出，但是像素分离部117不限于其中像素分离部117贯穿半导体层100S的FTI结构。例如，像素分离部117可以具有其中像素分离部117不贯穿半导体层100S的DTI(Deep Trench Isolation：深沟槽隔离)结构。像素分离部117在半导体层100S的法线方向上延伸，并且形成在半导体层100S的部分区域中。

半导体层100S例如设置有第一钉扎区域113和第二钉扎区域116。第一钉扎区域113分别设置在半导体层100S的背面附近且设置在n型半导体区域114与固定电荷膜112之间。第二钉扎区域116分别设置在像素分离部117的侧面上，具体地，设置在像素分离部117和p阱层115之间或像素分离部117和n型半导体区域114之间。第一钉扎区域113和第二钉扎区域116分别包括例如p型半导体区域。

在半导体层100S与绝缘膜111之间设置有包含负固定电荷的固定电荷膜112。由该固定电荷膜112引起的电场在半导体层100S的光接收表面(背面)处形成空穴累积层的第一钉扎区域113。这抑制了由在半导体层100S的光接收表面侧的界面状态引起的暗电流的产生。固定电荷膜112例如包括具有负电荷的绝缘膜。用于具有负固定电荷的绝缘膜的材料例如包括氧化铪、氧化锆、氧化铝、氧化钛或氧化钽。

在固定电荷膜112与绝缘膜111之间设置有遮光膜117A。遮光膜117A可以与构成像素分离部117的遮光膜117A连续地设置。固定电荷膜112与绝缘膜111之间的遮光膜117A例如被选择性地设置在半导体层100S中面对像素分离部117的位置。绝缘膜111以覆盖遮光膜117A的方式设置。绝缘膜111例如包括氧化硅。

设置在半导体层100S与第二基板200之间的配线层100T包括从半导体层100S侧依次布置的层间绝缘膜119、焊盘部120和121、钝化膜122、层间绝缘膜123和接合膜124。传输栅电极TG的水平部TGb例如设置在配线层100T中。层间绝缘膜119设置在半导体层100S的整个前表面上并且与半导体层100S接触。层间绝缘膜119例如包括氧化硅膜。注意，配线层100T的构造不限于上述构造，并且只要该构造包括配线和绝缘膜，就可以采用任何构造。

图54B示出了焊盘部120和121的构造以及图54A所示的平面构造。焊盘部120和121设置在层间绝缘膜119上的选择区域中。焊盘部120用于连接各个像素541A、541B、541C和541D中的各浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)。在平面图中，各像素共享单元539的焊盘部120例如被设置在像素共享单元539的中央部分(图54B)。焊盘部120被设置为横跨像素分离部117，并且被设置为与浮动扩散部FD1、FD2、FD3和FD4(图53和图54B)各者的至少一部分重叠。具体地，焊盘部120形成在与共用像素电路210的多个浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)各者的至少一部分以及在共用像素电路210的多个光电二极管PD(光电二极管PD1、PD2、PD3和PD4)之间形成的像素分离部117的至少一部分在与半导体层100S的前表面垂直的方向上重叠的区域中。层间绝缘膜119设置有连接通孔120C，该连接通孔120C用于将焊盘部120电连接至浮动扩散部FD1、FD2、FD3和FD4。在像素541A、541B、541C和541D中分别设置有连接通孔120C。例如，将焊盘部120的一部分嵌入每个连接通孔120C中，以将焊盘部120电连接至浮动扩散部FD1、FD2、FD3和FD4。

焊盘部121用于将多个VSS接触区域118连接在一起。例如，焊盘部121将在V方向上彼此相邻的像素共享单元539中的一个像素共享单元539中设置在像素541C和541D中的VSS接触区域118电连接至在另一像素共享单元539中设置在像素541A和541B中的VSS接触区域118。焊盘部121被设置为例如跨越像素分离部117，并且被布置为与4个VSS接触区域118中的各者的至少一部分重叠。具体地，焊盘部121形成在与多个VSS接触区域118各者的至少一部分以及在多个VSS接触区域118之间形成的像素分离部117的至少一部分在与半导体层100S的前表面垂直的方向上重叠的区域中。层间绝缘膜119设置有连接通孔121C，该连接通孔121C用于将焊盘部121电连接至VSS接触区域118。在像素541A、541B、541C和541D中分别设置有连接通孔121C。例如，将焊盘部121的一部分嵌入每个连接通孔121C中，以将焊盘部121电连接至VSS接触区域118。例如，在V方向上布置的多个像素共享单元539中的焊盘部120和焊盘部121在H方向上大致位于相同的位置(图54B)。

通过设置焊盘部120，能够在整个芯片中减少用于将各浮动扩散部FD与像素电路210(例如，放大晶体管AMP的栅电极)连接的配线的数量。类似地，通过设置焊盘部121，能够在整个芯片中减少用于向每个VSS接触区域118提供电位的配线的数量。因此，能够减小整个芯片的面积，抑制微型像素中配线之间的电干扰，和/或通过减少组件的数量来降低成本。

焊盘部120和121能够设置在第一基板100和第二基板200中的期望位置处。具体地，焊盘部120和121能够设置在配线层100T或半导体层200S的绝缘区域212中的一者中。在将焊盘部120和121设置在配线层100T中的情况下，焊盘部120和121可以与半导体层100S直接接触。具体地，焊盘部120和121可以直接连接至浮动扩散部FD和/或VSS接触区域118中的各者的至少一部分。另外，在可替代的构造中，连接通孔120C和121C可以被设置为从与焊盘部120和121连接的浮动扩散部FD和/或VSS接触区域118中的各者延伸，并且焊盘部120和121可以设置在配线层100T和半导体层200S的绝缘区域212中的期望位置处。

特别地，在配线层100T中设置焊盘部120和121的情况下，能够减少半导体层200S的绝缘区域212中与浮动扩散部FD和/或VSS接触区域118连接的配线的数量。这能够减小形成像素电路210的第二基板200的绝缘区域212的面积，该绝缘区域212用于形成将浮动扩散部FD连接到像素电路210的贯通配线。这为形成像素电路210的第二基板200提供了大的面积。通过为像素电路210提供大的面积，能够形成大的像素晶体管，从而能够通过降低噪声等来改善图像质量。

特别地，在将FTI结构用于像素分离部117的情况下，优选在各像素541中设置浮动扩散部FD和/或VSS接触区域118，因此，通过使用焊盘部120和121的构造，能够大大减少连接第一基板100和第二基板200的配线的数量。

另外，如图54B所示，例如，分别连接到多个浮动扩散部FD的焊盘部120和分别连接到多个VSS接触区域118的焊盘部121在V方向上线性地交替布置。另外，焊盘部120和121形成在由多个光电二极管PD、多个传输栅电极TG或多个浮动扩散部FD包围的位置处。因此，在其中形成有多个元件的第一基板100中，能够自由地设置浮动扩散部FD和VSS接触区域118以外的元件，从而能够使整个芯片的布局更有效。另外，使形成在各像素共享单元539中的各元件的布局对称，从而能够抑制各像素541的特性变化。

焊盘部120和121例如包括多晶硅(Poly Si)，更具体地，包括掺杂有杂质的掺杂多晶硅。焊盘部120和121优选地包括诸如多晶硅、钨(W)、钛(Ti)和氮化钛等具有高耐热性的导电材料。因此，在将第二基板200的半导体层200S层叠在第一基板100上之后，能够形成像素电路210。下面将说明其原因。注意，第一制造方法是指在将第二基板200的半导体层200S层叠在第一基板100上之后形成像素电路210的方法。

在这方面，可以在第二基板200中形成像素电路210之后，将第二基板200层叠到第一基板100上(这在以下称为第二制造方法)。在第二制造方法中，在第一基板100的前表面(配线层100T的前表面)和第二基板200的前表面(配线层200T的前表面)上预先形成用于电连接的电极。当第一基板100和第二基板200彼此层叠时，在第一基板100和第二基板200各者的前表面上形成的用于电连接的电极彼此接触。因此，在第一基板100中包括的配线和第二基板200中包括的配线之间形成了电连接。因此，当使用第二制造方法获得摄像装置1的构造时，例如能够根据第一基板100和第二基板200各者的构造，使用适当的工艺来进行制造，从而能够制造出具有高质量和高性能的摄像装置。

在这种第二制造方法中，当第一基板100和第二基板200层叠时，由于用于层叠的制造设备而可能发生对准误差。另外，例如，第一基板100和第二基板200具有大约几十厘米的直径，并且当第一基板100和第二基板200层叠时，在第一基板100和第二基板200的各部分的微观区域中，第一基板100和第二基板200可能膨胀或收缩。基板的膨胀和收缩是由在基板彼此接触时较小的时间偏差引起的。第一基板100和第二基板200的这种膨胀和收缩可能导致在第一基板100和第二基板200的各前表面上形成的用于电连接的电极的位置产生误差。在第二制造方法中，优选地，预先采取措施，使得即使出现这种误差，也能够使第一基板100的电极和第二基板200的电极彼此接触。具体地，在考虑上述误差的情况下，将第一基板100的电极和第二基板200的电极中的至少一者并且优选地两者都扩大。因此，通过使用第二制造方法，例如，增大在第一基板100或第二基板200的前表面上形成的电极的尺寸(在基板平面方向上的尺寸)，使得该电极大于从第一基板100或第二基板200的内部沿厚度方向延伸至前表面的内部电极。

另一方面，当焊盘部120和121包括耐热导电材料时，能够使用上述的第一制造方法。在第一制造方法中，在形成包括光电二极管PD和传输晶体管TR等的第一基板100之后，将第一基板100和第二基板200(半导体层200S)层叠。此时，在第二基板200中还未形成构成像素电路210的有源元件和配线层等的图案。由于在第二基板200中还未形成图案，因此，当将第一基板100和第二基板200层叠时，即使在层叠位置发生错误的情况下，也可以防止该层叠错误导致在第一基板100的图案和第二基板200的图案之间的对准误差。这是因为在将第一基板100和第二基板200层叠之后再形成第二基板200。注意，当在第二基板中形成图案时，例如，用于图案形成的曝光设备用于通过使用在第一基板100中形成的图案作为对准目标来形成图案。由于上述原因，在第一制造方法中，第一基板100和第二基板200之间的层叠位置的误差在摄像装置1的制造中不构成问题。出于相同的原因，在第一制造方法中，在第二制造方法中由于基板的膨胀和收缩而引起的误差在摄像装置1的制造中不构成问题。

在第一制造方法中，在将第一基板100和第二基板200(半导体层200S)如上所述层叠之后，在第二基板200上形成有源元件。随后，形成贯通孔120E和121E以及贯通孔TGV(图53)。在形成贯通孔120E、121E和TGV时，例如，通过利用曝光设备减少的投影曝光，从第二基板200的上方形成贯通孔的图案。由于使用了减少的曝光投影，因此，即使在第二基板200和曝光设备之间的对准中发生误差，第二基板200中的误差的大小也仅是第二制造方法中的误差的一部分(减小的曝光投影倍率的倒数)。因此，在使用第一制造方法获得摄像装置1的构造的情况下，在第一基板100中形成的元件容易与在第二基板200中形成的元件对准，从而能够制造出高质量和高性能的摄像装置。

使用如上所述的第一制造方法制造的摄像装置1具有与使用第二制造方法制造的摄像装置的特征不同的特征。具体地，在使用第一制造方法制造的摄像装置1中，例如，贯通孔120E、121E和TGV从第二基板200到第一基板100具有基本恒定的厚度(在基板平面方向上的尺寸)。可替代地，当贯通孔120E、121E和TGV具有锥形形状时，该锥形形状具有恒定的倾斜度。在包括上述的贯通孔120E、121E和TGV的摄像装置1中，像素541能够容易地小型化。

在这方面，当使用第一制造方法制造摄像装置1时，在将第一基板100和第二基板200(半导体层200S)层叠之后在第二基板200中形成有源元件。因此，第一基板100也会受到形成有源元件所需的热处理的影响。因此，如上所述，优选地，将具有高耐热性的导电材料用于在第一基板100中设置的焊盘部120和121。例如，对于焊盘部120和121，优选使用熔点高于第二基板200的配线层200T中包含的配线材料的至少一部分(具体地，提供更高的耐热性)的材料。例如，对于焊盘部120和121，使用具有高耐热性的导电材料，例如掺杂的多晶硅、钨、钛或氮化钛等。因此，能够使用第一制造方法来制造摄像装置1。

钝化膜122例如以覆盖焊盘部120和121的方式设置在半导体层100S的整个前表面上(图53)。钝化膜122例如包括氮化硅(SiN)膜。层间绝缘膜123经由钝化膜122覆盖焊盘部120和121。层间绝缘膜123例如被设置在半导体层100S的整个前表面上。层间绝缘膜123例如包括氧化硅(SiO)膜。接合膜124设置在第一基板100(具体地，配线层100T)与第二基板200之间的接合面处。换句话说，接合膜124与第二基板200接触。接合膜124设置在第一基板100的整个主表面上。接合膜124例如包括氮化硅膜。

光接收透镜401例如隔着固定电荷膜112和绝缘膜111面对着半导体层100S(图53)。光接收透镜401设置在例如面对着像素541A、541B、541C和541D的各光电二极管PD的位置处。

第二基板200包括从第一基板100起依次布置的半导体层200S和配线层200T。半导体层200S包括硅基板。半导体层200S设置有在厚度方向上延伸的阱区211。阱区211例如是p型半导体区域。第二基板200设置有针对各个像素共享单元539布置的像素电路210。像素电路210例如设置在半导体层200S的前表面侧(配线层200T侧)。在摄像装置1中，以第二基板200的背面侧(半导体层200S侧)面对第一基板100的前表面侧(配线层100T侧)的方式将第二基板200层叠到第一基板100上。换句话说，将第二基板200面对背地层叠到第一基板100上。

图55至图59示意性地示出了第二基板200的平面构造的示例。图55示出了设置在半导体层200S的前表面附近的像素电路210的构造。图56示意性地示出了配线层200T(具体地，下述的第一配线层W1)、连接至配线层200T的半导体层200S和第一基板100的各部分的构造。图57至图59示出了配线层200T的平面构造的示例。下面将使用图55至图59以及图53一起说明第二基板200的构造。在图55和图56中，虚线分别示出了光电二极管PD的轮廓(像素分离部117与光电二极管PD之间的边界)，点划线分别示出了半导体层200S与元件分离区213之间的边界或半导体层200S与绝缘区域212之间的边界，该边界位于与构成像素电路210的各晶体管的栅电极重叠的部分。在与放大晶体管AMP的栅电极重叠的部分处，半导体层200S与元件分离区213之间的边界以及元件分离区213与绝缘区域212之间的边界设置在沟道宽度方向的一侧上。

第二基板200设置有将半导体层200S分割成多个部分的绝缘区域212和在厚度方向上设置在半导体层200S的一部分中的元件分离区213(图53)。例如，在沿H方向彼此相邻的两个像素电路210之间设置的绝缘区域212中，布置有位于与两个像素电路210连接的两个像素共享单元539中的贯通孔120E和121E以及贯通孔TGV(贯通孔TGV1、TGV2、TGV3和TGV4)(图56)。

绝缘区域212具有与半导体层200S大致相同的厚度(图53)。半导体层200S被绝缘区域212分为多个部分。在该绝缘区域212中布置有贯通孔120E和121E以及贯通孔TGV。绝缘区域212例如包括氧化硅。

贯通孔120E和121E被设置为在厚度方向上贯穿绝缘区域212。贯通孔120E和121E的上端连接到配线层200T中的配线(下述的第一配线W1、第二配线W2、第三配线W3和第四配线W4)。贯通孔120E和121E被设置为贯穿绝缘区域212、接合膜124、层间绝缘膜123和钝化膜122，并且贯通孔120E和121E的下端连接至焊盘部120和121(图53)。贯通孔120E用于电连接焊盘部120和像素电路210。具体地，贯通孔120E将第一基板100中的浮动扩散部FD与第二基板200中的像素电路210电连接。贯通孔121E用于将焊盘部121和配线层200T中的基准电位线VSS电连接。具体地，贯通孔121E将第一基板100的VSS接触区域118与第二基板200中的基准电位线VSS电连接。

贯通孔TGV被设置为在厚度方向上贯穿绝缘区域212。贯通孔TGV的上端分别连接至配线层200T中的配线。贯通孔TGV被设置为贯穿绝缘区域212、接合膜124、层间绝缘膜123、钝化膜122和层间绝缘膜119，并且贯通孔TGV的下端连接至传输栅极TG(图53)。如上所述的贯通孔TGV用于将各个像素541A、541B、541C和541D的传输栅极TG(传输栅极TG1、TG2、TG3和TG4)电连接至配线层200T中的配线(配线层200T中的行驱动信号线542的一部分，具体地，下述的图58中的配线TRG1、TRG2、TRG3和TRG4)。具体地，贯通孔TGV将第一基板100中的传输栅极TG电连接至第二基板200的配线TRG，以将驱动信号发送到各个传输晶体管TR(传输晶体管TR1、TR2、TR3和TR4)。

绝缘区域212是设置有用于电连接第一基板100和第二基板200的贯通孔120E和121E以及贯通孔TGV并与半导体层200S绝缘的区域。例如，在H方向彼此相邻的两个像素电路210(共享单元539)之间设置的绝缘区域212中，布置有与两个像素电路210连接的贯通孔120E和121E以及贯通孔TGV(贯通孔TGV1、TGV2、TGV3和TGV4)。绝缘区域212例如被设置为在V方向上延伸(图55和图56)。在这方面，传输栅极TG的水平部TGb的布置被修改成使得贯通孔TGV在H方向上的位置比垂直部TGa的位置更靠近贯通孔120E和121E在H方向上的位置(图54A和图56)。例如，贯通孔TGV在H方向上设置在与贯通孔120E和121E中的各者大致相同的位置处。因此，在沿V方向延伸的绝缘区域212中，能够统一设置贯通孔120E和121E以及贯通孔TGV。在可替代的布置示例中，可以仅在与垂直部TGa重叠的区域中设置水平部TGb。在这种情况下，在垂直部TGa的大致正上方形成有贯通孔TGV，并且例如贯通孔TGV在H方向和V方向上大致设置在各像素541的中央部分。在这种情况下，贯通孔TGV的H方向上的位置与贯通孔120E和121E各自的H方向上的位置明显不对准。例如，绝缘区域212设置在贯通孔TGV以及贯通孔120E和121E各者的周围，用于使贯通孔TGV以及贯通孔120E和121E与位于贯通孔附近的半导体层200S电绝缘。在贯通孔TGV的H方向上的位置与贯通孔120E和121E各自的H方向上的位置明显间隔开的情况下，必须在贯通孔120E、121E和TGV各者的周围独立地设置绝缘区域212。因此，半导体层200S被分割成多个小部分。与上述构造相比，通过将贯通孔120E和121E以及贯通孔TGV统一布置在沿V方向延伸的绝缘区域212中的布局，能够增大半导体层200S的H方向上的尺寸。因此，能够为半导体层200S中的半导体元件形成区域提供大的面积。因此，例如能够增大放大晶体管AMP的尺寸，从而能够抑制噪声。

如参考图51所述的，像素共享单元539具有将设置在多个像素541各者中的各浮动扩散部FD电连接的结构，多个像素541共享一个像素电路210。通过设置在第一基板100中的焊盘部120，实现各浮动扩散部FD之间的电连接(图53和图54B)。设置在第一基板100中的电连接部(焊盘部120)经由一个贯通孔120E与设置在第二基板200中的像素电路210电连接。在另一种结构示例中，可以在第二基板200中设置各浮动扩散部FD之间的电连接部。在这种情况下，像素共享单元539设置有分别与浮动扩散部FD1、FD2、FD3和FD4连接的四个贯通孔。因此，在第二基板200中，更多的贯通孔贯穿半导体层200S，从而扩大了使贯通孔的周边绝缘的绝缘区域212。与该构造相比，通过其中在第一基板100中设置焊盘部120的结构(图53和图54B)，能够减少贯通孔的数量，并且能够减小绝缘区域212的尺寸。因此，能够为半导体层200S中的半导体元件形成区域提供大的面积。这例如能够增大放大晶体管AMP的尺寸，从而能够抑制噪声。

在半导体层200S的前表面侧设置有元件分离区213。元件分离区213具有STI(Shallow Trench Isolation：浅沟槽隔离)结构。在元件分离区213中，在厚度方向(在垂直于第二基板200的主表面的方向)上挖出半导体层200S，在挖出部分中嵌入绝缘膜。绝缘膜例如包括氧化硅。元件分离区213根据像素电路210的布局使构成像素电路210的多个晶体管彼此分离。半导体层200S(具体地，阱区211)在元件分离区213的下方(半导体层200S的深部)延伸。

现在，参考图54A、图54B和图55，将说明第一基板100中的像素共享单元539的轮廓形状(基板平面方向上的轮廓形状)与第二基板200中的像素共享单元539的轮廓形状之间的差异。

在摄像装置1中，像素共享单元539被设置为横跨第一基板100和第二基板200两者。例如，设置在第一基板100中的像素共享单元539的轮廓形状与设置在第二基板200中的像素共享单元539的轮廓形状不同。

在图54A和图54B中，由交替的长虚线和短虚线表示像素541A、541B、541C和541D的轮廓线，由粗线表示像素共享单元539的轮廓形状。例如，第一基板100中的像素共享单元539包括在H方向上彼此相邻设置的两个像素541(像素541A和541B)以及在V方向上与像素541A和541B相邻设置的两个像素541(像素541C和541D)。具体地，第一基板100中的像素共享单元539包括相邻的两行和相邻的两列的四个像素541，并且第一基板100中的像素共享单元539具有大致为正方形的轮廓形状。在像素阵列部540中，这样的像素共享单元539在H方向上以两个像素的间距(对应于两个像素541的间距)和在V方向上以两个像素的间距(对应于两个像素541的间距)彼此相邻地布置。

在图55和图56中，由长虚线和两条短虚线表示像素541A、541B、541C和541D的轮廓线，由粗线表示像素共享单元539的轮廓形状。例如，与第一基板100中的像素共享单元539的轮廓形状相比，第二基板200中的像素共享单元539的轮廓形状在H方向上较小，但在V方向上较大。例如，第二基板200中的像素共享单元539的尺寸(区域)形成为对应于H方向上的一个像素和V方向上的四个像素。具体地，第二基板200中的像素共享单元539的尺寸形成为对应于在相邻的一行和相邻的四列中布置的像素，并且第二基板200中的像素共享单元539具有大致为矩形的轮廓形状。

例如，在各像素电路210中，在V方向上依次布置有选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG(图55)。如上所述，通过将各像素电路210设置成大致矩形的轮廓形状，能够在一个方向(在图55中为V方向)上布置四个晶体管(选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG)。因此，能够在一个扩散区域(连接到电源线VDD的扩散区域)中共用放大晶体管AMP的漏极和复位晶体管RST的漏极。例如，各像素电路210的形成区域能够被塑造成大致像正方形一样(见下述的图68)。在这种情况下，沿一个方向设置两个晶体管，从而难以在一个扩散区域中共用放大晶体管AMP的漏极和复位晶体管RST的漏极。因此，通过将像素电路210的形成区域塑造成大致矩形的形状，容易将四个晶体管彼此靠近地设置，从而能够使像素电路210的形成区域减小。换句话说，能够使像素小型化。另外，当不需要减小像素电路210的形成区域的尺寸时，能够扩大放大晶体管AMP的形成区域的尺寸，从而能够抑制噪声。

例如，除了选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG之外，在半导体层200S的前表面附近还设置有连接到基准电位线VSS的VSS接触区域218。VSS接触区域218例如包括p型半导体区域。VSS接触区域218经由配线层200T中的配线和贯通孔121E电连接至第一基板100(半导体层100S)的VSS接触区域118。VSS接触区域218例如越过元件分离区213设置在与FD转换增益切换晶体管FDG的源极相邻的位置处(图55)。

现在，参考图54B和图55，将说明设置在第一基板100中的像素共享单元539和设置在第二基板200中的像素共享单元539之间的位置关系。例如，第一基板100的V方向上布置的两个像素共享单元539中的一个(例如，图54B的页面的上侧的像素共享单元539)连接至第二基板200的H方向上布置的两个像素共享单元539中的一个(例如，图55的页面的左侧的像素共享单元539)。例如，第一基板100的V方向上布置的两个像素共享单元539中的另一个(例如，图54B的页面的下侧的像素共享单元539)连接至第二基板200的H方向上布置的两个像素共享单元539中的另一个(例如，图55的页面的右侧的像素共享单元539)。

例如，在第二基板200的H方向上布置的两个像素共享单元539中，一个像素共享单元539的内部布局(晶体管等的布置)大致等同于通过在V方向和H方向上将另一个像素共享单元539的内部布局反转获得的布局。下面将说明该布局产生的效果。

在第一基板100的V方向布置的两个像素共享单元539中，每个焊盘部120被设置在像素共享单元539的轮廓形状的中央部分中，即位于像素共享单元539的V方向和H方向上的中央部分中(图54B)。另一方面，如上所述，由于第二基板200中的像素共享单元539具有在V方向上较长的大致矩形的轮廓形状，因此，例如，连接到焊盘部120的放大晶体管AMP被设置在页面的V方向上位于像素共享单元539的中心上方的位置处。例如，当第二基板200的H方向上布置的两个像素共享单元539具有相同的内部布局时，一个像素共享单元539的放大晶体管AMP和焊盘部120(例如，图54的页面的上侧的像素共享单元539的焊盘部120)之间的距离相对较短。然而，另一个像素共享单元539的放大晶体管AMP和焊盘部120(例如，图54的页面的下侧的像素共享单元539的焊盘部120)之间的距离较长。因此，增加了连接放大晶体管AMP和焊盘部120所需的配线的面积，并且可能使像素共享单元539的配线布局复杂化。这进而可能影响摄像装置1的小型化。

相反，在第二基板200的H方向上布置的两个像素共享单元539中，通过将一个像素共享单元539的内部布局至少在V方向上相对于另一个像素共享单元539的内部布局反转，在两个像素共享单元539中都能够减小放大晶体管AMP与焊盘部120之间的距离。因此，与其中第二基板200的H方向上布置的两个像素共享单元539具有相同内部布局的构造相比，该构造有利于摄像装置1的小型化。注意，第二基板200的多个像素共享单元539的平面布局在图55所示的范围内都是横向对称的，但是当添加了下述的图56所示的第一配线层W1的布局时，所述平面布局是横向不对称的。

另外，优选地，将第二基板200的H方向上布置的两个像素共享单元539的内部布局也在H方向上相互反转。下面将说明其原因。如图56所示，第二基板200的H方向上布置的两个像素共享单元539分别连接到第一基板100的焊盘部120和121。例如，焊盘部120和121在H方向上被设置在第二基板200的H方向上布置的两个像素共享单元539的中央部分(设置在两个像素共享单元539之间)。因此，通过将第二基板200的H方向上布置的两个像素共享单元539的内部布局在H方向上也相互反转，能够减小第二基板200中的多个像素共享单元539的各者与焊盘部120和121各者之间的距离。换句话说，进一步促进了摄像装置1的小型化。

另外，第二基板200中的像素共享单元539的轮廓线的位置不需要与第一基板100中的任一个像素共享单元539的轮廓线的位置对准。例如，在第二基板200的H方向上布置的两个像素共享单元539中的一个(例如，图56的页面的左侧的像素共享单元539)中，V方向上轮廓线中的一个轮廓线(例如，图56的页面的上侧轮廓线)被布置在第一基板100中的对应像素共享单元539(例如，图54B的页面中的上侧像素共享单元539)的V方向上轮廓线中的一个轮廓线的外部。另外，在第二基板200的H方向上布置的两个像素共享单元539中的另一个(例如，图56的页面中的右侧像素共享单元539)中，V方向上轮廓线中的另一个轮廓线(例如，图56的页面中的下侧轮廓线)被布置在第一基板100中的对应像素共享单元539(例如，图54B的页面中的下侧像素共享单元539)的V方向上轮廓线中的另一个轮廓线的外部。通过如上所述相互地设置第二基板200中的像素共享单元539和第一基板100中的像素共享单元539，能够减小放大晶体管AMP和焊盘部120之间的距离。因此，有利于摄像装置1的小型化。

另外，在第二基板200中的多个像素共享单元539之间，轮廓线的位置不需要彼此对准。例如，在第二基板200的H方向上布置的两个像素共享单元539中，V方向上的轮廓线的位置彼此未对准。这能够减小放大晶体管AMP和焊盘部120之间的距离。因此，有利于摄像装置1的小型化。

参考图54B和图56，将说明像素阵列部540中的像素共享单元539的重复布置。第一基板100中的像素共享单元539具有在H方向上与两个像素541相对应的尺寸和在V方向上与两个像素541相对应的尺寸(图54B)。例如，在第一基板100的像素阵列部540中，分别具有上述与四个像素541相对应的尺寸的像素共享单元539在H方向上以两个像素的间距(与两个像素541相对应的间距)和在V方向上以两个像素的间距(与两个像素541相对应的间距)彼此相邻地重复布置。可替代地，在第一基板100的像素阵列部540中，可以设置在V方向上彼此相邻设置的一对像素共享单元539。在第一基板100的像素阵列部540中，例如，成对的像素共享单元539在H方向上以两个像素的间距(与两个像素541相对应的间距)和在V方向上以两个像素的间距(与两个像素541相对应的间距)彼此相邻地重复布置。第二基板200中的像素共享单元539具有在H方向上与一个像素541相对应的尺寸和在V方向上与四个像素541相对应的尺寸(图56)。例如，在第二基板200的像素阵列部540中，设置有一对像素共享单元539，这对像素共享单元539包括分别具有上述与四个像素541相对应的尺寸的两个像素共享单元539。这样的像素共享单元539在H方向上彼此相邻地布置，但在V方向上彼此未对准。在第二基板200的像素阵列部540中，例如，成对的像素共享单元539在H方向上以两个像素的间距(与两个像素541相对应的间距)和在V方向上以四个像素的间距(与四个像素541相对应的间距)无间隙地重复布置。通过这样的像素共享单元539的重复布置，能够无间隙地布置像素共享单元539。因此，有利于摄像装置1的小型化。

优选地，放大晶体管AMP例如具有Fin型等的三维结构(图53)。这增加了有效栅极宽度的大小，从而能够抑制噪声。选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG例如分别具有平面结构。放大晶体管AMP可以具有平面结构。可替代地，选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG可以具有三维结构。

配线层200T例如包括钝化膜221、层间绝缘膜222和多个配线(第一配线层W1、第二配线层W2、第三配线层W3和第四配线层W4)。例如，钝化膜221以覆盖半导体层200S的整个前表面的方式与半导体层200S的前表面接触。钝化膜221覆盖选择晶体管SEL、放大晶体管AMP、复位晶体管RST和FD转换增益切换晶体管FDG各自的栅电极。在钝化膜221与第三基板300之间设置有层间绝缘膜222。层间绝缘膜222将多个配线(第一配线层W1、第二配线层W2、第三配线层W3和第四配线层W4)彼此分开。层间绝缘膜222例如包括氧化硅。

配线层200T例如设置有从半导体层200S侧开始依次布置的第一配线层W1、第二配线层W2、第三配线层W3、第四配线层W4以及接触部201和202，并且这些部件通过层间绝缘膜222彼此绝缘。层间绝缘膜222设置有第一配线层W1、第二配线层W2、第三配线层W3或第四配线层W4以及用于将上述配线层分别连接至下层的多个连接部。所述连接部分别是连接孔，该连接孔设置在层间绝缘膜222中，并且在该连接孔中嵌入导电材料。例如，层间绝缘膜222设置有连接部218V，该连接部218V将第一配线层W1连接至半导体层200S的VSS接触区域218。例如，连接第二基板200中的元件的连接部的孔径与贯通孔120E和121E以及贯通孔TGV各者的孔径不同。具体地，连接第二基板200中的元件的连接孔的孔径优选地小于贯通孔120E和121E以及贯通孔TGV各者的孔径。下面将说明其原因。设置在配线层200T中的连接部(连接部218V等)的深度小于贯通孔120E和121E以及贯通孔TGV的深度。因此，与贯通孔120E和121E以及贯通孔TGV相比，连接部能够让导电材料更容易地嵌入连接孔中。通过使连接部的孔径分别小于贯通孔120E和121E以及贯通孔TGV各者的孔径，有利于摄像装置1的小型化。

例如，第一配线层W1将贯通孔120E连接到放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极(具体地，到达FD转换增益切换晶体管FDG的源极的连接孔)。第一配线层W1例如连接贯通孔121E和连接部218V，从而电连接半导体层200S的VSS接触区域218和半导体层100S的VSS接触区域118。

现在，将使用图57至图59说明配线层200T的平面构造。图57示出了第一配线层W1和第二配线层W2的平面构造的示例。图58示出了第二配线层W2和第三配线层W3的平面构造的示例。图59示出了第三配线层W3和第四配线层W4的平面构造的示例。

例如，第三配线层W3包括在H方向(行方向)上延伸的配线TRG1、TRG2、TRG3、TRG4、SELL、RSTL和FDGL(图58)。上述配线对应于参考图51所述的多个行驱动信号线542。配线TRG1、TRG2、TRG3和TRG4用于分别将驱动信号传输到传输栅极TG1、TG2、TG3和TG4。配线TRG1、TRG2、TRG3和TRG4分别经由第二配线层W2、第一配线层W1和贯通孔120E连接到传输栅极TG1、TG2、TG3和TG4。配线SELL用于将驱动信号传输到选择晶体管SEL的栅极，配线RSTL用于将驱动信号传输到复位晶体管RST的栅极，配线FDGL用于将驱动信号传输到FD转换增益切换晶体管FDG的栅极。配线SELL、RSTL和FDGL分别经由第二配线层W2、第一配线层W1和连接部连接到选择晶体管SEL、复位晶体管RST和FD转换增益切换晶体管FDG各自的栅极。

例如，第四配线层W4包括在V方向(列方向)上延伸的电源线VDD、基准电位线VSS和垂直信号线543(图59)。电源线VDD经由第三配线层W3、第二配线层W2、第一配线层W1和连接部连接至放大晶体管AMP的漏极和复位晶体管RST的漏极。基准电位线VSS经由第三配线层W3、第二配线层W2、第一配线层W1和连接部218V连接到VSS接触区域218。另外，基准电位线VSS经由第三配线层W3、第二配线层W2、第一配线层W1、贯通孔121E和焊盘部121连接到第一基板100的VSS接触区域118。垂直信号线543经由第三配线层W3、第二配线层W2、第一配线层W1和连接部连接到选择晶体管SEL的源极(Vout)。

在平面图中，接触部201和202可以设置在接触部201和202与像素阵列部540重叠的位置处(例如，图50)，或者可以设置在像素阵列部540外部的周边部分540B中(例如，图53)。在第二基板200的前表面(配线层200T侧表面)中设置有接触部201和202。接触部201和202例如包括诸如Cu(铜)和Al(铝)等金属。接触部201和202在配线层200T的前表面(第三基板300侧表面)上露出来。接触部201和202用于电连接第二基板200和第三基板300，并且用于将第二基板200层叠到第三基板300上。

图53示出了在第二基板200的周边部分540B中设置有周边电路的示例。周边电路可以包括行驱动部520的一部分或列信号处理部550的一部分等。另外，如图50所示，在第二基板200的周边部分540B中不设置周边电路的情况下，可以在像素阵列部540的附近设置连接孔部分H1和H2。

第三基板300例如从第二基板200侧开始依次包括配线层300T和半导体层300S。例如，在第二基板200侧设置有半导体层300S的前表面。半导体层300S包括硅基板。在半导体层300S的前表面侧部分中设置有电路。具体地，半导体层300S的前表面侧部分设置有例如输入部510A、行驱动部520、时序控制部530、列信号处理部550、图像信号处理部560和输出部510B中的至少一些。设置在半导体层300S与第二基板200之间的配线层300T例如包括层间绝缘膜、配线层300T被层间绝缘膜分开的多个配线层以及接触部301和302。接触部301和302在配线层300T的前表面(第二基板200侧表面)上露出来。接触部301与第二基板200的接触部201接触，接触部302与第二基板200的接触部202接触。接触部301和302与形成在半导体层300S中的电路(例如，输入部510A、行驱动部520、时序控制部530、列信号处理部550、图像信号处理部560和输出部510B中的至少一者)电连接。接触部301和302例如包括Cu(铜)和铝(Al)等。例如，外部端子TA经由连接孔部分H1连接到输入部510A，外部端子TB经由连接孔部分H2连接到输出部510B。

现在，将说明摄像装置1的特征。

通常，摄像装置包括光电二极管和像素电路作为主要组件。在这方面，通过分别增大光电二极管的尺寸，增加了由光电转换产生的电荷，从而改善像素信号的信噪比(S/N比)。因此，使摄像装置能够输出更好的图像数据(图像信息)。另一方面，通过增大像素电路中包括的各晶体管的尺寸(特别地，增大放大晶体管的尺寸)，减少了像素电路中产生的噪声，从而改善像素信号的S/N比。因此，使摄像装置能够输出更好的图像数据(图像信息)。

然而，在其中在半导体基板中设置有光电二极管和像素电路的摄像装置中，如果在半导体基板的有限区域内增加各光电二极管的面积，则像素电路中包括的各晶体管的尺寸可能会减小。另外，增大像素电路中包括的各晶体管的尺寸可能会减小各光电二极管的面积。

为了解决这些问题，例如，本实施例的摄像装置1使用其中多个像素541共用一个像素电路210并且共用的像素电路210设置成与光电二极管PD重叠的结构。因此，能够在半导体基板的有限区域内使各光电二极管PD的面积最大化，并且使像素电路210中包括的各晶体管的尺寸最大化。因此，能够改善像素信号的S/N比，从而使摄像装置1能够输出更好的图像数据(图像信息)。

当实现其中多个像素541共用一个像素电路210并且像素电路210设置成与光电二极管PD重叠的结构时，连接到一个像素电路210的多个配线从相应的多个像素541的浮动扩散部FD开始延伸。为了给形成像素电路210的半导体基板提供大的面积，例如，能够形成将多个延伸的配线相互连接的连接配线。对于从VSS接触区域118延伸的多个配线，也能够形成将多个延伸的配线相互连接的连接配线。

例如，在用于形成像素电路210的半导体基板200中形成用于连接从相应的多个像素541的浮动扩散部FD延伸的多个配线的连接配线的情况下，形成有像素电路210中包括的晶体管的面积可能会减小。类似地，在用于形成像素电路210的半导体基板200中形成用于连接从相应的多个像素541的VSS接触区域118延伸的多个配线的连接配线的情况下，形成有像素电路210中包括的晶体管的面积可能会减小。

为了解决这些问题，例如，本实施例的摄像装置1能够包括其中多个像素541共用一个像素电路210、共用的像素电路210设置成与光电二极管PD重叠以及第一基板100设置有两种连接配线的结构，一种所述连接配线将相应的多个像素541的浮动扩散部FD相互连接，另一种所述连接配线将相应的多个像素541中包括的VSS接触区域118相互连接。

在使用上述的第二制造方法作为用于为第一基板100提供两种连接配线的制造方法的情况下，例如，能够使用分别与第一基板100和第二基板200的构造相对应的适当工艺来制造，一种所述连接配线将相应的多个像素541的浮动扩散部FD相互连接，另一种所述连接配线将相应的多个像素541中包括的VSS接触区域118相互连接。因此，能够制造具有高质量和高性能的摄像装置1。另外，能够使用简单的工艺来形成用于第一基板100和第二基板200的连接配线。具体地，在使用上述第二制造方法的情况下，在用作第一基板100和第二基板200的层叠界面的第一基板100的前表面和第二基板200的前表面上分别设置连接到浮动扩散部FD的电极和连接到VSS接触区域118的电极。此外，优选地在两个基板表面上形成较大的电极，使得当层叠第一基板100和第二基板200时，即使在设置于两个基板表面上的电极彼此未对准的情况下，形成于两个基板表面上的电极也能够彼此接触。在这种情况下，可能难以将电极设置在摄像装置1中包括的像素的有限区域内。

为了满足第一基板100和第二基板200的层叠界面对大电极的需求，例如，本实施例的摄像装置1能够使用上述第一制造方法作为制造方法，其中多个像素541共用一个像素电路210并且共用的像素电路210设置成与光电二极管PD重叠。这有利于在第一基板100上形成的元件与在第二基板200上形成的元件之间的对准，从而能够制造高质量和高性能的摄像装置。此外，摄像装置包括通过使用该制造方法而获得的特定结构。具体地，摄像装置包括如下结构：其中，第一基板100的半导体层100S和配线层100T以及第二基板200的半导体层200S和配线层200T依次层叠，换句话说，第一基板100和第二基板200面对背地层叠，并且摄像装置还包括贯通孔120E和121E，贯通孔120E和121E通过贯穿半导体层200S和第一基板100的配线层100T从第二基板200的半导体层200S的前表面侧延伸至第一基板100的半导体层100S的前表面。

使用第一制造方法来层叠第二基板200和如下结构，并且在第二基板200中形成像素电路210，在所述结构中，第一基板100设置有将相应的多个像素541的浮动扩散部FD相互连接的连接配线和将相应的多个像素541的VSS接触区域118相互连接的连接配线。此外，形成像素电路210中包括的有源元件所需的热处理可能会影响第一基板100上形成的连接配线。

因此，为了消除在形成有源元件期间热处理的不利影响，理想地，本实施例的摄像装置1将具有高耐热性的导电材料用于这样的两种连接配线，一种所述连接配线将相应的多个像素541的浮动扩散部FD相互连接，另一种所述连接配线将相应的多个像素541的VSS接触区域118相互连接。具体地，作为具有高耐热性的导电材料，能够使用熔点高于第二基板200的配线层200T中包括的配线材料的至少一部分的材料。

因此，例如，本实施例的摄像装置1包括：(1)其中第一基板100和第二基板200面对背地层叠的结构(具体地，第一基板100的半导体层100S和配线层100T以及第二基板200的半导体层200S和配线层200T依次层叠的结构)；(2)其中设置有贯通孔120E和121E的结构，所述贯通孔120E和121E通过贯穿半导体层200S和第一基板100的配线层100T从第二基板200的半导体层200S的前表面侧延伸至第一基板100的半导体层100S的前表面；和(3)将具有高耐热性的导电材料用于这样的两种连接配线的结构，一种所述连接配线将相应的多个像素541中包括的浮动扩散部FD相互连接，另一种所述连接配线将相应的多个像素541中包括的VSS接触区域118相互连接。因此，能够为第一基板100提供如下两种连接配线，一种所述连接配线将相应的多个像素541中包括的浮动扩散部FD相互连接，另一种所述连接配线将相应的多个像素541中包括的VSS接触区域118相互连接，而在第一基板100与第二基板200之间的界面处没有设置大电极。

[摄像装置1的操作]

现在，将使用图60和图61说明摄像装置1的操作。图60和图61对应于增加了指示信号路径的箭头的图50。在图60中，箭头表示从外部输入到摄像装置1的输入信号以及电源电位和参考电位的路径。在图61中，箭头表示从摄像装置1输出到外部的像素信号的信号路径。例如，输入信号(例如，像素时钟或同步信号)经由输入部510A被输入到摄像装置1，然后被传输到第三基板300的行驱动部520，行驱动部520产生行驱动信号。行驱动信号经由接触部301和201被传送到第二基板200。此外，行驱动信号经由配线层200T中的行驱动信号线542到达像素阵列部540中的像素共享单元539。在已经到达第二基板200中的像素共享单元539的行驱动信号中，将除了用于传输栅极TG的驱动信号以外的驱动信号输入到像素电路210，以驱动像素电路210中包括的晶体管。用于传输栅极TG的驱动信号经由贯通孔TGV输入到第一基板100中的传输栅极TG1、TG2、TG3和TG4，以驱动像素541A、541B、541C和541D(图60)。另外，从摄像装置1的外部提供给第三基板300的输入部510A(输入端子511)的电源电位和参考电位经由接触部301和201被传送到第二基板200，并经由配线层200T中的配线被提供给各个像素共享单元539的像素电路210。参考电位还经由贯通孔121E提供给第一基板100中的像素541A、541B、541C和541D。另一方面，通过第一基板100中的像素541A、541B、541C和541D的光电转换而获得的像素信号经由贯通孔120E被传输至针对各个像素共享单元539的第二基板200中的像素电路210。基于上述像素信号的像素信号经由垂直信号线543以及接触部202和302从像素电路210传输至第三基板300。像素信号由第三基板300的列信号处理部550和图像信号处理部560进行处理，然后被处理的像素信号经由输出部510B输出到外部。

[效果]

在本实施例中，设置有像素541A、541B、541C和541D(像素共享单元539)的基板与设置有像素电路210的基板(第一基板100和第二基板200)不同。因此，与像素541A、541B、541C和541D以及像素电路210形成在同一基板中的情况相比，能够增大像素541A、541B、541C和541D各者的面积以及像素电路210的面积。结果，能够增加通过光电转换获得的像素信号的量，并且能够减少来自像素电路210的晶体管噪声。这些构造能够改善像素信号的信噪比，从而使摄像装置1能够输出更好的像素数据(图像信息)。另外，能够使摄像装置1小型化(换句话说，能够减小像素尺寸和摄像装置1的尺寸)。在摄像装置1中，通过减小像素尺寸，能够增加每单位面积的像素数量，从而能够输出高质量的图像。

另外，在摄像装置1中，第一基板100和第二基板200通过设置在绝缘区域212中的贯通孔120E和121E彼此电连接。例如，以下方法也是可以的：第一基板100和第二基板200通过接合焊盘电极而彼此连接，或者通过使用贯穿半导体层的贯通孔(例如，TSV(Through SiVias：贯穿硅通孔))来连接。与这种方法相比，通过在绝缘区域212中设置贯通孔120E和121E，能够减小连接第一基板100和第二基板200所需的面积。因此，进而能够减小像素尺寸和摄像装置1的尺寸。另外，通过进一步减小每个像素的面积，能够提高分辨率。当不需要减小芯片尺寸时，能够扩大像素541A、541B、541C和541D以及像素电路210的形成区域。结果，能够增加通过光电转换获得的像素信号的量，并且能够减少来自像素电路210中包括的晶体管的噪声。因此，改善了像素信号的信噪比，从而使摄像装置1能够输出更好的像素数据(图像信息)。

另外，在摄像装置1中，设置有像素电路210的基板与设置有列信号处理部550和图像信号处理部560的基板不同(第二基板200和第三基板300)。因此，与其中像素电路210以及列信号处理部550和图像信号处理部560两者形成在同一基板中的情况相比，能够增大像素电路210的面积以及列信号处理部550和图像信号处理部560的面积。因此，能够减少列信号处理部550中产生的噪声，并且能够在图像信号处理部560中安装更高级的图像处理电路。因此，改善了像素信号的信噪比，从而使摄像装置1能够输出更好的像素数据(图像信息)。

另外，在摄像装置1中，在第一基板100和第二基板200中设置有像素阵列部540，并且在第三基板300中设置有列信号处理部550和图像信号处理部560。另外，在像素阵列部540的上方形成有用于连接第二基板200和第三基板300的接触部201、202、301和302。因此，能够自由地布置接触部201、202、301和302，而不会受到像素阵列中包括的各种配线的干扰。因此，接触部201、202、301和302能够用于第二基板200和第三基板300之间的电连接。通过使用接触部201、202、301和302，例如，增加了列信号处理部550和图像信号处理部560的布局自由度。因此，能够减少列信号处理部550中产生的噪声，并且能够在图像信号处理部560中安装更高级的图像处理电路。因此，改善了像素信号的信噪比，从而使摄像装置1能够输出更好的像素数据(图像信息)。

另外，在摄像装置1中，像素分离部117贯穿半导体层100S。因此，即使在通过减小每个像素的面积来减小相邻像素(像素541A、541B、541C和541D)之间的距离的情况下，也能够抑制像素541A、541B、541C和541D之间的可能的混色。因此，改善了像素信号的信噪比，从而使摄像装置1能够输出更好的像素数据(图像信息)。

另外，在摄像装置1中，针对各像素共享单元539设置像素电路210。与针对像素541A、541B、541C和541D各者均设置像素电路210的构造相比，该构造能够扩大用于构成像素电路210的晶体管(放大晶体管AMP、复位晶体管RST、选择晶体管SEL和FD转换增益切换晶体管FDG)的形成区域。例如，通过扩大放大晶体管AMP的形成区域，能够抑制噪声。因此，改善了像素信号的信噪比，从而使摄像装置1能够输出更好的像素数据(图像信息)。

此外，在摄像装置1中，第一基板100设置有焊盘部120，该焊盘部120电连接四个像素(像素541A、541B、541C和541D)中的浮动扩散部FD(浮动扩散部FD1、FD2、FD3和FD4)。因此，与在第二基板200中设置有如上所述的焊盘部120的情况相比，能够减少连接第一基板100和第二基板200的贯通孔(贯通孔120E)的数量。因此，能够减小绝缘区域212的尺寸，从而为构成像素电路210的晶体管提供具有足够尺寸的形成区域(半导体层200S)。因此，能够减少来自像素电路210中包括的晶体管的噪声，从而能够改善像素信号的信噪比。因此，摄像装置1能够输出更好的像素数据(图像信息)。

下面将说明根据上述实施例的摄像装置1的变形例。在下述的变形例中，在说明中，与上述实施例通用的组件被分配相同的附图标记。

<2.变形例1>

图62至图66示出了根据上述实施例的摄像装置1的平面构造的变形例。图62示意性地示出了第二基板200中的半导体层200S的前表面附近的平面构造，并且对应于以上实施例中说明的图55。图63示意性地示出了第一配线层W1、连接到第一配线层W1的半导体层200S和第一基板100的各部分的构造，并且对应于以上实施例中说明的图56。图64示出了第一配线层W1和第二配线层W2的平面构造的示例，并且对应于以上实施例中说明的图57。图65示出了第二配线层W2和第三配线层W3的平面构造的示例，并且对应于以上实施例中说明的图58。图66示出了第三配线层W3和第四配线层W4的平面构造的示例，并且对应于以上实施例中说明的图59。

在本变形例中，如图63所示，在第二基板200的H方向上布置的两个像素共享单元539中的一个(例如，图63的页面中的右侧像素共享单元539)的内部布局是通过仅在H方向上将另一个像素共享单元539(例如，图63的页面中的左侧像素共享单元539)的内部布局反转得到的。另外，一个像素共享单元539的轮廓线和另一个像素共享单元539的轮廓线在V方向上的不对准比上面实施例中所述的不对准更为明显(图56)。因此，在V方向上更为明显的不对准能够减小另一像素共享单元539中的放大晶体管AMP和连接到放大晶体管AMP的焊盘部120(图54所示的在V方向上布置的两个像素共享单元539中的另一个(图54的页面中的下侧像素共享单元539)的焊盘部120)之间的距离。利用这样的布局，在图62至图66所示的摄像装置1的变形例1中，在沿H方向布置的两个像素共享单元539的平面布局在V方向上不相互反转的情况下，能够使像素共享单元539的面积等于上面实施例中所述的第二基板200中的像素共享单元539的面积。注意，第一基板100中的像素共享单元539的平面布局与上述实施例中的平面布局(图54A和图54B)相同。因此，本变形例中的摄像装置1能够产生与上述实施例中的摄像装置1相同的效果。第二基板200中的像素共享单元539的布置不限于实施例和本变形例中所述的布置。

<3.变形例2>

图67至图72示出了根据上述实施例的摄像装置1的平面构造的变形例。图67示意性地示出了第一基板100的平面构造，并且对应于以上实施例中说明的图54A。图68示意性地示出了第二基板200中的半导体层200S的前表面附近的平面构造，并且对应于以上实施例中说明的图55。图69示意性地示出了第一配线层W1、连接到第一配线层W1的半导体层200S和第一基板100的各部分的构造，并且对应于以上实施例中说明的图56。图70示出了第一配线层W1和第二配线层W2的平面构造的示例，并且对应于以上实施例中说明的图57。图71示出了第二配线层W2和第三配线层W3的平面构造的示例，并且对应于以上实施例中说明的图58。图72示出了第三配线层W3和第四配线层W4的平面构造的示例，并且对应于以上实施例中说明的图59。

在本变形例中，各像素电路210的外形具有大致为正方形的平面形状(图68等)。在这方面，本变形例中的摄像装置1的平面构造与上面实施例中所述的摄像装置1的平面构造不同。

例如，如上述实施例中的情况(图67)那样，第一基板100中的像素共享单元539形成在两行两列的像素区域上，并且具有大致为正方形的平面形状。例如，在各像素共享单元539中，一个像素列中的像素541A和像素541C的传输栅极TG1和TG3的水平部TGb分别在H方向(更具体地，朝向像素541A和541C的外边缘的方向和朝向像素共享单元539的中央部分的方向)上从水平部TGb与垂直部TGa重叠的位置朝向像素共享单元539的中央部分延伸，并且另一个像素列中的像素541B和像素541D的传输栅极TG2和TG4的水平部TGb分别在H方向(更具体地，朝向像素541B和541D的外边缘的方向以及朝向像素共享单元539的外侧的方向)上从水平部TGb与垂直部TGa重叠的位置朝向像素共享单元539的外侧延伸。在像素共享单元539的中央部分(像素共享单元539的H方向和V方向上的中央部分)中设置有连接到浮动扩散部FD的焊盘部120，并且连接到VSS接触区域118的焊盘部121至少在H方向上(在图67中，在H方向和V方向上)设置在像素共享单元539的端部。

在另一布置示例中，可以仅在面对垂直部TGa的区域中设置传输栅极TG1、TG2、TG3和TG4的水平部TGb。在这种情况下，如以上实施例中所述，半导体层200S可能被分成小块。因此，在像素电路210中形成大的晶体管变得困难。另一方面，如变形例中所述的，当传输栅极TG1、TG2、TG3和TG4的水平部TGb分别从水平部TGb与垂直部TGa重叠的位置沿H方向延伸时，如以上实施例中所述的，能够增加半导体层200S的宽度。具体地，连接到传输栅极TG1和TG3的贯通孔TGV1和TGV3的H方向上的位置能够被设置在贯通孔120E的H方向上的位置附近，并且连接到传输栅极TG2和TG4的贯通孔TGV2和TGV4的H方向上的位置能够被设置在贯通孔121E的H方向上的位置附近(图69)。如以上实施例中所述，这能够增大在V方向上延伸的半导体层200S的宽度(在H方向上的尺寸)。因此，能够增大像素电路210中各晶体管的尺寸，特别是放大晶体管AMP的尺寸。结果，改善了像素信号的信噪比，从而使摄像装置1能够输出更好的像素数据(图像信息)。

第二基板200中的像素共享单元539例如与第一基板100中的像素共享单元539在H方向和V方向上的尺寸大致相同，并且第二基板200中的像素共享单元539例如设置在与大致2行×2列的像素区域相对应的区域上。例如，在各像素电路210中，选择晶体管SEL和放大晶体管AMP在V方向上布置在沿V方向延伸的一个半导体层200S中，并且FD转换增益切换晶体管FDG和复位晶体管RST在V方向上布置在沿V方向延伸的一个半导体层200S中。在H方向上，设置有选择晶体管SEL和放大晶体管AMP的一个半导体层200S隔着绝缘区域212紧挨着设置有FD转换增益切换晶体管FDG和复位晶体管RST的一个半导体层200S。绝缘区域212在V方向上延伸(图68)。

现在，将参考图68和图69说明第二基板200中的像素共享单元539的外形。例如，图67所示的第一基板100中的像素共享单元539与在H方向设置在焊盘部120的一侧(图69的页面的左侧)的放大晶体管AMP和选择晶体管SEL以及在H方向设置在焊盘部120的另一侧(图69的页面的右侧)的FD转换增益切换晶体管FDG和复位晶体管RST连接。下述的四个外边缘确定第二基板200中的包括放大晶体管AMP、选择晶体管SEL、FD转换增益切换晶体管FDG和复位晶体管RST的共享单元539的外形。

第一外边缘是位于包括选择晶体管SEL和放大晶体管AMP的半导体层200S的V方向上的一端(图69的页面中的上端)的外边缘。第一外边缘设置在像素共享单元539中包括的放大晶体管AMP和在V方向在像素共享单元539的一侧(图69的页面中的上侧)与上述像素共享单元539相邻的像素共享单元539中包括的选择晶体管SEL之间。更具体地，第一外边缘设置在放大晶体管AMP与选择晶体管SEL之间的元件分离区213的V方向上的中心部分中。第二外边缘是在包括选择晶体管SEL和放大晶体管AMP的半导体层200S的V方向的另一端(图69的页面中的下端)处的外边缘。第二外边缘设置在像素共享单元539中包括的选择晶体管SEL和在V方向在像素共享单元539的另一侧(图69的页面中的下侧)与上述像素共享单元539相邻的像素共享单元539中包括的放大晶体管AMP之间。更具体地，第二外边缘设置在选择晶体管SEL与放大晶体管AMP之间的元件分离区213的V方向上的中心部分中。第三外边缘是在包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S的V方向的另一端(图69的页面中的下端)处的外边缘。第三外边缘设置在像素共享单元539中包括的FD转换增益切换晶体管FDG和在V方向在像素共享单元539的另一侧(图69的页面中的下侧)与上述像素共享单元539相邻的像素共享单元539中包括的复位晶体管RST之间。更具体地，第三外边缘设置在FD转换增益切换晶体管FDG与复位晶体管RST之间的元件分离区213的V方向上的中心部分中。第四外边缘是在包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S的V方向的一端(图69的页面中的上端)处的外边缘。第四外边缘设置在像素共享单元539中包括的复位晶体管RST和在V方向在像素共享单元539的一侧(图69的页面中的上侧)与上述像素共享单元539相邻的像素共享单元539中包括的FD转换增益切换晶体管FDG(未示出)之间。更具体地，第四外边缘设置在复位晶体管RST与FD转换增益切换晶体管FDG之间的元件分离区213(未示出)的V方向上的中心部分中。

在包括如上所述的第一外边缘、第二外边缘、第三外边缘和第四外边缘的第二基板200中的像素共享单元539的外形中，第三外边缘和第四外边缘从第一外边缘和第二外边缘向V方向的一侧位移(换句话说，第三外边缘和第四外边缘从第一外边缘和第二外边缘向V方向的一侧偏移)。通过使用这种布局，能够将放大晶体管AMP的栅极和FD转换增益切换晶体管FDG的源极布置成尽可能地靠近焊盘部120。因此，减小了连接晶体管AMP和FDG的配线的面积，从而有利于摄像装置1的小型化。注意，在包括选择晶体管SEL和放大晶体管AMP的半导体层200S与包括复位晶体管RST和FD转换增益切换晶体管FDG的半导体层200S之间设置有VSS接触区域218。例如，多个像素电路210具有相同的布置。

具有如上所述的第二基板200的摄像装置1也产生与上述实施例中相同的效果。第二基板200中的像素共享单元539的布置不限于上述实施例和本变形例中所述的布置。

<4.变形例3>

图73至图78示出了根据上述实施例的摄像装置1的平面构造的变形例。图73示意性地示出了第一基板100的平面构造，并且对应于以上实施例中说明的图54B。图74示意性地示出了第二基板200中的半导体层200S的前表面附近的平面构造，并且对应于以上实施例中说明的图55。图75示意性地示出了第一配线层W1、连接到第一配线层W1的半导体层200S和第一基板100的各部件的构造，并且对应于以上实施例中说明的图56。图76示出了第一配线层W1和第二配线层W2的平面构造的示例，并且对应于以上实施例中说明的图57。图77示出了第二配线层W2和第三配线层W3的平面构造的示例，并且对应于以上实施例中说明的图58。图78示出了第三配线层W3和第四配线层W4的平面构造的示例，并且对应于以上实施例中说明的图59。

在本变形例中，第二基板200中的半导体层200S在H方向上延伸(图75)。换句话说，本变形例实质上对应于通过将上述图68等所示的摄像装置1的平面构造旋转90°而得到的构造。

例如，如上述实施例中的情况那样，第一基板100中的像素共享单元539形成在2行×2列的像素区域上，并且具有大致为正方形的平面形状(图73)。例如，在各像素共享单元539中，一个像素行中的像素541A和像素541B的传输栅极TG1和TG2在V方向上朝向像素共享单元539的中央部分延伸，另一个像素行中的像素541C和像素541D的传输栅极TG3和TG4在V方向上朝向像素共享单元539的外部延伸。在像素共享单元539的中央部分中设置有连接到浮动扩散部FD的焊盘部120，并且在像素共享单元539的至少V方向(在图73中，为V方向和H方向)的端部设置有连接到VSS接触区域118的焊盘部121。在这种情况下，传输栅极TG1和TG2的贯通孔TGV1和TGV2的V方向的位置更靠近贯通孔120E的V方向的位置，并且传输栅极TG3和TG4的贯通孔TGV3和TGV4的V方向的位置更靠近贯通孔121E的V方向的位置(图75)。因此，出于与以上实施例中说明的理由相同的理由，能够增大在H方向上延伸的半导体层200S的宽度(V方向的尺寸)。因此，能够增大放大晶体管AMP的尺寸，从而能够抑制可能的噪声。

各像素电路210包括在H方向上布置的选择晶体管SEL和放大晶体管AMP，并且复位晶体管RST被设置在经由选择晶体管SEL和绝缘区域212在V方向上与像素电路210相邻的位置处(图74)。FD转换增益切换晶体管FDG被设置成在H方向上紧挨着复位晶体管RST。VSS接触区域218以岛状设置在绝缘区域212中。例如，第三配线层W3在H方向上延伸(图77)，第四配线层W4在V方向上延伸(图78)。

包括如上所述的第二基板200的摄像装置1也产生与上述实施例中相同的效果。第二基板200中的像素共享单元539的布置不限于上述实施例和本变形例中所述的布置。例如，上述实施例和本变形例中所述的半导体层200S可以在H方向上延伸。

<5.变形例4>

图79示意性地示出了根据上述实施例的摄像装置1的横截面构造的变形例。图79对应于上面实施例中所述的图50。在本变形例中，除了接触部201、202、301和302之外，摄像装置1还包括在与像素阵列部540的中央部分相对的位置处的接触部203、204、303和304。在这方面，本变形例的摄像装置1与上面实施例中所述的摄像装置1不同。

接触部203和204设置在第二基板200中，并在第二基板200与第三基板300之间的接合面处露出。接触部303和304设置在第三基板300中，并在第三基板300与第二基板200之间的接合面处露出。接触部203与接触部303接触，并且接触部204与接触部304接触。具体地，在摄像装置1中，第二基板200和第三基板300通过接触部203、204、303和304以及接触部201、202、301和302连接。

现在，将使用图80和图81说明摄像装置1的操作。在图80中，箭头表示从外部输入到摄像装置1的输入信号的路径以及电源电位和参考电位的路径。在图81中，箭头表示从摄像装置1输出到外部的像素信号的信号路径。例如，输入信号经由输入部510A输入到摄像装置1，然后被传输到第三基板300的行驱动部520，行驱动部520产生行驱动信号。行驱动信号经由接触部303和203被发送到第二基板200。此外，行驱动信号经由配线层200T中的行驱动信号线542到达像素阵列部540中的像素共享单元539。在已经到达第二基板200中的像素共享单元539的行驱动信号中，将除了用于传输栅极TG的驱动信号以外的驱动信号输入到像素电路210，以驱动像素电路210中包括的晶体管。用于传输栅极TG的驱动信号经由贯通孔TGV输入到第一基板100中的传输栅极TG1、TG2、TG3和TG4，以驱动像素541A、541B、541C和541D。另外，从摄像装置1的外部提供给第三基板300的输入部510A(输入端子511)的电源电位和参考电位经由接触部303和203传递给第二基板200，并经由配线层200T中的配线被提供给各个像素共享单元539的像素电路210。参考电位还经由贯通孔121E提供给第一基板100中的像素541A、541B、541C和541D。另一方面，通过第一基板100中的像素541A、541B、541C和541D的光电转换获得的像素信号被传输至针对各个像素共享单元539的第二基板200中的像素电路210。基于上述像素信号的像素信号经由垂直信号线543以及接触部202和302从像素电路210传输至第三基板300。像素信号由第三基板300的列信号处理部550和图像信号处理部560进行处理，然后被处理的像素信号经由输出部510B输出到外部。

包括如上所述的接触部203、204、303和304的摄像装置1也产生与上面实施例中所述的效果相同的效果。根据第三基板300中的电路设计，能够改变接触部的位置和数量等，其中配线经由接触部303和304连接至所述第三基板300中的电路。

<6.变形例5>

图82示出了根据上述实施例的摄像装置1的横截面构造的变形例。图82对应于上面实施例中所述的图53。在本变形例中，第一基板100设置有具有平面结构的传输晶体管TR。在这方面，本变形例的摄像装置1与上面实施例中所述的摄像装置1不同。

在传输晶体管TR中，传输栅极TG仅包括水平部TGb。换句话说，传输栅极TG不包括垂直部TGa，并且传输栅极TG设置成面对着半导体层100S。

如上所述的包括平面结构的传输晶体管TR的摄像装置1也产生与上述实施例的效果相同的效果。此外，与设置有垂直传输栅极TG的第一基板100相比，设置有平面传输栅极TG的第一基板100可以使光电二极管PD形成为更靠近半导体层100S的前表面，从而增加饱和信号量(Qs)。另外，与在第一基板100中形成垂直传输栅极TG的方法相比，在第一基板100中形成平面传输栅极TG的方法可以包括更少的制造步骤，并且不太可能由于制造步骤而对光电二极管PD产生不利效果。

<7.变形例6>

图83示出了根据上述实施例的摄像装置1中的像素电路的变形例。图83对应于上面实施例中所述的图51。在本变形例中，各像素(像素541A)设置有像素电路210。换句话说，像素电路210不被多个像素共用。在这方面，本变形例中的摄像装置1与上面实施例中所述的摄像装置1不同。

本变形例中的摄像装置1与以上实施例中所述的摄像装置1的相同点在于，设置有像素541的基板与设置有像素电路210的基板(第一基板100和第二基板200)不同。因此，本变形例中的摄像装置1也能够产生与上述实施例的效果相同的效果。

<8.变形例7>

图84示出了在以上实施例中说明的像素分离部117的平面构造的变形例。可以在包围像素541A、541B、541C和541D的像素分离部117中形成间隙。换句话说，不是像素541A、541B、541C和541D的整个周边都需要被像素分离部117包围。例如，像素分离部117中的间隙被设置在焊盘部120和121附近(图54B)。

在上述实施例中，已经说明了摄像装置1包括FTI结构(该结构中，像素分离部117贯穿半导体层100S(见图53))的示例。然而，像素分离部117也可以具有FTI结构以外的构造。例如，不需要将像素分离部117设置成完全贯穿半导体层100S，并且像素分离部117可以包括通常被称为DTI(Deep Trench Isolation：深沟槽隔离)的结构。

<9.应用例>

图85示出了包括根据上述实施例和各实施例的变形例的摄像装置1的摄像系统7的一般构造的示例。

摄像系统7例如是诸如数码相机或摄像机等摄像装置、或诸如便携式终端设备(例如，智能手机或平板终端)等电子设备。摄像系统7例如包括根据上述实施例及其变形例的摄像装置1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248。在摄像系统7中，使用总线249将根据上述实施例及其变形例的摄像装置1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248连接在一起。

根据上述实施例及其变形例的摄像装置1输出与入射光相对应的图像数据。DSP电路243是用于对从根据上述实施例及其变形例的摄像装置1输出的信号(图像数据)进行处理的信号处理电路。帧存储器244以帧为单位临时保存由DSP电路243处理过的图像数据。显示部245例如包括诸如液晶面板或有机EL(Electro Luminescence：电致发光)面板等面板型显示装置，并且显示由根据上述实施例及其变形例的摄像装置1拍摄的运动图像或静止图像。存储部246将由根据上述实施例及其变形例的摄像装置1拍摄的运动图像或静止图像的图像数据记录在诸如半导体存储器或硬盘等记录介质中。操作部247根据用户的操作发布用于摄像系统7的各种功能的操作命令。电源部248将用作根据上述实施例及其变形例的摄像装置1、DSP电路243、帧存储器244、显示部245、存储部246、操作部247和电源部248的操作电源的各种电源适当地提供给这些供电目标。

现在，将说明摄像系统7中的摄像过程。

图86示出了摄像系统7中的摄像操作的流程图的示例。用户操作操作部247，以指示开始摄像(步骤S101)。然后，操作部247将摄像指令发送到摄像装置1(步骤S102)。摄像装置1(具体地，系统控制电路36)接收到摄像指令，然后根据预定的摄像方案进行摄像(步骤S103)。

摄像装置1将由摄像获得的图像数据输出到DSP电路243。这里，该图像数据是指基于临时保存在浮动扩散部FD中的电荷而生成的像素信号中的所有像素的数据。DSP电路243基于从摄像装置1输入的图像数据执行预定的信号处理(例如，降噪处理等)(步骤S104)。DSP电路243使帧存储器244保存经过预定信号处理的图像数据，并且帧存储器244使存储部246存储图像数据(步骤S105)。如上所述地进行摄像系统7中的摄像。

在本应用例中，根据上述实施例和各实施例的变形例的摄像装置1应用于摄像系统7。因此，能够减小摄像装置1的尺寸和增大摄像装置1的清晰度，从而能够提供小尺寸的摄像系统7或高清晰度的摄像系统7。

另外，上述根据第一实施例至第六实施例的固态摄像装置1A、1B

另外，下述根据第八实施例至第十实施例的固态摄像装置1F、1G和1H也适用于摄像系统7。

<10.应用例>

[应用例1]

根据本公开的技术能够适用于各种产品。例如，根据本公开的技术能够被实现为安装在任何类型的移动体上的装置，所述移动体例如是：汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、轮船和机器人。

图87是示出作为能够应用根据本公开实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造示例的框图。

车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图87所示的示例中，车辆控制系统12000包括：驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040以及集成控制单元12050。此外，作为集成控制单元12050的功能构造，示出了微型计算机12051、声音/图像输出部12052以及车载网络接口(I/F：Interface)12053。

驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010起到下述各设备的控制装置的作用，这些设备是：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生设备；用于将驱动力传递到车轮的驱动力传递机构；用于调节车辆的转向角度的转向机构；和用于产生车辆的制动力的制动设备等。

车身系统控制单元12020根据各种程序来控制安装在车体上的各种设备的操作。例如，车身系统控制单元12020起到下述各设备的控制装置的作用，这些设备是：无钥匙进入系统；智能钥匙系统；电动车窗装置；或诸如前灯、后灯、刹车灯、转向信号灯或雾灯等各种灯。在这种情况下，能够把从代替钥匙的移动设备发送的无线电波或各种开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动车窗装置或灯等。

车外信息检测单元12030检测包括车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030使摄像部12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以对诸如行人、车辆、障碍物、交通标志、或路面上的文字等物体执行检测处理或距离检测处理。

摄像部12031是用于接收光并且输出与光的光接收量相对应的电信号的光学传感器。摄像部12031能够将该电信号作为图像而输出，或者能够将该电信号作为距离测量信息输出。此外，由摄像部12031接收的光可以是可见光，或者可以是诸如红外线等非可见光。

车内信息检测单元12040检测车辆内部的信息。例如，车内信息检测单元12040与用于检测驾驶员状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括用于拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算出驾驶员的疲劳程度或专注程度，或者可以判定驾驶员是否在打瞌睡。

微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆外部或内部的信息，计算出驱动力产生设备、转向机构或制动设备的控制目标值，并且能够向驱动系统控制单元12010输出控制命令。例如，微型计算机12051能够执行用于实现高级驾驶员辅助系统(ADAS：advanced driver assistance system)功能的协同控制，所述高级驾驶员辅助功能包括：车辆的碰撞规避或撞击减轻、基于跟随距离的追随行驶、车速维持行驶、车辆的碰撞警告或车辆的车道偏离警告等。

另外，微型计算机12051能够基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆外部或内部的信息，来控制驱动力产生设备、转向机构或制动设备等，从而执行用于实现不依赖驾驶员的操作而使车辆自主行驶的自动驾驶等的协同控制。

此外，基于由车外信息检测单元12030获取的车辆外部的信息，微型计算机12051能够向车身系统控制单元12020输出控制命令。例如，微型计算机12051能够例如根据由车外信息检测单元12030检测到的前车或对面来车的位置来控制前灯并且从远光灯切换到近光灯，由此执行用于防眩光的协同控制。

声音/图像输出部12052将声音和图像中的至少一者的输出信号发送到输出设备，该输出设备能够在视觉上或在听觉上向车上的乘客或车辆外部通知信息。在图87的示例中，作为输出设备，示出了音频扬声器12061、显示部12062和仪器面板12063。例如，显示部12062可以包括车载显示器(on-board display)和平视显示器(head-up display)中的至少一者。

图88是示出摄像部12031的安装位置的示例的图。

在图88中，摄像部12031包括摄像部12101、12102、12103、12104和12105。

摄像部12101、12102、12103、12104和12105例如被设置于如下位置：车辆12100的前鼻、后视镜、后保险杠和后备箱门以及车厢内的挡风玻璃的上部。设置在前鼻上的摄像部12101和设置在车厢内的挡风玻璃的上部的摄像部12105主要获取车辆12100的前方图像。设置在后视镜上的摄像部12102和12103主要获取车辆12100的侧边图像。设置在后保险杠或后备箱门上的摄像部12104主要获取车辆12100的后方图像。设置在车厢内的挡风玻璃的上部的摄像部12105主要用于检测前车、行人、障碍物、交通信号灯、交通标志或车道等。

顺便提及，图88示出了摄像部12101～12104的拍摄范围的示例。摄像范围12111表示设置在前鼻上的摄像部12101的摄像范围。摄像范围12112和12113分别表示设置在后视镜上的摄像部12102和12103的摄像范围。摄像范围12114表示设置在后保险杠或后备箱门上的摄像部12104的摄像范围。例如，通过将由摄像部12101～12104拍摄到的图像数据叠加，获得了车辆12100的从上方观看到的鸟瞰图像。

摄像部12101～12104中的至少一者可以具有获取距离信息的功能。例如，摄像部12101～12104中的至少一者可以是由多个摄像元件组成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。

例如，基于从摄像部12101～12104获得的距离信息，微型计算机12051能够确定与摄像范围12111至12114内的各个三维物体相距的距离以及该距离随时间的变化(相对于车辆12100的相对速度)，从而将尤其是在行进道路上最靠近车辆12100且在与车辆12100大致相同的方向上以预定速度(例如，大于或等于0km/h)行驶的三维物体提取为前车。此外，微型计算机12051能够提前设定与前车的前方要保持的跟随距离，并且能够执行自动制动控制(包括跟车停止控制)或自动加速控制(包括跟车启动控制)等。因此，可以执行用于实现不依赖于驾驶员的操作而使车辆自主行驶的自动驾驶等的协同控制。

例如，基于从摄像部12101～12104获得的距离信息，微型计算机12051能够将与三维物体有关的三维物体数据分类为两轮车辆、普通车辆、大型车辆、行人、电线杆和其他三维物体的三维物体数据，提取分类后的三维物体数据，然后使用所提取的三维物体数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物区分为车辆12100的驾驶员在视觉上能够识别的障碍物和车辆12100的驾驶员在视觉上无法识别的障碍物。然后，微型计算机12051判定用于表示与各个障碍物发生碰撞的风险的碰撞风险。在碰撞风险高于或等于设定值并因此存在碰撞可能性的情况下，微型计算机12051通过音频扬声器12061或显示部12062向驾驶员输出警告，以及通过驱动系统控制单元12010执行强制减速或避让转向。因此，微型计算机12051能够辅助驾驶以避免碰撞。

摄像部12101～12104中的至少一者可以是检测红外线的红外相机。例如，微型计算机12051能够通过判定摄像部12101～12104的所拍摄图像中是否存在行人，来识别行人。例如，通过如下过程来执行这种对行人的识别：提取作为红外相机的摄像部12101～12104的所拍摄图像中的特征点的过程；以及通过对表示物体轮廓的一系列特征点进行图案匹配处理来判定该物体是否是行人的过程。当微型计算机12051判定摄像部12101～12104的所拍摄图像中存在行人并识别出该行人时，声音/图像输出部12052控制显示部12062，使得在所识别出的行人上叠加并显示出用于强调的矩形轮廓线。声音/图像输出部12052还可以控制显示部12062，使得在所期望的位置处显示出用于表示行人的图标等。

已经说明了应用根据本公开的技术的移动体控制系统的示例。根据本公开的技术能够应用于上述构造中包括的摄像部12031。具体地，以下设备能够适用于摄像部12031：根据上述实施例及其变形例的摄像装置1；上述根据第一至第六实施例的固态摄像装置1A至1E；以及下述根据第八至第十实施例的固态摄像装置1F、1G和1H。通过将根据本公开的技术应用于摄像部12031，能够获得噪声降低的拍摄图像，从而使移动体控制系统能够利用拍摄图像进行精确控制。

[应用例2]

图89是示出能够应用根据本公开实施例的技术(本技术)的内窥镜手术系统的示意性构造示例的图。

在图89中，示出了手术人员(医生)11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术的情形。如图所示，内窥镜手术系统11000包括：内窥镜11100；诸如气腹管(pneumoperitoneum tube)11111和能量装置11112等其它手术器械11110；支撑内窥镜11100的支撑臂装置11120；以及其上安装有用于内窥镜手术的各种装置的推车11200。

内窥镜11100包括：镜筒(lens barrel)11101，该镜筒11101具有待插入患者11132的体腔中的距顶端预定长度的区域；和摄像头11102，其连接到镜筒11101的近端。在示出的示例中，示出了被构造为包括硬型镜筒11101的刚性内窥镜的内窥镜11100。然而，内窥镜11100也可以被构造为包括柔性镜筒11101的柔性内窥镜。

在镜筒11101的远端，设置有开口部，物镜被装配在该开口部中。光源装置11203连接到内窥镜11100，使得由光源装置11203产生的光通过在镜筒11101内延伸的光导部件被引到镜筒11101的远端，并且该光通过上述物镜照射患者11132体腔中的观察对象。注意，内窥镜11100可以是前视内窥镜(forward-viewing endoscope)，或者可以是斜视内窥镜(oblique-viewing endoscope)或侧视内窥镜(side-viewing endoscope)。

在摄像头11102的内部设置有光学系统和摄像元件，使得来自观察对象的反射光(观察光)被该光学系统会聚到该摄像元件上。通过该摄像元件对观察光进行光电转换，从而产生了对应于观察光的电信号，即，对应于观察图像的图像信号。该图像信号作为原始数据被发送到相机控制单元(CCU：Camera Control Unit)11201。

CCU 11201包括中央处理单元(CPU：central processing unit)或图形处理单元(GPU：graphics processing unit)等，并且整体控制内窥镜11100和显示装置11202的操作。此外，CCU 11201接收来自摄像头11102的图像信号，并且对该图像信号执行例如诸如显像处理(去马赛克处理)等用来使基于该图像信号的图像被显示出来的各种图像处理。

在CCU 11201的控制下，显示装置11202显示出基于由CCU 11201进行了图像处理的图像信号的图像。

例如，光源装置11203包括诸如发光二极管(LED：light emitting diode)等光源，并且将对手术部位进行摄像时的照射光提供给内窥镜11100。

输入装置11204是内窥镜手术系统11000的输入接口。用户能够通过输入装置11204向内窥镜手术系统11000输入各种信息或指令。例如，用户将输入用于改变内窥镜11100的摄像条件(照射光的类型、倍率或焦距等)的指令等。

处置工具控制装置11205控制能量装置11112的驱动，用于烧灼或切开组织、或封闭血管等。气腹装置11206通过气腹管11111将气体输送到患者11132的体腔中以扩大体腔，从而确保内窥镜11100的视野和确保外科医生的作业空间。记录仪11207是能够记录与手术有关的各种信息的装置。打印机11208是能够以各种格式(例如，文本、图像或图表)打印与手术有关的各种信息的装置。

注意，在对手术部位进行摄像时向内窥镜11100提供照射光的光源装置11203可以包括白光源，所述白光源例如包括LED、激光光源、或者LED与激光光源的组合。在白光源包括红色、绿色和蓝色(RGB)激光光源的组合的情况下，由于能够以高精度控制各个颜色(各个波长)的输出强度和输出时序，因此，能够通过光源装置11203对所拍摄的图像的白平衡进行调整。此外，在这种情况下，如果用来自RGB激光光源各者的激光以时分方式照射观察对象，并且与照射时序同步地控制摄像头11102的摄像元件的驱动。则也能够以时分方式拍摄分别对应于R、G和B颜色的图像。根据这种方法，即使在没有为摄像元件设置彩色滤光片的情况下，也能够获得彩色图像。

此外，可以控制光源装置11203，从而以预定时间间隔改变输出的光强度。通过与光强度的变化时序同步地控制摄像头11102的摄像元件的驱动并以时分方式获取图像，并且合成上述图像，能够产生没有曝光不足的遮挡阴影(underexposed blocked upshadows)和曝光过度的高光(overexposed highlight)的高动态范围图像。

此外，光源装置11203可以被配置成为特殊光观察准备提供预定波长带的光。在特殊光观察中，例如，通过利用人体组织的光吸收的波长依赖性，照射比普通观察时的照射光(即，白光)窄的带域光，执行窄带域观察(NBI：Narrow Band Imaging)，即，以高的对比度对诸如黏膜表层中部分的血管等预定组织进行摄像。可替代地，在特殊光观察中，可以通过用激发光照射而产生的荧光来获得图像，由此执行荧光观察。在荧光观察中，可以通过用激发光照射人体组织，从而观察来自该人体组织的荧光(自发荧光观察)，或者可以通过将诸如吲哚菁绿(ICG：indocyanine green)等试剂局部地注射到人体组织中，并且用与该试剂的荧光波长对应的激发光照射该人体组织，来获得荧光图像。如上所述，光源装置11203能够被构造为提供适合于特殊光观察的这种窄带域光和/或激发光。

图90是示出图89所示的摄像头11102和CCU 11201的功能构造的示例的框图。

摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU11201通过传输线缆11400彼此可通信地连接。

透镜单元11401是光学系统，其设置在与镜筒11101的连接位置处。从镜筒11101的远端引入进来的观察光被引导到摄像头11102并且进入透镜单元11401。透镜单元11401包括多个透镜(包括变焦透镜和聚焦透镜)的组合。

构成摄像单元11402的摄像元件的数量可以是一个(单板型)或多个(多板型)。例如，在摄像单元11402被构造为多板型摄像元件的情况下，通过各摄像元件产生分别与R、G和B对应的图像信号并且可以合成这些图像信号，来获得彩色图像。摄像单元11402也可以被构造为具有一对摄像元件，它们用于分别获取与三维(3D)显示对应的右眼用图像信号和左眼用图像信号。如果执行3D显示，则外科医生11131能够更准确地掌握手术部位中的生物组织的深度。注意，在摄像单元11402被构造为立体式摄像元件的情况下，与各摄像元件对应地设置有透镜单元11401的多个系统。

此外，摄像单元11402并非必须设置在摄像头11102上。例如，摄像单元11402可以设置在镜筒11101内且紧跟在物镜的后方。

驱动单元11403包括致动器，并且驱动单元11403在摄像头控制单元11405的控制下将透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。因此，能够适当地调整由摄像单元11402所拍摄图像的倍率和焦点。

通信单元11404包括用于向CCU 11201发送各种信息和从CCU11201接收各种信息的通信装置。通信单元11404将从摄像单元11402获得的图像信号作为原始(RAW)数据通过传输线缆11400传送到CCU11201。

此外，通信单元11404从CCU 11201接收用于控制摄像头11102的驱动的控制信号，并且将该控制信号提供给摄像头控制单元11405。例如，该控制信号包括与摄像条件相关的信息，这些信息例如是：用于指定所拍摄图像的帧速率的信息、用于指定摄像时的曝光值的信息、和/或用于指定所拍摄图像的倍率及焦点的信息等。

注意，诸如帧速率、曝光值、倍率或焦点等摄像条件可以由用户适当地指定，或者可以基于所获取的图像信号由CCU 11201的控制单元11413自动地设定。在后一种情况下，在内窥镜11100中包含有自动曝光(AE：auto exposure)功能、自动聚焦(AF：auto focus)功能和自动白平衡(AWB：auto white balance)功能。

摄像头控制单元11405基于通过通信单元11404接收到的来自CCU11201的控制信号来控制摄像头11102的驱动。

通信单元11411包括用于向摄像头11102发送各种信息和从摄像头11102接收各种信息的通信装置。通信单元11411接收通过传输线缆11400从摄像头11102发送过来的图像信号。

此外，通信单元11411将用于控制摄像头11102的驱动的控制信号发送到摄像头11102。上述图像信号和上述控制信号能够通过电通信或光通信等进行传输。

图像处理单元11412对从摄像头11102发送过来的原始数据形式的图像信号进行各种图像处理。

控制单元11413执行与通过内窥镜11100对手术部位等进行摄像以及通过对手术部位等进行摄像而获得的所拍摄图像的显示有关的各种控制。例如，控制单元11413产生用于控制摄像头11102的驱动的控制信号。

此外，基于已经由图像处理单元11412进行了图像处理的图像信号，控制单元11413控制显示装置11202，使其显示出拍摄手术部位等的所拍摄图像。此时，控制单元11413可以利用各种图像识别技术来识别所拍摄图像中的各种物体。例如，控制单元11413能够通过检测所拍摄图像中所包括的物体的边缘的形状和颜色等，来识别出诸如镊子等手术器械、特定生物部位、出血、在使用能量装置11112时的薄雾等。当控制单元11413控制显示装置11202使其显示出所拍摄图像时，控制单元11413可以利用识别结果，将各种手术辅助信息以叠加的方式显示在手术部位的图像上。在以叠加的方式显示手术辅助信息并且将该手术辅助信息呈现给外科医生11131的情况下，能够减少外科医生11131的负担，并且外科医生11131能够稳妥地进行手术。

连接摄像头11102和CCU 11201的传输线缆11400是用于电信号通信的电信号线缆、用于光通信的光纤、或者用于电通信和光通信的复合线缆。

这里，在所示的示例中，尽管已经使用传输线缆11400以有线的方式进行通信，但是也可以通过无线通信进行摄像头11102与CCU 11201之间的通信。

已经说明了应用根据本公开的技术的内窥镜手术系统的示例。根据本公开的技术能够适当地应用于上述构造中包括的设置于内窥镜11100的摄像头11102中的摄像单元11402。通过将根据本公开的技术应用于摄像单元11402，能够实现摄像单元11402的尺寸减小和清晰度提高，从而能够提供尺寸减小或清晰度提高的内窥镜。

(第八实施例)

<固态摄像装置的构造>

根据本技术的第八实施例的固态摄像装置1F基本上与上述根据第三实施例的固态摄像装置1B

具体地，如图91A所示，根据本技术的第八实施例的固态摄像装置1F包括MIS接触部906a和906b、用作第一绝缘层的绝缘层721、以及导电插塞923a和923b，以替代图26所示的根据第三实施例的MIS接触部840a和840b、用作第一绝缘层的绝缘层720、以及导电插塞823a和823b。构造的其他部分大致与上述第三实施例的对应部分相同。

如图91A所示，绝缘层721包括：层间绝缘膜901，其以覆盖岛状区域703和元件分离区(分离区)702的方式设置在半导体层701上；和层间绝缘膜907，其以覆盖下述的导电焊盘905a和905b的方式设置在层间绝缘膜901上。层间绝缘膜901和907分别包括例如氧化硅膜(SiO)、氮化硅膜(SiN)、氮氧化硅膜(SiON)或碳氮化硅膜(SiCN)中的一种，或其中层叠有上述膜中的两种或更多种的层叠膜。

如图91A所示，MIS接触部906a包括导电焊盘905a，该导电焊盘905a经由元件分离区702位于彼此相邻的接触区域705之间，并经由绝缘膜903连接到接触区域705的侧面。换句话说，MIS接触部906a包括接触区域705、绝缘膜903和导电焊盘905a。

另外，如图91A所示，MIS接触部906b包括导电焊盘905b，该导电焊盘905b经由元件分离区702位于彼此相邻的接触区域706之间，并经由绝缘膜903连接到接触区域706的侧面。换句话说，MIS接触部906b包括接触区域706、绝缘膜903和导电焊盘905b。

如图91B和图91C所示，在元件分离区702的第一交叉部702a处，MIS接触部906a的导电焊盘905a经由绝缘膜903连接到彼此相邻的四个接触区域705中的每一个的侧面。导电焊盘905a包括：主体部分905a

如图91B和图91C所示，在元件分离区702的第二交叉部702b处，MIS接触部906b的导电焊盘905b经由绝缘膜903连接到彼此相邻的四个接触区域706中的每一个的侧面。导电焊盘905b包括：主体部分905b

如图91B和图91C所示，在平面图中，导电焊盘905a和905b各自的头部部分905a

导电焊盘905a和905b包括多晶硅膜(掺杂型多晶硅膜)，例如将在成膜期间或之后降低电阻值的杂质引入该多晶硅膜中。绝缘膜903是非晶膜，并且可以包括例如氧化钛膜(TiO

与上述第二和第三实施例的MIS接触部840a和840b一样，通过利用绝缘膜903阻挡从金属(多晶硅膜)侧渗透到半导体(接触区域705、706)的带隙中的电子的波函数，或者通过利用在绝缘膜/半导体(接触区域705、706)的界面处产生的界面偶极子来产生用于有效地减小肖特基(Schottky)势垒的电场，从而MIS接触部906a和906b能够提供比多晶硅(导电焊盘905a、905b)和晶体硅(接触区域705、706)之间的结更低的电阻的接触。MIS接触在第[0064]段中描述的参考文献中有所说明。

如图91A所示，MIS接触部906a的导电焊盘905a经由嵌入连接孔821a中的导电插塞823a电连接到配线827a，连接孔821a从绝缘层820的前表面(上表面)延伸至导电焊盘905a的头部部分905a

如图91A所示，MIS接触部906b的导电焊盘905b经由嵌入连接孔821b中的导电插塞823b电连接到配线827c，连接孔821b从绝缘层820的前表面(上表面)延伸至导电焊盘905b的头部部分905b

<固态摄像装置的制造方法>

现在，将说明根据本技术的第八实施例的固态摄像装置1F的制造方法。

首先，如图92所示，在半导体层701中形成元件分离区702、岛状区域703、阱区704、光电二极管PD、传输晶体管TR、以及接触区域705和706等。

然后，如图93所示，以覆盖岛状区域703和栅电极710的方式，在半导体层701的整个主表面上形成用作绝缘层721的层间绝缘膜901。

然后，如图93所示，在平面图中，在元件分离区702的第一交叉部702a和第二交叉部702b处形成凹入部分902a和902b，凹入部分902a和902b分别从层间绝缘膜901的上表面延伸至半导体层701。凹入部分902a优选地形成在其中凹入部分902a朝向半导体层701的光入射侧突出越过接触区域705的深度，凹入部分902b优选地形成在其中凹入部分902b朝向半导体层701的光入射侧突出越过接触区域706的深度。

在该步骤中，四个接触区域705的侧面在凹入部分902a的内侧壁面处露出。另外，四个接触区域706的侧面在凹入部分902b的内侧壁面处露出。.

然后，如图94所示，通过ALD方法或溅射方法在包括凹入部分902a的内表面和凹入部分902b的内表面的层间绝缘膜901的整个表面上形成膜厚约为10nm至20nm的包括氧化钛膜(TiO

然后，如图94所示，在550℃的低温下，通过CVD方法在包括凹入部分902a的内部和凹入部分902b的内部的绝缘膜903的整个表面上形成具有这样膜厚的多晶硅膜904：在该膜厚下，多晶硅膜904能够嵌入例如凹入部分902a和凹入部分902b中作为焊盘材料。将成膜期间或之后降低电阻值的杂质引入多晶硅膜904中。在该实施例中，多晶硅膜904形成为例如大约100nm的厚度。

然后，按顺序依次使多晶硅膜904和绝缘膜903图案化，并且如图95所示，在平面图中，在元件分离区702的第一交叉部702a处形成导电焊盘905a，并且在平面图中，在元件分离区702的第二交叉部702b处形成导电焊盘905b。导电焊盘905a包括：主体部分905a

然后，如图96所示，以覆盖导电焊盘905a和905b的方式，在层间绝缘膜901的整个表面上形成用作绝缘层721的层间绝缘膜907。通过该步骤，在半导体层701上构建其上已经实施了直至形成绝缘层721的步骤的基板部。

然后，如图97所示，准备其上已经实施了直至形成覆盖半导体层801的用作第二绝缘层的绝缘层820的步骤的基板部。然后，如图98所示，将半导体层701的主表面侧的绝缘层721和半导体层801的背面侧的绝缘膜802彼此相对且紧密接触，并且对由此层叠在一起的绝缘层721和绝缘膜802进行热处理。

然后，如图99所示，形成从绝缘层820的前表面延伸至导电焊盘905a的前表面的连接孔921a，并且形成从绝缘层820的前表面延伸至导电焊盘905b的前表面的连接孔921b。使用公知的光刻技术和各向异性干蚀刻技术形成连接孔921a和921b。

然后，如图100所示，使用与上述第一和第二实施例的方法相同的方法将导电材料嵌入连接孔921a和921b中，以在连接孔921a和921b中形成导电插塞923a和923b。然后，使用与上述第一和第二实施例的方法相同的方法形成连接孔825a至825c、导电插塞826a至826c、配线827a至827c、绝缘膜828和配线829等。然后，在层叠到第三基板部30上之后，在半导体层701的背面上形成平坦化膜831、彩色滤光片832和微透镜833等。因此，基本完成了图91A至图91C所示的根据第八实施例的固态摄像装置1F。

<第八实施例的效果>

现在，将说明第八实施例的主要效果。

根据本技术的第八实施例的固态摄像装置1F能够通过在接触区域705与导电焊盘905a之间形成薄绝缘膜903来形成MIS接触部906a，由此能够获得具有低电阻的浮动扩散部共用接触结构。另外，MIS接触部906b能够通过在接触区域706与导电焊盘905b之间形成薄绝缘膜903来形成，由此能够获得具有低电阻的接触结构。

另外，在根据第八实施例的固态摄像装置1F中，导电插塞923a和接触区域705通过MIS接触部906a电连接，从而能够减小用于将设置于上段第二基板部20中的放大晶体管AMP的栅电极806a电连接至设置于下段第一基板部10中的接触区域705的导电路径的电阻值。由于接触区域705共用浮动扩散部FD，因此能够提高像素单元PU的操作速度。

另外，在根据第八实施例的固态摄像装置1F中，导电插塞923b和接触区域706通过MIS接触部906b电连接，由此能够减小用于将设置于上段第二基板部20中的岛状区域803b电连接至设置于下段第一基板部10中的接触区域706的导电路径的电阻值。

另外，MIS接触部906a被构造成这样：导电焊盘905a经由元件分离区702位于彼此相邻的接触区域705之间，并且经由绝缘膜903连接到接触区域705的侧面。另外，MIS接触部906b被构造成这样：导电焊盘905b经由元件分离区702位于彼此相邻的接触区域706之间，并且经由绝缘膜903连接到接触区域706的侧面。因此，根据第八实施例的固态摄像装置1F能够减小共用像素之间的距离，从而能够基于像素区域的扩大实现小型化和提高灵敏度。

另外，MIS接触部906a的导电焊盘905a包括：主体部分905a

另外，MIS接触部906b的导电焊盘905b包括：主体部分905b

另外，通过根据第八实施例的固态摄像装置1F的制造方法，形成了经由绝缘膜903连接到设置于相邻接触区域705之间的凹入部分902a中的接触区域705的导电焊盘905a，并且形成了经由绝缘膜903连接到设置于相邻接触区域706之间的凹入部分902b中的接触区域706的导电焊盘905b。因此，能够提供能够基于像素区域的扩大而实现小型化和提高灵敏度的固态摄像装置1F。

另外，根据第八实施例的固态摄像装置1F的制造方法包括将具有已经通过高温热处理形成的第二有源元件的基板部分与具有预先形成的MIS接触部906a和906b的基板部分层叠。因此，能够提供包括保持低电阻的MIS接触部906a和906b的固态摄像装置1F。

<第八实施例的变形例>

在上述的第八实施例中，说明了其中导电焊盘905a和905b各自的主体部分905a

例如，在第一变形例中，如图101所示，导电焊盘905a和905b各自的主体部分905a

另外，在第二变形例中，如图102所示，导电焊盘905a和905b各自的主体部分905a

另外，在第三变形例中，尽管未示出，但是导电焊盘905a和905b各自的主体部分905a

第一变形例中的圆形形状、第二变形例中的方形形状、以及第三变形例中的菱形形状具有接触可靠、易于缩放和易于放大像素部分的特征。另外，第一变形例中的圆形形状、第二变形例中的方形形状、以及第三变形例中的菱形形状增加了对凹入部分902a和902b的图案化中对准变化的容限。

另外，在上述第八实施例中，说明了其中导电焊盘905a和905b各自的头部部分905a

另外，导电焊盘905a和905b各自的主体部分905a

注意，在上述根据第八实施例的固态摄像装置1F中，如下述的第十实施例的图104所示的第二基板20的情况一样，第二基板部20可以包括彼此层叠的半导体基板21和21A(可以包括彼此层叠的多个半导体基板)。

(第九实施例)

根据本技术的第九实施例的固态摄像装置1G基本上与上述根据第八实施例的固态摄像装置1F类似地构造，但是它与固态摄像装置1F的不同在于第一绝缘层和凹入部分的构造。

具体地，如图103所示，根据第九实施例的固态摄像装置1G包括凹入部分932a和932b以及用作第一绝缘层720的绝缘层720，而不是包括图91A所示的第八实施例中的凹入部分902a和902b以及用作第一绝缘层721的绝缘层721。构造的其余部分基本上与上述第八实施例的构造的对应部分相同。

在元件分离区702之间的第一交叉部702a处，凹入部分932a从半导体层701的主表面侧延伸至光入射面侧。导电焊盘905a的主体部分905a

在元件分离区702之间的第二交叉部702b处，凹入部分932b从半导体层701的主表面侧延伸至光入射面侧。导电焊盘905b的主体部分905b

绝缘层720与上述的第一实施例的绝缘层720相同。绝缘层720以覆盖岛状区域703的表面以及导电焊盘905a和905b的表面的方式设置在半导体层701上。

如上所述构造的固态摄像装置1G也产生与上述第八实施例的效果相同的效果。

注意，在上述根据第九实施例的固态摄像装置1G中，如下述的第十实施例的图104所示的第二基板部20的情况一样，第二基板部20可以包括彼此层叠的半导体基板21和21A(可以包括彼此层叠的多个半导体基板)。

(第十实施例)

图104至图106是根据本技术的第十实施例的固态摄像装置1H的厚度方向的横截面图。图107至图109是示出根据本技术的第十实施例的多个像素单元PU的布局示例的水平横截面图。注意，图104至图106所示的横截面图仅是示意性的，而并非用于严格地正确示出实际结构。在图104至图106所示的横截面图中，在位置sec1至sec3处，有意地改变晶体管和杂质扩散层在水平方向上的位置，以便以易于理解的方式在图中示出固态摄像装置1H的构造。

具体地，在图104所示的固态摄像装置1H的像素单元PU中，位置sec1处的横截面是通过沿线A1-A1’切断图107获得的横截面，位置sec2处的横截面是通过沿线B1-B1’切断图108获得的横截面，位置sec3处的横截面是通过沿线C1-C1’切断图109获得的横截面。类似地，在图105所示的固态摄像装置1H中，位置sec1处的横截面是通过沿线A2-A2’切断图107获得的横截面，位置sec2处的横截面是通过沿线B2-B2’切断图108获得的横截面，位置sec3处的横截面是通过沿线C2-C2’切断图109获得的横截面。在图106所示的固态摄像装置1H中，位置sec1处的横截面是通过沿线A3-A3’切断图107获得的横截面，位置sec2处的横截面是通过沿线B3-B3’切断图108获得的横截面，位置sec3处的横截面是通过沿线C3-C3’切断图109获得的横截面。

如图104所示，第二基板部20层叠在第一基板部10的前表面侧10a上。在第一基板部10的前表面侧10a上设置有光电二极管PD、传输晶体管TR和浮动扩散部FD。光电二极管PD、传输晶体管TR和浮动扩散部FD设置在各传感器像素12中。第一基板部10的另一表面用作光入射面。摄像装置1H是背面照射型，并且包括设置于摄像装置1H的背面上的彩色滤光片和光接收透镜。彩色滤光片和光接收透镜设置在各传感器像素12中。

第一基板部10的半导体基板11包括例如硅基板。在半导体基板11的前表面的一部分及其附近设置有第一导电类型(例如，p型)的阱层WE，并且在比阱层WE更深的区域中设置有第二导电类型(例如，n型)的光电二极管PD。阱层WE内部设置有浓度高于阱层WE的P型浓度的P型阱接触层以及n型浮动扩散部FD。

半导体基板11设置有将彼此相邻的传感器像素12电分离的元件分离层16。元件分离层16具有例如STI(Shallow Trench Isolation：浅沟槽隔离)结构，并且在半导体基板11的深度方向上延伸。在半导体基板11中，在元件分离层16与光电二极管PD之间设置有杂质扩散层17。例如，杂质扩散层17包括在半导体基板11的厚度方向上延伸的p型层和n型层。p型层位于元件分离层16侧，n型层位于光电二极管PD侧。在半导体基板11的前表面11a侧设置有绝缘膜15。

基板部20包括下侧基板20a和上侧基板20b。下侧基板20a包括第一半导体基板21。第一半导体基板21例如是包括单晶硅的硅基板。在第一半导体基板21的一个表面211a侧中设置有放大晶体管AMP和包围放大晶体管AMP的元件分离区213。元件分离区213将彼此相邻的像素单元PU的一个放大晶体管AMP和另一个放大晶体管AMP电分离。下侧基板20a包括覆盖第一半导体基板21的前表面211a的绝缘膜215。绝缘膜215覆盖放大晶体管AMP和元件分离区213。另外，下侧基板20a包括覆盖第一半导体基板21的另一表面211b的绝缘膜217。第一基板部10的绝缘膜15和下侧基板20a的绝缘膜217彼此接合，并构成层间绝缘膜228。

上侧基板20b包括第二半导体基板21A。第二半导体基板21A是包括例如单晶硅的硅基板。在第二半导体基板21A的一个表面221a侧设置有复位晶体管RST和选择晶体管SEL以及元件分离层223。例如，元件分离层223设置在复位晶体管RST与选择晶体管SEL之间以及选择晶体管SEL与第二半导体基板21A中的阱层之间。上侧基板20b包括覆盖第二半导体基板21A的前表面221a、背面221b和侧面的绝缘膜225。下侧基板20a的绝缘膜215和上侧基板20b的绝缘膜225彼此接合并构成层间绝缘膜226。

摄像装置1H包括多个配线L1至L10，配线L1至L10设置在层间绝缘膜226和228中，并且电连接到第一基板部10或第二基板部20的至少一者。配线L1将放大晶体管AMP的漏极电连接至电源线VDD。配线L2将一个像素单元PU中包括的四个浮动扩散部FD电连接至放大晶体管AMP的栅电极AG。配线L3将放大晶体管AMP的源极电连接至选择晶体管SEL的漏极。配线L4将选择晶体管SEL的栅电极SG电连接至像素驱动线23(见图1)。

配线L5将选择晶体管SEL的源极电连接至垂直信号线24。配线L6将复位晶体管RST的漏极电连接至电源线VDD。配线L7将复位晶体管RST的栅电极RG(见上述的图4A)电连接至像素驱动线23。配线L8将复位晶体管RST的源极电连接至配线L2。配线L9(第一配线的示例)将传输晶体管TR的栅电极TG电连接至像素驱动线23(见图1)。配线L10将阱接触层电连接至提供参考电位(例如，地电位：0V)的参考电位线。

配线L1至L10各自的在层叠的厚度方向上延伸的部分包括钨(W)，配线的在与层叠的厚度方向正交的方向(例如，水平方向)上延伸的部分包括作为主要成分的铜(Cu)或包括Cu作为主要成分的Cu合金。然而，在本技术的实施例中，构成配线L1至L10的材料不限于上述示例，并且可以使用任何其他材料来形成配线。第二基板部20包括连接到上述的配线L1至L10中的任何配线(例如，配线L1、L4至L7、L9和L10)的多个焊盘电极227。

第三基板部30设置成与第二基板部20的面对第一基板部10的表面相反。第三基板部30包括半导体基板31、覆盖半导体基板31的前表面31a侧的绝缘膜314、设置在半导体基板31的前表面31a侧的多个配线L30、和分别连接到多个配线L30的焊盘电极315。半导体基板31例如是包括单晶硅的硅基板。

配线L30设置在接触孔中。配线L30的在第三基板部30的厚度方向上延伸的部分包括钛(Ti)或钴(Co)，并且配线L30的在与第三基板部30的厚度方向正交的方向(例如，水平方向)上延伸的部分包括作为主要成分的铜(Cu)或包括Cu作为主要成分的Cu合金。在配线L30与半导体基板31之间的连接部处形成有硅化物39(例如，硅化钛(TiSi)或硅化钴(CoSi

多个焊盘电极315包括例如Cu或Cu合金。在摄像装置1的厚度方向上，第三基板部30的焊盘电极315面对第二基板部20的焊盘电极227，并且电连接到焊盘电极227。例如，彼此面对的焊盘电极305和227经过Cu-Cu键合而彼此集成。这样电连接第二基板部20和第三基板部30，并且增加了第二基板部20和第三基板部30之间的层叠强度。

在本技术的第十实施例中，可以针对多个传感器像素12设置一个浮动扩散触点。例如，相邻的四个传感器像素12可以共用一个浮动扩散触点。类似地，可以针对多个传感器像素12设置一个阱触点。例如，相邻的四个传感器像素12可以共用一个阱触点。另外，可以在多个传感器像素12中分别设置电连接到浮动扩散部FD的一个配线L2(浮动扩散触点)和电连接到阱层WE的一个配线L10(阱触点)。

如图105和图109所示，在摄像装置1H中，跨越多个传感器像素12设置的公共焊盘电极102(本技术的“第一公共焊盘电极”的示例)和设置在公共焊盘电极102上的一个配线L2是共用的。例如，在摄像装置1H中，在平面图中，存在其中四个传感器像素12的浮动扩散部FD1至FD4经由元件分离层16彼此相邻的区域。该区域设置有公共焊盘电极102。公共焊盘电极102被设置成跨越四个浮动扩散部FD1至FD4并且分别电连接到四个浮动扩散部FD1至FD4。公共焊盘电极102包括例如掺杂有n型杂质或p型杂质的多晶硅膜。

在公共焊盘电极102的中央部分中设置有一个配线L2(即，浮动扩散触点)。如图105以及图107至图109所示，设置在公共焊盘电极102的中央部分上的配线L2通过贯穿第二基板部20的下侧基板20a从第一基板部10延伸至第二基板部20的上侧基板20b，并且经由设置于上侧基板20b中的配线连接到放大晶体管AMP的栅电极AG等。

另外，如图104和图109所示，在摄像装置1H中，跨越多个传感器像素12设置的公共焊盘电极110(本技术的“第二公共焊盘电极”的示例)和设置在公共焊盘电极110上的一个配线L10是共用的。例如，在摄像装置1H中，存在其中在平面图中四个传感器像素12的阱层WE经由元件分离层16彼此相邻的区域。该区域设置有公共焊盘电极110。公共焊盘电极110被设置成跨越四个传感器像素12的阱层WE，并且分别电连接到四个传感器像素12的阱层WE。在一个示例中，公共焊盘电极110设置在沿Y轴方向布置的一个公共焊盘电极102与另一个公共焊盘电极102之间。在Y轴方向上，公共焊盘电极102和110交替布置。公共焊盘电极110包括例如掺杂有n型杂质或p型杂质的多晶硅膜。

在公共焊盘电极110的中央部分中设置有一个配线L10(即，阱触点)。如图104和图106至图109所示，设置在公共焊盘电极110的中央部分上的配线L10通过贯穿第二基板部20的下侧基板20a从第一基板部10延伸至第二基板部20的上侧基板20b，并且经由设置于上侧基板20b中的配线等连接到提供参考电位(例如，地电位：0V)的参考电位线。

设置在公共焊盘电极110的中央部分上的配线L10电连接到公共焊盘电极110的上表面、设置于下侧基板20a中的通孔的内侧表面以及设置于上侧基板20b中的通孔的内侧表面。这将第一基板部10的半导体基板11的阱层WE、第二基板部20的下侧基板20a的阱层和第二基板部20的上侧基板20b的阱层WE连接至参考电位(例如，地电位：0V)。

根据本技术的第十实施例的摄像装置1H包括：第一基板部10，该第一基板部10设置有进行光电转换的传感器像素12；和第二基板部20，该第二基板部20设置在第一基板部10的前表面12a侧，并且包括基于从传感器像素12输出的电荷输出像素信号的读出电路22。第二基板部20包括：第一半导体基板21，该第一半导体基板21设置有被包括在读出电路22中的放大晶体管AMP；和第二半导体基板21A，该第二半导体基板21A设置在第一半导体基板21的前表面211a侧，并且设置有被包括在读出电路22中的选择晶体管SEL和复位晶体管RST。

与读出电路22中包括的所有晶体管都设置在一个半导体基板上的情况相比，这能够增加晶体管布置区域的面积。因此，提高了读出电路22的布局的自由度。这使得放大晶体管AMP的栅极面积在各像素单元PU中最大化，从而能够获得有利的噪声特性。通过使放大晶体管AMP的面积最大化，能够减少在摄像装置1中产生的随机噪声。

另外，固态摄像装置1H还包括设置在构成第一基板部10的半导体基板11的前表面11a侧的公共焊盘电极102和110，公共焊盘电极102和110被设置成跨越彼此相邻的多个(例如，四个)传感器像素12。公共焊盘电极102电连接到四个传感器像素12的浮动扩散部FD。公共焊盘电极110电连接到四个传感器像素12的阱层WE。因此，连接到浮动扩散部FD的配线L2对于每四个传感器像素12是公共的。公共配线L10能够连接到针对四个传感器像素12的阱层WE。因此，能够减少配线L2和L10的数量，从而能够减小传感器像素12的面积和摄像装置1H的尺寸。

注意，如图110所示，配线L10可以贯穿分别设置于半导体基板21和21A中的通孔，同时分别与半导体基板21和21A绝缘和隔离。

在上述根据第一实施例的固态摄像装置1A中，如图4所示，说明了其中第二基板部20具有包括一个半导体层的单层结构的情况。然而，同样在上述根据第一实施例的固态摄像装置1A中，如上述根据第十实施例的固态摄像装置1H的情况一样，第二基板部20可以具有包括两个半导体基板21和21A的两层结构。在这种情况下，如上述根据第十实施例的固态摄像装置1H的情况一样，能够构成读出电路22的放大晶体管AMP、复位晶体管RST和选择晶体管SEL等多个晶体管中的至少一个可以设置在半导体层801中，而其余晶体管可以设置在与半导体层101和801不同并且对应于图104中的半导体基板21A的新的半导体层中。将参考图4说明对应于图104中的半导体基板21A的新的半导体层。例如，新的半导体层经由层间绝缘膜层叠在包括配线227a、227b和227c的配线层与绝缘膜228之间。新的半导体层层叠在绝缘层820的与半导体层201侧相反的一侧，从而能够形成期望的晶体管。作为示例，放大晶体管AMP能够形成在半导体层801中，而复位晶体管RST和/或选择晶体管SEL能够形成在新的半导体层(图104中的半导体基板21A)中。

另外，可以形成多个新的半导体基板，并且多个新的半导体基板可以分别设置有期望的读出电路22中的晶体管。作为示例，能够在半导体基板21上形成放大晶体管AMP。此外，通过在半导体基板21上层叠绝缘层、连接部和连接配线，并进一步层叠半导体基板21A，能够在半导体基板21A上形成复位晶体管RST。通过在半导体基板21A上层叠绝缘层、连接部和连接配线，并进一步层叠半导体基板21B，能够在半导体基板21B上形成选择晶体管SEL。形成在半导体基板21、21A和21B上的晶体管可以是构成读出电路22的任何晶体管。

注意，同样在上述根据第二至第九实施例的固态摄像装置1B

因此，通过在第二基板部20中设置多个半导体基板的构造，能够减小半导体基板21的由一个读出电路22占据的部分的面积。通过减小各读出电路22的面积并且使各晶体管小型化，能够减小芯片的面积。另外，能够增加能够构成读出电路22的放大晶体管、复位晶体管和选择晶体管中包括的任何期望晶体管的面积。特别地，期望通过增加放大晶体管的面积来降低噪声。

因此，同样在上述根据第一至第九实施例的固态摄像装置中，能够在第二基板部20中设置多个半导体基板。在第二基板部20设置有多个半导体基板的情况下，第二基板部20中的多个半导体基板可以分别是化合物半导体基板。化合物半导体基板的材料包括例如氮化镓(GaN)、砷化镓(GaAs)、碳化硅(SiC)、磷化铟(InP)和砷化铝镓(AlGaAs)等。

如上所述，已经结合第一至第十实施说明了本技术。构成本公开的一部分的论述和附图不应理解为限定本技术。本公开内容将使本领域技术人员清楚地看到各种替代实施例、示例和操作技术。

注意，本技术能够采用以下构造。

(1)

一种半导体装置，其包括：

第一半导体层，所述第一半导体层包括经由元件分离区彼此相邻设置的多个元件形成区，所述多个元件形成区分别设置有第一有源元件；

接触区域，所述接触区域分别设置在所述多个元件形成区各者的表面层部分的所述元件分离区侧；

导电焊盘，所述导电焊盘连接到所述多个元件形成区各者的所述接触区域，所述导电焊盘跨越所述元件分离区延伸；

第一绝缘层，所述第一绝缘层覆盖所述第一半导体层和所述导电焊盘；

第二半导体层，所述第二半导体层设置在所述第一绝缘层上，并设置有第二有源元件；

第二绝缘层，所述第二绝缘层覆盖所述第二半导体层；和

导电插塞，所述导电插塞分别嵌入在从所述第二绝缘层延伸至所述导电焊盘的连接孔中，所述导电插塞由与所述导电焊盘的材料相同的材料形成并且与所述导电焊盘一体地形成。

(2)

根据上述(1)所述的半导体装置，其中，

在平面图中，所述导电焊盘的面积大于所述导电插塞的面积。

(3)

根据上述(1)或(2)所述的半导体装置，其中，

所述导电焊盘和所述导电插塞分别由高熔点的金属材料形成。

(4)

根据上述(1)至(3)中任一项所述的半导体装置，其中，

所述第一有源元件包括光电二极管和传输晶体管，所述传输晶体管包括电连接到所述光电二极管的阴极区域的源极区域和电连接到所述导电插塞的漏极区域，并且

所述第二有源元件包括放大晶体管，所述放大晶体管包括电连接到所述导电插塞的栅电极。

(5)

一种半导体装置的制造方法，所述方法包括以下的步骤：

在第一半导体层中形成由元件分离区划分的多个元件形成区；

分别在经由所述元件分离区彼此相邻的所述多个元件形成区中的各者的表面层部分的所述元件分离区侧形成接触区域；

通过蚀刻停止膜在所述多个元件形成区中的各者的所述接触区域上形成焊盘芯，所述焊盘芯跨越所述元件分离区延伸；

在所述多个元件形成区的各者中形成第一有源元件；

形成覆盖所述第一半导体层和所述焊盘芯的第一绝缘层；

在所述第一绝缘层上设置第二半导体层；

通过执行包括热处理的工艺在所述第二半导体层中形成第二有源元件；

形成覆盖所述第二半导体层的第二绝缘层；

形成分别从所述第二绝缘层延伸至所述焊盘芯的连接孔；

通过所述连接孔去除所述焊盘芯和所述蚀刻停止膜，以形成与所述连接孔连通的空间部；和

将导电材料嵌入所述空间部和所述连接孔中，以形成与所述接触区域连接的导电焊盘以及与所述导电焊盘一体的导电插塞。

(6)

根据上述(5)所述的半导体装置的制造方法，其中，

所述焊盘芯由未掺杂的多晶硅膜构成。

(7)

根据上述(5)或(6)所述的半导体装置的制造方法，其中，

所述第二有源元件的形成步骤包括：

执行热处理以在所述第二半导体层的前表面上形成由热氧化膜构成的栅极绝缘膜的步骤；和

执行热处理以在所述第二半导体层的表面层部分中形成源极区域和漏极区域的步骤。

(8)

一种半导体装置，其包括：

第一半导体层，所述第一半导体层包括经由元件分离区彼此相邻设置的多个元件形成区，并且所述多个元件形成区分别设置有第一有源元件；

接触区域，所述接触区域分别设置在所述多个元件形成区各者的表面层部分的所述元件分离区侧；

导电焊盘，所述导电焊盘连接到所述多个元件形成区各者的所述接触区域，所述导电焊盘跨越所述元件分离区延伸；

第一绝缘层，所述第一绝缘层覆盖所述第一半导体层和所述导电焊盘；

第二半导体层，所述第二半导体层设置在所述第一绝缘层上，并设置有第二有源元件；

第二绝缘层，所述第二绝缘层覆盖所述第二半导体层；

导电插塞，所述导电插塞分别嵌入在从所述第二绝缘层延伸至所述导电焊盘的连接孔中；和

绝缘膜，所述绝缘膜设置在所述导电焊盘和所述接触区域之间，其中，

所述导电焊盘、所述绝缘膜和所述接触区域构成MIS接触部。

(9)

根据(8)所述的半导体装置，其中，

所述绝缘膜是非晶膜。

(10)

根据上述(8)或(9)所述的半导体装置，其中，

所述绝缘膜是氧化钛(TiO

(11)

根据(8)或(9)所述的半导体装置，其中，

所述第二半导体层是化合物半导体层。

(12)

根据上述(8)至(11)中任一项所述的半导体装置，其中，

所述第一有源元件包括光电二极管和传输晶体管，所述传输晶体管包括电连接到所述光电二极管的阴极区域的源极区域和电连接到所述导电插塞的漏极区域，并且

所述第二有源元件包括放大晶体管，所述放大晶体管包括电连接到所述导电插塞的栅电极。

(13)

一种半导体装置的制造方法，所述方法包括以下的步骤：

在第一半导体层中形成由元件分离区划分的多个元件形成区；

在所述多个元件形成区的各者中形成第一有源元件；

分别在经由所述元件分离区彼此相邻的所述多个元件形成区中的各者的表面层部分的所述元件分离区侧形成接触区域；

通过绝缘膜在所述多个元件形成区中的各者的所述接触区域上形成导电焊盘，所述导电焊盘跨越所述元件分离区；

形成覆盖所述第一半导体层和所述导电焊盘的第一绝缘层；

在所述第一绝缘层上设置化合物半导体层；

通过执行包括热处理的工艺在所述第二半导体层中形成第二有源元件；

形成覆盖所述化合物半导体层的第二绝缘层；和

分别在从所述第二绝缘层延伸至所述导电焊盘的连接孔中形成导电插塞。

(14)

根据上述(13)所述的半导体装置的制造方法，其中，

所述第二有源元件的形成步骤包括：

执行热处理以在所述第二半导体层的前表面上形成由热氧化膜构成的栅极绝缘膜的步骤；和

执行热处理以在所述第二半导体层的表面层部分中形成源极区域和漏极区域的步骤。

(15)

一种半导体装置的制造方法，所述方法包括以下的步骤：

在第一半导体层中形成由元件分离区划分的多个元件形成区；

在所述多个元件形成区的各者中形成第一有源元件；

分别在经由所述元件分离区彼此相邻的所述多个元件形成区中的各者的表面层部分的所述元件分离区侧形成接触区域；

通过绝缘膜在所述多个元件形成区中的各者的所述接触区域上形成导电焊盘，所述导电焊盘跨越所述元件分离区；

形成覆盖所述第一半导体层和所述导电焊盘的第一绝缘层；

在所述第一绝缘层上设置具有第二有源元件的第二半导体层；

形成覆盖所述第二半导体层的第二绝缘层；和

分别在从所述第二绝缘层延伸至所述导电焊盘的连接孔中形成导电插塞。

(16)

一种半导体装置，其包括：

设置有第一有源元件的第一半导体层；

覆盖所述第一半导体层的第一绝缘层；

第二半导体层，所述第二半导体层设置在所述第一绝缘层上，并且包括设置在由元件分离区划分的多个元件形成区中的各者中的第二有源元件；

覆盖所述第二半导体层的第二绝缘层；和

导电插塞，所述导电插塞分别通过绝缘膜嵌入到从所述第二绝缘层起贯穿所述第二绝缘层的通孔中，其中，

所述元件分离区包括用于将所述元件形成区彼此分隔成岛状的分离槽、设置在所述分离槽的侧壁上的绝缘膜、以及嵌入到所述分离槽中的所述绝缘膜内部的导电材料。

(17)

根据上述(16)所述的半导体装置，其中，

所述第一有源元件包括光电二极管和传输晶体管，所述传输晶体管包括电连接到所述光电二极管的阴极区域的源极区域和电连接到所述导电插塞的漏极区域，并且

所述第二有源元件包括放大晶体管，所述放大晶体管包括电连接到所述导电插塞的栅电极。

(18)

一种半导体装置的制造方法，所述方法包括以下的步骤：

形成覆盖第一半导体层的第一绝缘层，所述第一半导体层设置有第一有源元件；

在所述第一绝缘层上设置第二半导体层；

在所述第二半导体层的每个元件形成区中形成第二有源元件，同时留下所述第二半导体层的元件分离区；

在所述第二半导体层上形成第二绝缘层；

形成分别贯穿所述第二绝缘层、所述第二半导体层和所述第一绝缘层的连接孔，并且在所述第二半导体层的元件分离区中形成分离槽，所述分离槽将所述第二半导体层的元件形成区彼此分隔成岛状区域；

形成覆盖所述连接孔和所述分离槽中的所述元件形成区的侧面的绝缘膜；和

将导电材料嵌入所述连接孔中的所述绝缘膜的内部，以在所述连接孔中的所述绝缘膜的内部形成导电插塞，并且将所述导电材料嵌入所述分离槽中的所述绝缘膜的内部。

(19)

一种半导体装置，其包括：

设置有第一有源元件的第一半导体层；

覆盖所述第一半导体层的第一绝缘层；

第二半导体层，所述第二半导体层设置在所述第一绝缘层上并且设置有第二有源元件；

侧壁，所述侧壁设置在所述第二半导体层的侧壁面上；

覆盖所述第二半导体层和所述侧壁的第二绝缘层；和

导电插塞，所述导电插塞分别被嵌入通孔中，并且贯穿所述第二绝缘层和所述第一绝缘层，其中，

所述侧壁由蚀刻选择性比所述第二绝缘层的蚀刻选择性高的绝缘材料构成，并且

所述导电插塞沿所述侧壁形成。

(20)

根据上述(19)所述的半导体装置，其中，

在所述第二半导体层与所述侧壁之间设置有低介电常数膜，所述低介电常数膜的介电常数低于所述侧壁的介电常数。

(21)

根据上述(19)或(20)所述的半导体装置，其中，

所述第二绝缘层由氧化硅膜构成，并且

所述侧壁由相对于所述氧化硅膜具有蚀刻选择性的SiN膜、SiBN膜和SiBCN膜中的至少任一种膜形成。

(22)

根据上述(21)所述的半导体装置，其中，

所述低介电常数膜由氮含量小于所述侧壁的氮含量的绝缘膜形成。

(23)

根据上述(19)至(22)中任一项所述的半导体装置，其中，

所述导电插塞贯穿所述第二半导体层。

(24)

根据上述(19)至(23)中任一项所述的半导体装置，其中，

所述第一有源元件包括光电二极管和传输晶体管，所述传输晶体管包括电连接到所述光电二极管的阴极区域的源极区域和电连接到所述导电插塞的漏极区域，并且

所述第二有源元件包括放大晶体管，所述放大晶体管包括电连接到所述导电插塞的栅电极。

(25)

一种半导体装置的制造方法，所述方法包括以下的步骤：

形成覆盖第一半导体层的第一绝缘层，所述第一半导体层设置有第一有源元件；

在所述第一绝缘层上形成设置有第二有源元件的第二半导体层；

在所述第二半导体层的侧壁面上形成侧壁；

形成覆盖所述第二半导体层和所述侧壁的第二绝缘层；

形成各自从所述第二绝缘层起沿着所述侧壁延伸以贯穿所述第一绝缘层的连接孔；和

分别在所述连接孔中形成导电插塞，其中，

所述侧壁由蚀刻选择性高于所述第二绝缘层的蚀刻选择性的绝缘膜构成。

(26)

一种半导体装置，其包括：

第一半导体层，所述第一半导体层包括经由分离区彼此相邻设置的多个元件形成区，并且所述多个元件形成区分别设置有第一有源元件；

接触区域，所述接触区域分别设置在所述多个元件形成区各者的表面层部分的所述分离区侧，所述接触区域彼此相邻；

导电焊盘，所述导电焊盘分别位于彼此相邻的所述接触区域之间并通过绝缘膜连接到所述接触区域的侧面；

第一绝缘层，所述第一绝缘层覆盖所述第一半导体层和所述导电焊盘；

第二半导体层，所述第二半导体层设置在所述第一绝缘层上，并设置有第二有源元件；

第二绝缘层，所述第二绝缘层覆盖所述第二半导体层；和

导电插塞，所述导电插塞分别嵌入在从所述第二绝缘层延伸至所述导电焊盘的连接孔中，其中，

所述导电焊盘、所述绝缘膜和所述接触区域构成MIS接触部。

(27)

根据上述(26)所述的半导体装置，其中，

所述绝缘膜是非晶膜。

(28)

根据上述(26)或(27)所述的半导体装置，其中，

所述绝缘膜是氧化钛膜或钛酸锶膜。

(29)

根据上述(26)至(28)中任一项所述的半导体装置，其中，

所述导电焊盘包括：主体部分，所述主体部分通过所述绝缘膜在深度方向上从所述第一半导体层的主表面侧延伸的沟槽中连接到各所述接触区域；和头部部分，所述头部部分具有比所述主体部分的宽度大的宽度，并且与所述主体部分一体地形成。

(30)

根据上述(26)至(29)所述的半导体装置，其中，

所述第一有源元件包括光电二极管和传输晶体管，所述传输晶体管包括电连接到所述光电二极管的阴极区域的源极区域和电连接到所述导电插塞的漏极区域，并且

所述第二有源元件包括放大晶体管，所述放大晶体管包括电连接到所述导电插塞的栅电极。

(31)

一种半导体装置的制造方法，所述方法包括以下的步骤：

在第一半导体层中形成由分离区划分的多个元件形成区；

在所述多个元件形成区中的各者的表面层部分的所述分离区侧形成彼此相邻的接触区域；和

在设置于彼此相邻的所述接触区域之间的沟槽部中形成导电焊盘，所述导电焊盘通过绝缘膜连接到所述接触区域中的各者。

[附图标记列表]

1:固态摄像装置(半导体装置)

10:第一基板部(第一层部)

12:传感器像素

20:第二基板部(第二层部)

22:读出电路

23:像素驱动线

24:像素信号线

30:第三基板部(第三层部)

32:逻辑电路

33:垂直驱动电路

34:列信号处理电路

35:水平驱动电路

36:系统控制电路

701:半导体层(第一半导体层)

702:元件分离区

703:岛状区域(元件形成区)

704:阱区

705,706:接触区域

707:蚀刻停止膜

708:焊盘芯

709:栅极绝缘膜

710:栅电极

720:绝缘层(第一绝缘层)

801:半导体层(第二半导体层)

802:绝缘膜

803a,803b:岛状区域(元件形成区)

804:绝缘膜

805:栅极绝缘膜

806:栅电极

820:绝缘层(第二绝缘层)

821a,821b:连接孔

822a,822b:空间部

823a,823b:导电插塞

824a,824b:导电焊盘

825a,825b,825c:连接孔

826a,826b,826c:导电插塞

827a,827b,827c:配线

828:绝缘膜

829:配线

831:平坦化膜

832:彩色滤光片

833:微透镜

840a,840b:MIS接触部

841:绝缘膜

842a,842b:导电焊盘

850:化合物半导体层(第二半导体层)

853,853a,853b:岛状区域

855:栅极绝缘膜

856a:栅电极

901:层间绝缘膜

902a,902b:凹入部分

903:绝缘膜

904:多晶硅膜

905a,905b:导电焊盘

905a

905a

906a,906b:MIS接触部

907:层间绝缘膜

921a,921b:连接孔

923a,923b:导电插塞

932a,932b:凹入部分

AMP:放大晶体管(第一有源元件)

FD:浮动扩散部

PD:光电二极管

PU:像素单元

RST:复位晶体管(第二有源元件)

SEL:选择晶体管(第二有源元件)

TR:传输晶体管(第一有源元件)