一种显示面板

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板。

背景技术

Mini LED是指尺寸在100μm量级的LED芯片，尺寸介于小间距LED与Micro LED之间，是小间距LED进一步精细化的结果。其中小间距LED是指相邻灯珠点间距在2.5毫米以下的LED背光源或显示产品。Mini LED与目前主流显示技术LCD相比，Mini LED具备更优良的显示效果，响应速度有着数量级的提升，屏幕可以更轻薄，并且随着功耗的大幅度降低，可以延长电池续航时间。与OLED显示屏对比，Mini LED在保持着出色的显示效果和柔性的同时，拥有更快的响应速度、更高的高温可靠性，并且寿命与TFT LCD一样长。

随着技术的发展，人们对显示屏的要求也越来越高，但是大尺寸显示屏的成本高昂，且一般用户也不需要长时间面对大尺寸屏幕，人们更青睐于将多个屏幕拼接为一大块屏幕临时使用，将相对尺寸较小的超窄边框Mini LED屏幕通过拼接来实现超大尺寸显示成为发展前景广阔的技术。

由于Mini LED的数据信号走线较多，将数据信号走线从显示区引出到绑定区进行绑定，会导致绑定区尺寸较宽或绑定区中数据信号走线间距较小引起短路。

发明内容

本发明的目的在于提供一种显示面板，旨在减少绑定区数据信号走线的数量，以减小绑定区的尺寸或增大绑定区中数据走线的间距以降低短路风险。

本发明提供一种显示面板，包括显示区、与所述显示区相邻的走线区和与所述走线区相邻的绑定区，所述显示面板至少包括：

设置于所述显示区的多列子像素，每列所述子像素连接一条数据线；

设置于所述走线区的驱动电路，所述驱动电路包括多个输入端和多个输出端，所述多个输出端分别与所述多条数据线连接；

设置于所述绑定区的多条数据总线，所述多条数据总线分别与所述多个输入端连接；

其中，所述数据总线的数量小于所述数据线的数量。

进一步，所述显示面板还包括：

设置于所述显示区的多条第一参考信号线，所述多条第一参考信号线分别连接一个像素单元；

设置于所述绑定区的多条第二参考信号线，所述第二参考信号线的数量与所述数据总线的数量相同，且所述多条第二参考信号线与所述多条第一参考信号线电连接。

进一步，所述显示面板具有正面，所述显示区、所述走线区和绑定区位于所述正面，且所述绑定区位于所述显示区的下方。

进一步，所述显示面板包括正面和与所述正面垂直的侧面，所述显示区和所述走线区位于所述正面，所述绑定区位于所述侧面。

进一步，所述驱动电路包括多个控制端和多个驱动模块，每个所述驱动模块包括三个薄膜晶体管，每个所述薄膜晶体管的栅极分别连接一个所述控制端，每个所述薄膜晶体管的漏极分别连接一个所述输出端，所述三个薄膜晶体管的源极共同连接一个所述输入端。

进一步，所述数据线包括依次平行排列的第一数据线、第二数据线、第三数据线、第四数据线、第五数据线、第六数据线；

所述数据总线包括依次平行排列的第一数据总线和第二数据总线；

所述驱动电路包括第一控制端、第二控制端和第三控制端；

所述驱动电路包括连接所述第一数据总线的第一驱动模块和连接所述第二数据总线的第二驱动模块。

进一步，所述第一驱动模块包括：

第一薄膜晶体管，所述第一薄膜晶体管的栅极电连接于所述第一控制端，所述第一薄膜晶体管的漏极电连接于所述第一数据线，所述第一薄膜晶体管的源极电连接于所述第一数据总线；

第二薄膜晶体管，所述第二薄膜晶体管的栅极电连接于所述第二控制端，所述第二薄膜晶体管的漏极电连接于所述第三数据线，所述第二薄膜晶体管的源极电连接于所述第一数据总线；

第三薄膜晶体管，所述第三薄膜晶体管的栅极电连接于所述第三控制端，所述第三薄膜晶体管的漏极电连接于所述第五数据线，所述第三薄膜晶体管的源极电连接于所述第一数据总线。

进一步，所述第二驱动模块包括：

第四薄膜晶体管，所述第四薄膜晶体管的栅极电连接于所述第三控制端，所述第四薄膜晶体管的漏极电连接于所述第二数据线，所述第四薄膜晶体管的源极电连接于所述第二数据总线；

第五薄膜晶体管，所述第五薄膜晶体管的栅极电连接于所述第二控制端，所述第五薄膜晶体管的漏极电连接于所述第六数据线，所述第五薄膜晶体管的源极电连接于所述第二数据总线；

第六薄膜晶体管，所述第六薄膜晶体管的栅极电连接于所述第一控制端，所述第六薄膜晶体管的漏极电连接于所述第四数据线，所述第六薄膜晶体管的源极电连接于所述第二数据总线。

进一步，所述第一驱动模块包括：

第一薄膜晶体管，所述第一薄膜晶体管的栅极电连接于所述第一控制端，所述第一薄膜晶体管的漏极电连接于所述第一数据线，所述第一薄膜晶体管的源极电连接于所述第一数据总线；

第二薄膜晶体管，所述第二薄膜晶体管的栅极电连接于所述第二控制端，所述第二薄膜晶体管的漏极电连接于所述第五数据线，所述第二薄膜晶体管的源极电连接于所述第一数据总线；

第三薄膜晶体管，所述第三薄膜晶体管的栅极电连接于所述第三控制端，所述第三薄膜晶体管的漏极电连接于所述第三数据线，所述第三薄膜晶体管的源极电连接于所述第一数据总线。

进一步，所述第二驱动模块包括：

第四薄膜晶体管，所述第四薄膜晶体管的栅极电连接于所述第三控制端，所述第四薄膜晶体管的漏极电连接于所述第四数据线，所述第四薄膜晶体管的源极电连接于所述第二数据总线；

第五薄膜晶体管，所述第五薄膜晶体管的栅极电连接于所述第二控制端，所述第五薄膜晶体管的漏极电连接于所述第二数据线，所述第五薄膜晶体管的源极电连接于所述第二数据总线；

第六薄膜晶体管，所述第六薄膜晶体管的栅极电连接于所述第一控制端，所述第六薄膜晶体管的漏极电连接于所述第六数据线，所述第六薄膜晶体管的源极电连接于所述第二数据总线。

本发明的有益效果是：提供一种显示面板，包括显示区、与所述显示区相邻的走线区和与所述走线区相邻的绑定区。该显示面板包括设置于所述显示区的多列子像素，设置于所述走线区的驱动电路，以及设置于所述绑定区的多条数据总线。每列所述子像素连接一条数据线，所述驱动电路包括多个输入端和多个输出端，所述多个输出端分别与所述多条数据线连接，所述多条数据总线分别与所述多个输入端连接。其中，所述数据总线的数量小于所述数据线的数量。本发明通过设置驱动电路来减少绑定区的数据总线的数量，进而可以减小绑定区的尺寸或者增加绑定区中数据总线的间距以降低短路风险。

附图说明

下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。

图1是本发明一种实施例提供的显示面板的电路结构示意图；

图2是本发明一种实施例提供的显示面板的结构示意图；

图3是本发明另一种实施例提供的显示面板的结构示意图；

图4是本发明另一种实施例提供的显示面板的电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

请参阅图1，图1是本发明一种实施例提供的显示面板的电路结构示意图。该显示面板100可以为Mini LED或Micro-LED。该显示面板100包括显示区10、与所述显示区10相邻的走线区11和与所述走线区11相邻的绑定区12。其中，显示区10中具有相互平行设置的信号线，例如相互平行的数据线S和相互平行的扫描线(图中未示出)，且数据线S与扫描线相互垂直。

在一些实施例中，该显示面板100还可以包括与所述绑定区12相邻的驱动区(图中未示出)，所述驱动区中形成有驱动集成电路(Integrated Circuit,IC)。其中，绑定区12的线路通过走线区11与显示区10内的信号线连接，且绑定区12的线路与驱动IC连接，从而实现驱动IC对显示区10内的信号线进行驱动，以实现显示区10的显示功能。

在一些实施例中，请参阅图2，图2是本发明一种实施例提供的显示面板的结构示意图。该显示面板200包括显示区20、与所述显示区20相邻的走线区21和与所述走线区21相邻的绑定区22。图2显示的是显示面板200的正面，所述显示区20、所述走线区21和绑定区22位于所述正面。

其中，所述走线区21位于显示区20的下方，所述绑定区22可以称为扇出区，且位于显示区20(或走线区21)的下方，也就是说显示面板200从单侧(底部)引出面内走线。在现有技术中，若直接将面内走线引出，由于数据信号走线较多，容易占据较宽的扇出区空间，比如透明Mini LED的扇出区边界可达15mm，远超常规尺寸。

在另一些实施例中，请参阅图3，图3是本发明另一种实施例提供的显示面板的结构示意图。该显示面板300包括显示区30、与所述显示区30相邻的走线区31和与所述走线区31相邻的绑定区32。所述显示面板300包括正面301和与所述正面301垂直的侧面302，所述显示区30和所述走线区31位于所述正面301，所述绑定区32位于所述侧面302。当显示面板300为Mini LED，且尺寸缩小到一定程度时，可以将面内走线从侧面302引到背面进行绑定，以满足拼接需求。现阶段通常采用银浆侧面移印技术以导通正反两面走线，因技术成熟度的原因，银浆制程精度不佳，而且Mini LED数据信号走线较多，位于侧面302的绑定区32的走线密集，容易发生短路。

请继续参阅图1，该显示面板100包括设置于所述显示区10的多列子像素P，设置于所述走线区11的驱动电路，以及设置于所述绑定区12的多条数据总线D。

其中，多列子像素P可以按照红色子像素、绿色子像素和蓝色子像素的排列顺序依次排列，即第一列子像素P为红色子像素，第二列子像素P为绿色子像素，第三列子像素P为蓝色子像素。第四列子像素P至第六列子像素P依次为红色子像素、绿色子像素和蓝色子像素，第七列子像素P至第九列子像素P依次为红色子像素、绿色子像素和蓝色子像素，第十列子像素P至第十二列子像素P依次为红色子像素、绿色子像素和蓝色子像素。

在一些实施例中，第一、三、五、七、九和十一列子像素P的电压极性为正，第二、四、六、八、十和十二列子像素P的电压极性为负。每列子像素P与一条数据线S连接，子像素P的列数与数据线S的条数相同。

所述驱动电路包括多个输入端E和多个输出端O，所述多个输出端O分别与所述多条数据线S连接，即输出端O的数量与数据线S的数量相同。所述多条数据总线D分别与所述多个输入端E连接，即数据总线D的数量与输入端E的数量相同。其中，所述数据总线D的数量小于所述数据线S的数量。本发明通过设置驱动电路来减少绑定区12的数据总线D的数量，对于从正面单侧引出走线的显示面板(例如图2中的显示面板200)，可以减小绑定区12的边界尺寸；对于从侧面引出走线的显示面板(例如图3中的显示面板300)，可以增加绑定区12中数据总线D的间距以降低短路风险。

其中，所述驱动电路包括多个控制端C和多个驱动模块M，每个所述驱动模块M包括三个薄膜晶体管，每个所述薄膜晶体管的栅极分别连接一个所述控制端C，每个所述薄膜晶体管的漏极分别连接一个所述输出端O，所述三个薄膜晶体管的源极共同连接一个所述输入端E。

在本实施例中，所述数据线S包括依次平行排列的第一数据线S1、第二数据线S2、第三数据线S3、第四数据线S4、第五数据线S5、第六数据线S6、第七数据线S7、第八数据线S8、第九数据线S9、第十数据线S10、第十一数据线S11、第十二数据线S12；所述数据总线D包括依次平行排列的第一数据总线D1、第二数据总线D2、第三数据总线D3和第四数据总线D4；所述驱动电路包括第一控制端C1、第二控制端C2和第三控制端C3。所述驱动电路包括连接所述第一数据总线D1的第一驱动模块M1、连接所述第二数据总线D2的第二驱动模块M2、连接所述第二数据总线D3的第三驱动模块M3、连接所述第二数据总线D4的第四驱动模块M4。

其中，第一数据线S1、第三数据线S3、第五数据线S5、第七数据线S7、第九数据线S9和第十一数据线S11的电压极性为正，其他数据线S的电压极性为负。第一数据总线D1和第三数据总线D3的电压极性为正，第二数据总线D2和第四数据总线D4的电压极性为负。

所述第一驱动模块M1包括第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3。所述第一薄膜晶体管T1的栅极电连接于所述第一控制端C1，所述第一薄膜晶体管T1的漏极电连接于所述第一数据线S1，所述第一薄膜晶体管T1的源极电连接于所述第一数据总线D1。所述第二薄膜晶体管T2的栅极电连接于所述第二控制端C2，所述第二薄膜晶体管T2的漏极电连接于所述第三数据线S3，所述第二薄膜晶体管T2的源极电连接于所述第一数据总线D1。所述第三薄膜晶体管T3的栅极电连接于所述第三控制端C3，所述第三薄膜晶体管T3的漏极电连接于所述第五数据线S5，所述第三薄膜晶体管T3的源极电连接于所述第一数据总线D1。

所述第二驱动模块M2包括第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6。所述第四薄膜晶体管T4的栅极电连接于所述第三控制端C3，所述第四薄膜晶体管T4的漏极电连接于所述第二数据线S2，所述第四薄膜晶体管T4的源极电连接于所述第二数据总线D2。所述第五薄膜晶体管T5的栅极电连接于所述第二控制端C2，所述第五薄膜晶体管T5的漏极电连接于所述第六数据线S6，所述第五薄膜晶体管T5的源极电连接于所述第二数据总线D2。所述第六薄膜晶体管T6的栅极电连接于所述第一控制端C1，所述第六薄膜晶体管T6的漏极电连接于所述第四数据线S4，所述第六薄膜晶体管T6的源极电连接于所述第二数据总线D2。

所述第三驱动模块M3包括第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9。所述第七薄膜晶体管T7的栅极电连接于所述第一控制端C1，所述第七薄膜晶体管T7的漏极电连接于所述第七数据线S7，所述第七薄膜晶体管T7的源极电连接于所述第三数据总线D3。所述第八薄膜晶体管T8的栅极电连接于所述第二控制端C2，所述第八薄膜晶体管T8的漏极电连接于所述第九数据线S9，所述第八薄膜晶体管T8的源极电连接于所述第三数据总线D3。所述第九薄膜晶体管T9的栅极电连接于所述第三控制端C3，所述第九薄膜晶体管T9的漏极电连接于所述第十一数据线S11，所述第九薄膜晶体管T9的源极电连接于所述第三数据总线D3。

所述第四驱动模块M4包括第十薄膜晶体管T10、第十一薄膜晶体管T11和第十二薄膜晶体管T12。所述第十薄膜晶体管T10的栅极电连接于所述第三控制端C3，所述第十薄膜晶体管T10的漏极电连接于所述第八数据线S8，所述第十薄膜晶体管T10的源极电连接于所述第四数据总线D4。所述第十一薄膜晶体管T11的栅极电连接于所述第二控制端C2，所述第十一薄膜晶体管T11的漏极电连接于所述第十二数据线S12，所述第十一薄膜晶体管T11的源极电连接于所述第四数据总线D4。所述第十二薄膜晶体管T12的栅极电连接于所述第一控制端C1，所述第十二薄膜晶体管T12的漏极电连接于所述第十数据线S10，所述第十二薄膜晶体管T12的源极电连接于所述第四数据总线D4。

因此，当显示面板100进行显示时，可以对第一数据总线D1、第二数据总线D2、第三数据总线D3和第四数据总线D4同时进行充电，然后依次对第一控制端C1、第二控制端C2和第三控制端C3进行充电，从而依次点亮红色子像素、蓝色子像素和绿色子像素。也可以依次对第一控制端C1、第三控制端C3和第二控制端C2进行充电，从而依次点亮红色子像素、绿色子像素和蓝色子像素。本发明实施例在靠近显示区10的走线区11中设置驱动电路，可以将绑定区12的4条数据总线D输入的信号解码为显示区10中的12条数据线S的信号(分别对应一列子像素P)，因此可以减少绑定区12中2/3条的走线，进而可以减小绑定区12的尺寸或增大绑定区12中数据走线的间距以降低短路风险。

在一些实施例中，所述显示面板100还包括设置于所述显示区10的多条第一参考信号线(图中未示出)，以及设置于所述绑定区12的多条第二参考信号线(图中未示出)。所述多条第一参考信号线分别连接一个像素单元，一个像素单元包括三列子像素P，即第一参考信号线的数量与像素单元的数量相同。所述第二参考信号线的数量与所述数据总线D的数量相同，且所述多条第二参考信号线与所述多条第一参考信号线电连接。

其中，在点亮各列子像素P之前，可以对第二参考信号线施加直流电压(例如0V)，使得第一参考信号线的电压拉到0V。

可以参考图1，在具有12列子像素P(4个像素单元)的情况下，绑定区12中走线的数量为4条数据总线D加上4条第二参考信号线等于8条走线，显示区10中走线的数量为12条数据线S加上4条第一参考信号线等于16条走线，因此本实施例中的绑定区12的走线可以减少1/2。

请参阅图4，图4是本发明另一种实施例提供的显示面板的电路结构示意图。为了便于理解和简要说明，本实施例中与图1相同的结构使用相同的标号。图4与图1的区别在于薄膜晶体管与数据线S的连接关系不同。

在显示面板400中，所述第一驱动模块M1包括第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3。所述第一薄膜晶体管T1的栅极电连接于所述第一控制端C1，所述第一薄膜晶体管T1的漏极电连接于所述第一数据线S1，所述第一薄膜晶体管T1的源极电连接于所述第一数据总线D1。所述第二薄膜晶体管T2的栅极电连接于所述第二控制端C2，所述第二薄膜晶体管T2的漏极电连接于所述第五数据线S5，所述第二薄膜晶体管T2的源极电连接于所述第一数据总线D1。所述第三薄膜晶体管T3的栅极电连接于所述第三控制端C3，所述第三薄膜晶体管T3的漏极电连接于所述第三数据线S3，所述第三薄膜晶体管T3的源极电连接于所述第一数据总线D1。

所述第二驱动模块M2包括第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6，所述第四薄膜晶体管T4的栅极电连接于所述第三控制端C3，所述第四薄膜晶体管T4的漏极电连接于所述第四数据线S4，所述第四薄膜晶体管T4的源极电连接于所述第二数据总线D2。所述第五薄膜晶体管T5的栅极电连接于所述第二控制端C2，所述第五薄膜晶体管T5的漏极电连接于所述第二数据线S2，所述第五薄膜晶体管T5的源极电连接于所述第二数据总线D2。所述第六薄膜晶体管T6的栅极电连接于所述第一控制端C1，所述第六薄膜晶体管T6的漏极电连接于所述第六数据线S6，所述第六薄膜晶体管T6的源极电连接于所述第二数据总线D2。

所述第三驱动模块M3包括第七薄膜晶体管T7、第八薄膜晶体管T8和第九薄膜晶体管T9。所述第七薄膜晶体管T7的栅极电连接于所述第一控制端C1，所述第七薄膜晶体管T7的漏极电连接于所述第七数据线S7，所述第七薄膜晶体管T7的源极电连接于所述第三数据总线D3。所述第八薄膜晶体管T8的栅极电连接于所述第二控制端C2，所述第八薄膜晶体管T8的漏极电连接于所述第十一数据线S11，所述第八薄膜晶体管T8的源极电连接于所述第三数据总线D3。所述第九薄膜晶体管T9的栅极电连接于所述第三控制端C3，所述第九薄膜晶体管T9的漏极电连接于所述第九数据线S9，所述第九薄膜晶体管T9的源极电连接于所述第三数据总线D3。

所述第四驱动模块M4包括第十薄膜晶体管T10、第十一薄膜晶体管T11和第十二薄膜晶体管T12。所述第十薄膜晶体管T10的栅极电连接于所述第三控制端C3，所述第十薄膜晶体管T10的漏极电连接于所述第十数据线S10，所述第十薄膜晶体管T10的源极电连接于所述第四数据总线D4。所述第十一薄膜晶体管T11的栅极电连接于所述第二控制端C2，所述第十一薄膜晶体管T11的漏极电连接于所述第八数据线S8，所述第十一薄膜晶体管T11的源极电连接于所述第四数据总线D4。所述第十二薄膜晶体管T12的栅极电连接于所述第一控制端C1，所述第十二薄膜晶体管T12的漏极电连接于所述第十二数据线S12，所述第十二薄膜晶体管T12的源极电连接于所述第四数据总线D4。

以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。