一种用于线性交流电源输出交流电压电路系统及工作方法

技术领域

本发明属于线性交流电源测量仪器技术领域，具体涉及一种用于线性交流电源输出交流电压电路系统及工作方法。

背景技术

输出交流电压的方法也有开关式的，开关式的交流电源与线性交流电源的相比，其电路复杂，需经过AC到DC，DC-DC，DC-AC的过程，线性交流电源的电路相对简单。开关式的交流电源电磁干扰大，输出纹波系数大，设计复杂，最大的是抗雷击能力差，容易烧坏。线性交流电源的电磁干扰小，纹波系数低，其输出交流电压的总谐波失真THD也低于开关式的，抗雷击性能好，不容易烧坏。

因此，基于上述技术问题需要设计一种新的用于线性交流电源输出交流电压电路系统及工作方法。

发明内容

本发明的目的是提供一种用于线性交流电源输出交流电压电路系统及工作方法。

为了解决上述技术问题，本发明提供了一种用于线性交流电源输出交流电压的电路系统，包括：

初始交流电压输出模块、信号处理模块和功率变压器输出模块；

所述初始交流电压输出模块与所述信号处理模块电性连接；

所述信号处理模块与所述功率变压器输出模块电性连接；

所述初始交流电压输出模块适于输出初始的交流电压信号；

所述信号处理模块适于对初始的交流电压信号进行处理；

所述功率变压器输出模块适于根据处理后的初始的交流电压信号输出最终交流电压。

进一步，所述初始交流电压输出模块包括：可编程逻辑单元和电流输出型数模转换器；

所述可编程逻辑单元与所述电流输出型数模转换器电性连接；

所述可编程逻辑单元适于控制所述电流输出型数模转换器输出交流电压的正弦包络的有效值；

所述可编程逻辑单元适于输出与最终交流电压同频率或者两倍频率的方波信号至处理器。

进一步，所述初始交流电压输出模块还包括：电压输出型数模转换器；

所述电压输出型数模转换器的输出端与所述电流输出型数模转换器输出端的运算放大器和电阻配合连接；

所述电压输出型数模转换器输入端连接处理器的实现V-SET功能的引脚；

所述电压输出型数模转换器与电流输出型数模转换器的输出端的运算放大器和电阻配合，以改变正弦包络的有效值，即输出交流电压的初始值的有效值。

进一步，所述信号处理模块包括：低通滤波器；

所述低通滤波器与所述电流输出型数模转换器的输出端连接；

所述低通滤波器适于将正弦包络的有效值滤波后平滑输出初始的正弦信号源Vi，即初始的交流电压信号。

进一步，所述信号处理模块还包括：运算放大单元；

所述运算放大单元与所述低通滤波器的输出端连接；

所述运算放大单元适于将初始的正弦信号源Vi放大。

进一步，所述信号处理模块还包括：互补功率放大电路；

所述互补功率放大电路与所述运算放大单元的输出端连接；

所述互补功率放大电路适于消除初始的正弦信号源Vi的交越失真；

所述互补功率放大电路适于输出正半周驱动信号、Vi输出信号和负半周驱动信号。

进一步，所述信号处理模块还包括：功率放大电路；

所述功率放大电路与所述互补功率放大电路的输出端连接；

所述功率放大电路适于将Vi输出信号进行功率放大。

进一步，所述功率变压器输出模块包括：功率变压器、输出端继电器、输入端继电器和电流采样电阻；

所述功率变压器的原边绕组的一端连接功率放大电路的输出端，另一端连接输出端继电器；

所述功率变压器的副边绕组为串联或并联；

所述输入端继电器与所述功率变压器的副边绕组N2连接；

所述电流采样电阻与所述功率变压器的副边绕组N3连接。

进一步，所述功率变压器输出模块与所述低通滤波器之间还设置有电压反馈环和电流反馈环。

另一方面，本发明还提供一种上述用于线性交流电源输出交流电压的电路系统的工作方法，包括：

通过初始交流电压输出模块输出初始的交流电压信号；

通过信号处理模块对初始的交流电压信号进行处理；

通过功率变压器输出模块根据处理后的初始的交流电压信号输出最终交流电压。

本发明的有益效果是，本发明通过初始交流电压输出模块、信号处理模块和功率变压器输出模块；所述初始交流电压输出模块与所述信号处理模块电性连接；所述信号处理模块与所述功率变压器输出模块电性连接；所述初始交流电压输出模块适于输出初始的交流电压信号；所述信号处理模块适于对初始的交流电压信号进行处理；所述功率变压器输出模块适于根据处理后的初始的交流电压信号输出最终交流电压；实现了准确实时的输出频率45Hz-500Hz可调、0-300V可调、且输出交流电压的THD总谐波失真＜0.5%的交流电压波形，避免输出的交流电压在空载和满载情况下均保证输出电压不跌落。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的用于线性交流电源输出交流电压的电路系统的原理框图；

图2是本发明的并联模式下Vi与Vo的公式推导图；

图3是本发明的输出交流电压Vo与电路系统各关键点的控制时序图；

图4是本发明的功率变压器原边电压Vi-Primary与Relay-In和Relay-Out的控制时序图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1，如图1至图4所示，本实施例1提供了一种用于线性交流电源输出交流电压的电路系统，包括：初始交流电压输出模块、信号处理模块和功率变压器输出模块；所述初始交流电压输出模块与所述信号处理模块电性连接；所述信号处理模块与所述功率变压器输出模块电性连接；所述初始交流电压输出模块适于输出初始的交流电压信号；所述信号处理模块适于对初始的交流电压信号进行处理；所述功率变压器输出模块适于根据处理后的初始的交流电压信号输出最终交流电压；实现了准确实时的输出频率45Hz-500Hz可调、0-300V可调、且输出交流电压的THD总谐波失真＜0.5%的交流电压波形，避免输出的交流电压在空载和满载情况下均保证输出电压不跌落。

在本实施例中，所述初始交流电压输出模块包括：可编程逻辑单元和电流输出型数模转换器；所述可编程逻辑单元与所述电流输出型数模转换器电性连接；所述可编程逻辑单元适于控制所述电流输出型数模转换器输出交流电压的正弦包络的有效值；所述可编程逻辑单元适于输出与最终交流电压同频率或者两倍频率的方波信号至处理器，即CPU；所述可编程逻辑单元为FPGA或者CPLD；所述电流输出型数模转换器为电流输出型DAC。电流输出型DAC的位数取决于用于产生交流电压的点数，比如8位的DAC，可以用于产生2的8次方等于256个点数。

在本实施例中，FPGA内部编程实现二种功能，一是实现DDS功能，FPGA引脚串行或者并行接到串行输入电流输出型DAC或者并行输入电流输出型DAC，FPGA的DDS输出是串行还是并行取决于外部用的是串行输入的电流输出型DAC还是并行输入的电流输出型DAC；同时交流电源的输出频率是在FPGA内部发送正弦波表内的点值时，根据点的个数和需要输出交流电压的频率计算出需要发送的点值的时间间隔来达到所需要输出频率的交流电压，二是实现一个与输出交流电压Vo（即最终交流电压Vo）同频率或者两倍频率的方波信号从FPGA的FPGA_IO引脚输出至处理器。

FPGA的输出有两个，第一个输出是FPGA_IO，FPGA_IO连接到主CPU，FPGA_IO输出与输出交流电压Vo同频率或者两倍频率的方波信号，用来指导输出交流电压0-360度的角度位置，用于实现输出交流电压起始角度和终止角度的角度位置判断。第二个输出是串行或者并行的引脚连接到电流输出型DAC。串行输出还是并行输出取决于电流输出型DAC是串行输入还是并行输入。FPGA或者CPLD内部实现DDS功能，串行或者并行输入到电流输出型DAC，电流输出型DAC的输出端连接运算放大器和电阻器件然后可以输出一系列的表示以时间脉冲速度抽样的电压阶跃，其瞬时点值就是输出交流电压的正弦包络。输出交流电压的频率45Hz-500Hz可调，是通过控制在FPGA内部发送正弦波表内的点值的时间间隔控制的，根据点的个数和需要输出交流电压的频率计算出需要发送的点值的时间间隔来达到所需要输出频率的交流电压Vo。

电流输出型DAC可以采用串行输入的电流输出型DAC，也可以采用并联输入的电流输出型DAC，电流输出型DAC的输入接FPGA引脚，电流输出型DAC的输出端接运算放大器和电阻器件然后可以输出一系列的表示以时间脉冲速度抽样的电压阶跃，其瞬时点值就是输出交流电压的正弦包络。电流输出型的DAC的输出端连接电压输出型DAC并与外围运算放大器和电阻等配合以改变电流输出型DAC输出的瞬时点值即输出交流电压的正弦包络的有效值，从而改变输出交流电压Vo（0-300V可调）的有效值；例如改变的输出电压有效值是通过改变V-SET，因为这里有V-SET和Vi的关系式，这取决于电流输出型DAC的外围运算放大器和电阻和电压输出型DAC之间的配合，决定了V-SET和Vi的关系，也就是说需要多大有效值的初始正弦信号源Vi，就设置相应的V-SET；所以设置对应输出电压Vo的有效值，就是设置与之对应V-SET值。电流输出型的DAC的输出端同时连接一个低通滤波器，可以是二阶巴特沃斯滤波器。其输入为一系列的表示以时间脉冲速度抽样的电压阶跃，即瞬时点值即输出交流电压的正弦包络的有效值，经低通滤波器滤波后平滑输出初始的正弦信号源Vi。

在本实施例中，所述初始交流电压输出模块还包括：电压输出型数模转换器（电压输出型DAC）；所述电压输出型数模转换器的输出端与所述电流输出型数模转换器输出端的运算放大器和电阻配合连接；所述电压输出型数模转换器输入端连接处理器，即CPU的实现V-SET功能的引脚；所述电压输出型数模转换器与电流输出型数模转换器的输出端的运算放大器和电阻配合，以改变正弦包络的有效值，即输出交流电压的初始值的有效值；电压输出型DAC是CPU控制输出一个固定范围的电压。

在本实施例中，电压输出型DAC其目的是通过V-SET输入到电压输出型DAC的输入端，设置电压输出型DAC输出的电压值，与电流输出型DAC的输出端的运算放大器和电阻配合，以改变瞬时点值，即正弦包络的有效值，即输出交流电压的初始值Vi的有效值，进而改变输出电压Vo。

在本实施例中，所述信号处理模块包括：低通滤波器；所述低通滤波器与所述电流输出型数模转换器的输出端连接；所述低通滤波器适于将正弦包络的有效值滤波后平滑输出初始的正弦信号源Vi，即初始的交流电压信号；低通滤波器可以是二阶巴特沃斯滤波器，其输入为一系列的表示以时间脉冲速度抽样的电压阶跃，即瞬时点值即输出交流电压的正弦包络的有效值，经低通滤波器滤波后平滑输出初始的正弦信号源Vi，交流电压的初始值Vi的有效值对应的初始的正弦信号源Vi。V-SET和Vi的关系式取决于电流输出型DAC的外围运算放大器和电阻以及电压输出型DAC之间的配合，决定了V-SET和Vi的关系，也就是说需要多大有效值的初始正弦信号源Vi，就设置相应的V-SET。低通滤波器的输出为初始的正弦信号源Vi，低通滤波器的输出端连接电阻R1的一端；R1的一端连接低通滤波器的输出端，R1的另一端连接R2的一端和R6的一端以及R7的一端；R2的一端连接R1的一端和R6的一端以及R7的一端，R2的另一端连接R3的一端和运算放大器U1的正向输入端；R3的一端连接R2的一端和运算放大器U1的正向输入端，R3的另一端接地；U1的正向输入端接R2的一端和R3的一端，U1的反向输入端接R4的一端和R5的一端，U1的输出端接互补功率放大电路的输入端；R4的一端接R5的一端和U1的反向输入端，R4的另一端接地；R5的一端接R4的一端和U1的反向输入端，R5的另一端接互补功率放大电路的输出端。R1、R2、R3、R4、R4、U1组成电路系统的环路平衡组成部分，一是作为整个系统的环路平衡运算放大器，二是将初始正弦信号源Vi信号源放大10倍。

在本实施例中，所述信号处理模块还包括：运算放大单元；所述运算放大单元与所述低通滤波器的输出端连接；所述运算放大单元适于将初始的正弦信号源Vi放大；运算放大单元一是作为整个系统的环路平衡运算放大器，二是将初始的正弦信号源Vi信号源放大10倍。

在本实施例中，所述信号处理模块还包括：互补功率放大电路；所述互补功率放大电路与所述运算放大单元的输出端连接；所述互补功率放大电路适于消除初始的正弦信号源Vi的交越失真；所述互补功率放大电路适于输出正半周驱动信号、Vi输出信号和负半周驱动信号；消除初始的正弦信号源Vi的交越失真，此部分设置合适的静态工作点。互补功率放大电路的输入接U1的输出端，互补功率放大电路的输出有三个，第一个是交流电压的正半周驱动信号连接功率放大电路的输入端，第二个是放大后的Vi其连接功率放大电路的输入端（在功率放大电路里是直通的，也就是Vi-Primary信号），第三个是交流电压的负半轴驱动信号连接功率放大电路的输入端；作用是消除初始正弦信号源Vi的交越失真，为了消除交越失真，此部分应设置合适的静态工作点。

在本实施例中，所述信号处理模块还包括：功率放大电路；所述功率放大电路与所述互补功率放大电路的输出端连接；所述功率放大电路适于将Vi输出信号进行功率放大；将Vi输出信号进行功率放大，以满足输出交流电压带大功率负载时，负载电流在功率放大电路的正负半周的功率管上进行电流的分配，功率放大电路的三极管的数目多少取决于线性交流电源的输出功率，输出功率大，三极管的数目多，三极管工作在线性放大区；功率放大电路的输入端有三个，第一个是交流电压的正半周驱动信号连接互补功率放大电路的输出端，第二个是放大后的Vi信号连接互补功率放大电路的输出端，第三个是交流电压的负半周驱动信号连接互补功率放大电路的输出端，功率放大电路的输出接功率变压器的原边绕组的一端。作用是将放大后的Vi进行功率放大，以满足输出交流电压带大功率负载时，负载电流有功率放大电路的正负半周的功率管进行电流的分配，功率放大电路的三极管的数目多少取决于线性交流电源的输出功率，输出功率大，三极管的数目多，三极管工作在线性放大区。正半周和负半周的三极管的数目相同。

在本实施例中，所述功率变压器输出模块包括：功率变压器、输出端继电器、输入端继电器和电流采样电阻；所述功率变压器的原边绕组的一端连接功率放大电路的输出端，另一端连接输出端继电器；功率变压器的功率取决于输出交流电压的功率，若为1kW，则功率变压器的功率选择应不低于1kW；所述功率变压器的副边绕组为串联或并联；所述输入端继电器与所述功率变压器的副边绕组N2连接；所述电流采样电阻与所述功率变压器的副边绕组N3连接；所述功率变压器适于输出最终交流电压；串联模式或者并联模式下的功率变压器输出模块作为电路系统的最终输出的交流电压Vo，即最终交流电压Vo。串联模式下的功率变压器输出模块由四个器件组成，第一个是功率变压器，功率变压器的功率取决于输出交流电压允许带载时的输出电流，输出电流大，功率变压器的功率也相应增大。本电路系统功率变压器的原边N1与副边N2和副边N3的匝比为1:5.6，若从1:5.6改为1:4.3的匝比，互补功率放大电路对输出大电压引起的波形削顶问题需额外处理，另外功率放大电路的散热块会对散热提出更大考验。例如在238V交流电压可带载4.2A的情况下，功率变压器的功率应不低于238V*4.2A=1kW，第二个是输出端的继电器Relay_Out，第三个是输入端的继电器Relay_In，第四个是电流采样电阻。功率变压器的原边绕组N1的一端接功率放大部分的输出端即Vi-Primary，功率变压器原边绕组N1的另一端连接输入端继电器的一端。输入端继电器的一端接功率变压器原边绕组N1的一端，输入端继电器的另一端接地。功率变压器的副边有两组绕组N2和N3（N2和N3串联是串联模式，N2和N3并联是并联模式），副边绕组N2的一端连接输出端继电器的一端，副边绕组N2的另一端（即反馈点1）接接不变绕组N3的一端并且连接到R7的一端；副边绕组N3的一端（即反馈点1）连接副边绕组N2的一端并且连接到R7的一端，副边绕组N3的另一端（即反馈点2）接地。输出端继电器的一端接副边绕组N2的一端，输出端继电器的另一端接输出交流电压Vo的一端。电流采样电阻的一端（即反馈点2）接副边绕组N3的一端并且接运算放大器的正向输入端（此处是地，处理时禁止铺地上，需连一根线），电流采样电阻的另一端（即反馈点3）接Vo的另一端并且连接到R9的一端。作用是输出本电路系统的交流电压Vo。并联模式下的功率变压器输出部分与串联模式下的唯一不同点是功率变压器的副边绕组N2和N3从串联模式改为并联模式，其余部件连接均与串联模式下相同。串联模式或者并联模式下的控制原理和功率变压器的Vi-Primary和Vo和Relay_In和Relay_Out的控制时序见图3和图4所示。

在本实施例中，通过功率变压器的结构实现输出交流电压的THD总谐波失真＜0.5%的交流电压波形，一方面取决于变压器相对于开关型交流电源自身的优势，另一方面业取决于功率前级互补放大参数的选择。

在本实施例中，所述功率变压器输出模块与所述低通滤波器之间还设置有电压反馈环和电流反馈环；电压反馈环，目的是输出最终交流电压Vo，形成个闭环系统，使输出的最终交流电压Vo更稳定；电流环的反馈比例会因输出交流电压带载的电流大小作出相应调整，使其在输出电压在更大电流的负载时，保证输出电压不跌落；电流反馈环，目的是输出交流电压Vo在空载和满载时，输出交流电压Vo没有跌落，保证输出交流电压Vo在空载和满载时一致。电压反馈环由电阻R7组成，R7的一端（即反馈点1）接N2的一端和N3的一端，R7的另一端接电阻R6的一端、电阻R1的一端和电阻R2的一端，目的使输出交流电压Vo，形成电压闭环系统，使输出交流电压Vo更稳定。电流反馈环由运算放大器U2、电阻R9、电阻R8和电阻R6组成，R9的一端接反馈点3，R9的另一端接R8的一端和U2的反相输入端；R8的一端接R9的一端和U2的反相输入端，R8的另一端接U2的输出端和R6的一端；U2的同相输入端接地，U2的反相输入端接R9的一端和R8的一端，U2的输出端接R8的一端和R6的一端；R6的一端接U2的输出端和R8的一端，R6的另一端接R1的一端和R2的一端和R7的一端。电流反馈环的作用是输出交流电压Vo在空载和满载时，输出交流电压Vo没有跌落，保证输出交流电压Vo在空载和满载时一致。

在本实施例中，并联模式下Vi与Vo的关系为：Vi为FPGA和DAC和低通滤波器组合产生的初始信号源为交流正弦波。Vo输出为0-300V可调的交流电压。

；

由于并联模式下：

所以并联模式下：

由于串联模式下：

所以串联模式下：

输出交流电压Vo与电路系统中各关键点的时序图及控制方法如图3所示。

FPGA_IO为FPGA或者CPLD的输入引脚，内部编程实现与输出交流电压同频率的方波信号（这里也可以是两倍频率的方波信号），是用于判断输出正弦波Vo的零点即O度的位置。由图3可知同频率下FPGA_IO输出方波的下降沿为输出交流电压Vo的零点位置。根据需要输出的交流电压的输出角度，使用FPGA_IO信号配合内部延时，选择0-360度的任意角度输出交流电压的波形。比如输出90度开始输出交流电压，至少要FPGA_IO波形低电平长度的一半开始Relay_Out开关，即可输出起始角度为90度的输出交流电压。

Relay_Out适于控制输出到负载波形的输出角度。配合FPGA_IO信号和需要输出交流电压的起始角度，关闭输出端的Relay继电器（低电平关闭继电器）。

V-SET适于控制进入功率变压器原边Vi-Primary波形的角度(270°)，线性交流电源，在270°对功率变压器的应激小,选择在270度的时候设置V-SET。例如需要输出100V的交流电压，这里配和FGPA_IO波形找到初始信号源Vi的270度位置设置与100V对应的V-SET值。所以V-SET有两个用途①是控制初始信号源Vi进入功率变压器的波形角度在270度；②用于设置对用输出交流电压有效值的V-SET值。

Vi-Primary为初始信号源Vi，经功率放大后进入功率变压器的原边。此时功率变压器的副边还未有输出交流电压。交流电压输出是依靠输出端的Relay继电器Relay_Out（低电平关闭继电器）来控制输出。

Vo所示的输出的交流电压波形，可以输出频率可调、电压可调的、起始角度、终止角度可调的交流电压。

功率变压器原边电压Vi-Primary与Relay-In和Relay-Out的控制时序如图4所示，其中Vi-Primary为初始信号源Vi，经功率放大后进入功率变压器的原边。此时功率变压器的副边还未有输出交流电压。交流电压输出是依靠输出端的Relay继电器Relay_Out（低电平关闭继电器）来控制输出。交流电压的关闭输出是依靠输出端的Relay继电器Relay_Out（高电平打开继电器）来关闭输出。Relay-in中Relay低，控制功率变压器原边的一端接地。电路系统启动初始化阶段，等6秒将Relay-in低（低电平关闭继电器）。这使得功率变压器的原边准备接收Vi-Primary波形的前提条件。使得功率变压器原边可以工作。Relay-Out适于输出或者关闭输出的交流电压波形及起始角度和终止角度。

实施例2，在实施例1的基础上，本实施例2还提供一种实施例1中用于线性交流电源输出交流电压的电路系统的工作方法，包括：通过初始交流电压输出模块输出初始的交流电压信号；通过信号处理模块对初始的交流电压信号进行处理；通过功率变压器输出模块根据处理后的初始的交流电压信号输出最终交流电压。

综上所述，本发明通过初始交流电压输出模块、信号处理模块和功率变压器输出模块；所述初始交流电压输出模块与所述信号处理模块电性连接；所述信号处理模块与所述功率变压器输出模块电性连接；所述初始交流电压输出模块适于输出初始的交流电压信号；所述信号处理模块适于对初始的交流电压信号进行处理；所述功率变压器输出模块适于根据处理后的初始的交流电压信号输出最终交流电压；实现了准确实时的输出频率45Hz-500Hz可调、0-300V可调、且输出交流电压的THD总谐波失真＜0.5%的交流电压波形，避免输出的交流电压在空载和满载情况下均保证输出电压不跌落。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以是两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read -OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。处理器可以是一个或多个中央处理器(central processing unit，CPU)，在处理器是一个CPU的情况下，该CPU可以是单核CPU，也可以是多核CPU。通信接口可以为数据传输接口、通信接口或接收器等可被配置用于接收信息的电路或组件，

以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。