显示面板及显示终端

技术领域

本申请涉及显示技术领域，尤其涉及一种显示面板及显示终端。

背景技术

相关技术中，有源矩阵有机发光二极管(Active-Matrix Organic Light-Emitting Diode，AMOLED)显示面板主要分为发光部件和触控部分，发光部分通常采用从屏幕侧边搭接金属实现VSS信号的输入，而触控部分则通过On Cell模式或外挂模式在封装层以上走线。若发光部分采用面内搭接(VSS in AA)方案，触控部分采用面内触控(In CellTouch)方案，触控走线和VSS信号线可能会处于同层。由于存在窄边框设计的结构限制，将触控走线和VSS信号线设计为同层几乎难以实现，不同的信号线间存在短路风险，且会影响窄边框的设计要求，导致显示面板设计兼容性差。

发明内容

有鉴于此，本申请提出了一种显示面板及显示终端，能够通过与所述第一VSS走线异层的第二VSS走线接入VSS信号，避免VSS信号与触控信号同层接入，降低VSS走线与触控走线短路的风险，同时由于VSS信号可以通过第二VSS走线接入，而非从面板两侧接入，能够降低显示面板的边框尺寸，实现窄边框的设计要求。此外，由于实现第二VSS走线与所述第一VSS走线和所述触控走线均异层设置具备充足的实施空间，灵活性强，可以通过多种方案实现，且对于像素驱动电路部分以及触控部分没有影响，能够兼容已有的显示面板的结构设计。

根据本申请的一方面，提供了一种显示面板，所述显示面板包括：像素驱动电路层，包括多个像素驱动电路；走线层，位于所述像素驱动电路层上，包括第一VSS走线和触控走线，所述触控走线电性连接于对应的触控电极；以及发光器件层，位于所述走线层上，包括电性连接于多个像素驱动电路的多个发光器件，每一所述发光器件包括阳极、阴极和电性连接于所述阳极和阴极之间的发光部，所述阴极电性连接于所述第一VSS走线；其中，所述显示面板还包括第二VSS走线，所述第二VSS走线电性连接于所述第一VSS走线并与所述第一VSS走线和所述触控走线均异层设置。

进一步地，所述像素驱动电路层包括半导体层，所述半导体层包括像素驱动电路的晶体管的有源图案以及所述第二VSS走线。

进一步地，所述第二VSS走线的电阻率小于所述有源图案的沟道区的电阻率。

进一步地，所述像素驱动电路层还包括导电层，所述导电层包括所述晶体管的源极图案、漏极图案以及连接部，所述连接部电性连接于所述第一VSS走线和所述第二VSS走线之间。

进一步地，所述导电层还包括第一VDD走线和第二VDD走线，第一VDD走线和第二VDD走线交叉设置并相互电性连接。

进一步地，所述发光器件层包括阳极层，所述阳极层包括所述阳极和所述触控电极。

进一步地，所述第一VSS走线和所述第二VSS走线交叉设置，所述第二VSS走线和所述触控走线交叉设置。

进一步地，所述像素驱动电路层包括电性连接于所述像素驱动电路的数据线，所述触控走线与所述数据线平行，所述触控走线的数量小于或等于所述数据线的数量。

进一步地，所述走线层还包括电性连接于像素驱动电路的复位信号线，所述复位信号线与所述第一VSS走线平行。

根据本申请的另一方面，提供了一种显示终端，所述显示终端包括终端主体和所述显示面板，所述终端主体与所述显示面板相连接。

通过将所述第二VSS走线电性连接于所述第一VSS走线并与所述第一VSS走线和所述触控走线均异层设置，根据本申请的各方面能够通过与所述第一VSS走线异层的第二VSS走线接入VSS信号，避免VSS信号与触控信号同层接入，降低VSS走线与触控走线短路的风险，同时由于VSS信号可以通过第二VSS走线接入，而非从面板两侧接入，能够降低显示面板的边框尺寸，实现窄边框的设计要求。此外，由于实现第二VSS走线与所述第一VSS走线和所述触控走线均异层设置具备充足的实施空间，灵活性强，可以通过多种方案实现，且对于像素驱动电路部分以及触控部分没有影响，能够兼容已有的显示面板的结构设计。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1示出本申请实施例的显示面板的第一种结构示意图。

图2示出本申请实施例的显示面板的第二种结构示意图。

图3示出本申请实施例的显示面板的布线示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本申请的主旨。

本申请主要提供了一种显示面板，所述显示面板可以为有机电致发光二极管(Organic Light-Emitting Diode，OLED)显示面板。优选的，由于有源矩阵有机发光二极管(Active-Matrix Organic Light-Emitting Diode，AMOLED)采用有源方式进行驱动，电源线的布置复杂，为了适应窄边框的设计要求，同时提高面板设计的兼容性，本申请尤其适用于AMOLED显示面板。以下，本申请将以OLED显示面板为例进行说明，但本领域技术人员应当理解，本申请的适用场景并不局限于此。

具体的，本申请的显示面板可包括像素驱动电路层、走线层以及发光器件层。走线层位于所述像素驱动电路层上，发光器件层位于所述走线层上。即，像素驱动电路层、走线层以及发光器件层可依次层叠设置。

其中，所述像素驱动电路层可包括多个像素驱动电路，所述像素驱动电路可以为例如2T1C、3T1C等结构。以2T1C电路为例，所述像素驱动电路可包括开关晶体管、驱动晶体管以及电容，所述开关晶体管的栅极电性连接于扫描线，所述开关晶体管的源极电性连接于数据线，所述驱动晶体管的栅极电性连接于所述开关晶体管的漏极；所述驱动晶体管的漏极电性连接于预设的电源，所述驱动晶体管的源极电性连接于发光器件层的发光器件，以驱动发光器件发光；所述电容的一端电性连接于所述驱动晶体管的栅极。当所述扫描线为高电平时，所述开关晶体管为导通状态，此时所述数据线上的数据信号被传输至所述驱动晶体管的栅极处，进而控制所述驱动晶体管导通，以使所述发光器件发光。在所述驱动晶体管不断开关的情形下，所述电容能够储存电量，使所述发光器件持续发光。

进一步地，所述走线层可包括第一VSS走线和触控走线，所述触控走线电性连接于对应的触控电极。所述第一VSS走线可用于传输所述阴极上的VSS信号。在实际应用中，所述第一VSS走线可以是低电源电压走线，该走线上的VSS电压可以为0V，也可以为例如0.5V等接近0V的低电源电压。

在一实施例中，所述触控走线可用于传输触控信号。所述触控走线可电性连接于所述显示面板的触控电极，所述触控电极与所述显示面板中对应的电极形成耦合。耦合的方式可以是自电容方式，也可以是互电容方式。例如，当手指按压在所述显示面板的屏幕上后，所述触控走线上的触控信号发生变化，以此根据所述触控信号的变化情况来定位手指触摸的位置，进而实现触控功能。应当理解，显示面板的触控功能能够以各种可能的方式进行实现，本申请对于显示面板的触控功能具体如何实现并不限定。

进一步地，所述发光器件层包括电性连接于多个像素驱动电路的多个发光器件，每一所述发光器件包括阳极、阴极和电性连接于所述阳极和阴极之间的发光部。所述发光部件可发出例如红、绿或蓝等颜色的光线。在本申请中，所述像素驱动电路可驱动至少一个所述发光器件。所述像素驱动电路驱动的发光器件的数目可根据需要设置，本申请对此并不限定。示例性的，每一所述像素驱动电路驱动一所述发光器件。

在一实施例中，所述走线层还包括第一阳极走线，所述阳极可电性连接于所述第一阳极走线，所述第一阳极走线可电性连接于所述驱动晶体管的源极或漏极，所述阴极可电性连接于所述第一VSS走线。多条所述第一VSS走线之间相互平行。

为了更清楚的示意出所述显示面板中各走线之间的关系，以下将结合图1为例进行说明。图1示出本申请实施例的显示面板的第一种结构示意图。参见图1，所述显示面板可包括依次层叠设置的基板1、缓冲层2、栅极绝缘层3、内质层4、层间绝缘层5、第一平坦层6、第二平坦层7以及像素定义层8。第二平坦层7以及像素定义层8均图案化设置。所述像素驱动电路层、走线层以及发光器件层可根据需要堆叠于所述显示面板的前述各层上。

其中，所述发光器件层包括阳极层，所述阳极层包括所述阳极和所述触控电极。参见图1，阳极81可通过连接孔810电性连接于所述第一阳极走线72。所述阳极可以图案化设置，阳极82与阳极81可以为阳极图案的组成部分，阳极82可与阳极81电性连接。所述触控电极83通过连接孔830电性连接于所述触控走线73。阳极81、阳极82以及触控电极83同层间隔设置。示例性的，阳极81、阳极82以及触控电极83可设置于第二平坦层7上。

进一步地，所述显示面板还包括第二VSS走线31，所述第二VSS走线31电性连接于所述第一VSS走线71并与所述第一VSS走线71和所述触控走线73均异层设置。通过将所述第二VSS走线电性连接于所述第一VSS走线并与所述第一VSS走线和所述触控走线均异层设置，本申请实施例能够通过与所述第一VSS走线异层的第二VSS走线接入VSS信号，避免VSS信号与触控信号同层接入，降低VSS走线与触控走线短路的风险，同时由于VSS信号可以通过第二VSS走线接入，而非从面板两侧接入，能够降低显示面板的边框尺寸，实现窄边框的设计要求。此外，由于实现第二VSS走线与所述第一VSS走线和所述触控走线均异层设置具备充足的实施空间，灵活性强，可以通过多种方案实现，且对于像素驱动电路部分以及触控部分没有影响，能够很好的兼容已有的显示面板的结构设计。

进一步地，所述像素驱动电路层包括半导体层，所述半导体层包括像素驱动电路的晶体管的有源图案以及所述第二VSS走线。所述第二VSS走线与所述有源图案同层设置。例如，在图1中，所述第二VSS走线31与所述有源图案34均设置于所述缓冲层2上。所述第二VSS走线31可以采用与所述有源图案34相同的材料，例如多晶硅(PolycrystallineSilicon)。通过将所述第二VSS走线与所述有源图案同层设置，本申请实施例能够在实现窄边框设计的同时复用现有的array工艺，进而减少制备显示面板的工艺流程，提升显示面板生产的兼容性。

在一实施例中，所述第二VSS走线的电阻率小于所述有源图案的沟道区的电阻率。本申请实施例中，为了使所述第二VSS走线能够更加稳定地与所述第一VSS走线电性连接，当所述第二VSS走线采用与所述有源图案相同的半导体材料时，所述第二VSS走线的掺杂浓度高于所述有源图案的沟道区的掺杂浓度，进而使得所述第二VSS走线的电阻率小于所述有源图案的沟道区的电阻率，以便提升所述第二VSS走线的导电能力。

在一实施例中，所述像素驱动电路层还包括导电层，所述导电层包括所述晶体管的源极图案、漏极图案以及连接部，所述连接部电性连接于所述第一VSS走线和所述第二VSS走线之间。以图1为例，所述导电层可包括所述晶体管的源极图案62、漏极图案63以及连接部61。所述源极图案62、漏极图案63以及连接部61同层设置，且均位于所述层间绝缘层上。

其中，所述源极图案62与所述漏极图案63的位置可以互换，这与所述晶体管实际为N型还是P型有关，因此在其他实施例中图1中的62也可以是漏极图案，63也可以是源极图案。应当理解，所述源极图案62以及漏极图案63的位置设置是示例性的。

其中，所述连接部61电性连接于所述第一VSS走线71和所述第二VSS走线31之间。所述连接部61可通过连接孔710与所述第一VSS走线71电性连接，所述连接孔710可以为倒梯形结构，贯穿在所述第一平坦层6内；所述连接部61还可通过连接孔610与所述第二VSS走线31电性连接，所述连接孔610也为倒梯形结构，依次贯穿所述栅极绝缘层3、内质层4以及层间绝缘层5。换句话说，所述连接部61作为所述第一VSS走线71和所述第二VSS走线31之间的连接中介，相比于直接将所述第一VSS走线71和所述第二VSS走线31连接的方案，使得所述第一VSS走线71和所述第二VSS走线31之间的连接能够更加稳固，降低所述第一VSS走线和所述第二VSS走线连接中断的风险。

在一实施例中，如图1所示，所述连接部61在所述基板1上的正投影与所述第二走线31在所述基板1上的正投影完全交叠，所述连接部61的尺寸与所述第二VSS走线31的尺寸相同，所述第二VSS走线31的尺寸则可按照所述源极图案62或所述漏极图案63的大小制作，如此能够在既有工艺的基础上批量化的制作所述连接部61以及所述第二VSS走线31，提高显示面板的制备效率。另外，所述第一VSS走线71在所述基板1的正投影可与所述连接部61在所述基板1上的正投影部分交叠，所述第一VSS走线71的尺寸大于所述连接部61的尺寸，以增加所述第一VSS走线的宽度，提高第一VSS走线上的抗干扰能力，使得第一VSS走线上的VSS信号更加稳定。

在一实施例中，所述源极图案电性连接于所述晶体管的源电极部，所述漏极图案电性连接于所述晶体管的漏电极部。例如在图1中，所述源极图案62可通过连接孔620电性连接于所述晶体管的源电极部32，所述漏极图案63可通过连接孔630电性连接于所述晶体管的漏电极部33。所述有源图案34位于所述源电极部32以及所述漏电极部33之间。所述源电极部32、所述漏电极部33、所述有源图案34以及所述第二VSS走线31均同层设置。

在一实施例中，所述导电层还包括第一VDD走线和第二VDD走线，第一VDD走线和第二VDD走线交叉设置并相互电性连接，构成网状结构。示例性的，所述第一VDD走线64可设置于所述漏极图案63的左侧，并与所述漏极图案同层设置。所述第一VDD走线64和所述第二VDD走线(图1中未示出)均可以是高电源电压走线，用于传输所述像素驱动电路的高电源电压信号，例如1.8V、3.3V等。将所述第一VDD走线和第二VDD走线交叉设置并相互电性连接，有利于规整高电源电压的信号走线，快速将高电源电压信号递送到不同的像素驱动电路，降低电源走线过长所带来的信号时延。

在一实施例中，所述第一VSS走线和所述第二VSS走线交叉设置，所述第二VSS走线和所述触控走线交叉设置。所述第一VSS走线与所述触控走线平行设置。通过将所述第一VSS走线和所述第二VSS走线交叉设置，所述第二VSS走线和所述触控走线交叉设置，能够进一步降低所述第一VSS走线与所述第二VSS走线之间的串扰，同时降低所述第二VSS走线和所述触控走线之间的串扰，提升显示面板工作的稳定性。

在一实施例中，参考图1，所述像素驱动电路层还可包括栅极层和数据信号层，所述栅极层包括栅极走线41，所述栅极走线41用于传输扫描信号，该扫描信号可以是行扫描信号；所述数据信号层包括数据信号走线51，所述数据信号走线51用于传输数据信号，以驱动对应的发光器件发光。

进一步地，如图1所示，所述走线层还包括电性连接于像素驱动电路的复位信号线74，所述复位信号线74与所述第一VSS走线71平行。示例性的，所述复位信号线74可通过开关电性连接于所述阳极，以便在所述像素驱动电路出现异常时进行复位。

图2示出本申请实施例的显示面板的第二种结构示意图。如图2所示，在另一种实施例中，图1中的第二VSS走线31可以替换为第三VSS走线21。所述第三VSS走线电性连接于所述第一VSS走线并与所述第一VSS走线和所述触控走线均异层设置。与图1不同的是，所述第三VSS走线21位于所述基板1上。

在一个示例中，所述第三VSS走线可以采用与遮光层(BSM，图2中未示出)同样的材料，并与所述遮光层同层设置。所述第三VSS走线可以参考所述第一VSS走线进行适当的向下延伸，所述第三VSS走线的其他设置可参照所述第一VSS走线进行适应性调整。在另一个示例中，若所述驱动晶体管层的下方还设置有其他晶体管，则所述第三VSS走线也可参照该其他晶体管再次适当进行下调，并同样采用与该其他晶体管的有源图案的沟道层相同的材料。需要说明的是，由于所述驱动晶体管层的源电极部32以及所述漏电极部33设置于所述缓冲层上，因此为了避免所述第三VSS走线与所述驱动晶体管层的源电极部32以及所述漏电极部33上方的走线相互干扰，尽量将所述第三VSS走线参考所述第一VSS走线进行适当的向下延伸，而非向上缩短。可以理解，在实际应用中，上述实施例还可以存在其他变形，本申请对于第三VSS走线的具体位置并不限定。

图3示出本申请实施例的显示面板的布线示意图。请参阅图3，从俯视的角度观察所述显示面板，所述显示面板包括行列排布的像素单元阵列，每一像素单元包括红色子像素单元R、绿色子像素单元G以及蓝色子像素单元B。其中，四个红色子像素单元R位于正方形方格的顶点，绿色子像素单元G位于正方形方格各边的中点，蓝色子像素单元B位于正方形方格的对角线交叉点处。每一子像素单元均设置有发光部件。

结合图1和图3，所述第一VSS走线71可沿竖直方向排列，所述第一VSS走线71、所述第一VDD走线64、所述复位信号线74以及所述数据信号走线51相互平行，所述第一VSS走线71、所述第一VDD走线64、所述复位信号线74以及所述数据信号走线51均接入到所述像素单元阵列中对应列的子像素单元中。所述触控走线73与所述第一VSS走线71平行设置，所述触控走线73设置于相邻两列子像素单元之间。

继续参见图1和图3，所述第二VSS走线31可沿水平方向排列，所述第二VSS走线31、所述栅极走线41以及所述第二VDD走线65相互平行。所述第二VSS走线31、所述栅极走线41以及所述第二VDD走线65均接入到所述像素单元阵列中对应行的子像素单元中。所述第二VSS走线31设置于每相邻两行子像素单元之间。所述第二VSS走线31与所述第一VSS走线71交叉设置，且通过CNT孔30电性连接。所述CNT孔可以为所述连接孔710、所述连接部61以及所述连接孔610的统称。

在一实施例中，所述像素驱动电路层包括电性连接于所述像素驱动电路的数据线，所述触控走线与所述数据线平行，所述触控走线的数量小于或等于所述数据线的数量。例如，参见图3，相邻两所述触控走线73之间间隔有三列子像素单元，每间隔三列子像素单元设置一条所述触控走线；每列子像素单元均对应设置一条数据线。因此，所述触控走线的数量小于或等于所述数据线的数量，如此能够减少触控走线的数量，减小显示面板的边框，从而适应显示面板窄边框的设计要求。

综上，本申请通过将所述第二VSS走线电性连接于所述第一VSS走线并与所述第一VSS走线和所述触控走线均异层设置，能够通过与所述第一VSS走线异层的第二VSS走线接入VSS信号，避免VSS信号与触控信号同层接入，降低VSS走线与触控走线短路的风险，同时由于VSS信号可以通过第二VSS走线接入，而非从面板两侧接入，能够降低显示面板的边框尺寸，实现窄边框的设计要求。此外，由于实现第二VSS走线与所述第一VSS走线和所述触控走线均异层设置具备充足的实施空间，灵活性强，可以通过多种方案实现，且对于像素驱动电路部分以及触控部分没有影响，能够兼容已有的显示面板的结构设计。

此外，本申请还提供了一种显示终端，所述显示终端包括终端主体和所述显示面板，所述终端主体与所述显示面板相连接。可以理解，对于所述显示终端的具体应用场景，本申请并不限定。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的显示面板及显示终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。