高电子迁移率晶体管及其制作方法

技术领域

本发明涉及一种高电子迁移率晶体管及其制作方法。

背景技术

以氮化镓基材料(GaN-based materials)为基础的高电子迁移率晶体管具有于电子、机械以及化学等特性上的众多优点，例如宽能隙、高击穿电压、高电子迁移率、大弹性模数(elastic modulus)、高压电与压阻系数(high piezoelectric and piezoresistivecoefficients)等与化学钝性。上述优点使氮化镓基材料可用于如高亮度发光二极管、功率开关元件、调节器、电池保护器、面板显示驱动器、通讯元件等应用的元件的制作。

发明内容

本发明一实施例揭露一种制作高电子迁移率晶体管(high electron mobilitytransistor,HEMT)的方法。首先形成一第一阻障层于一基底上，然后形成一P型半导体层于该第一阻障层上，形成一硬掩模于该P型半导体层上，图案化该硬掩模以及该P型半导体层，再形成一间隙壁于该硬掩模以及该P型半导体层旁。

本发明另一实施例揭露一种制作高电子迁移率晶体管(high electron mobilitytransistor,HEMT)的方法。首先形成一第一阻障层于一基底上，然后形成一P型半导体层于该第一阻障层上，图案化该P型半导体层，再形成一间隙壁于该硬掩模以及该P型半导体层旁。

本发明又一实施例揭露一种高电子迁移率晶体管(high electron mobilitytransistor,HEMT)，其主要包含一缓冲层设于一基底上、一第一阻障层设于该缓冲层上、一P型半导体层设于该第一阻障层上以及一间隙壁设于P型半导体层旁。

附图说明

图1至图5为本发明一实施例制作一高电子迁移率晶体管的方法示意图；

图6为本发明一实施例的一高电子迁移率晶体管的结构示意图；

图7至图12为本发明一实施例制作一高电子迁移率晶体管的方法示意图。

主要元件符号说明

12 基底 14 缓冲层

16 第一阻障层 18 P型半导体层

20 硬掩模 22 间隙壁

24 第二阻障层 26 保护层

28 栅极电极 30 源极电极

32 漏极电极 34 栅极结构

42 基底 44 缓冲层

46 第一阻障层 48 P型半导体层

50 间隙壁 52 第二阻障层

54 硬掩模 56 保护层

58 栅极电极 60 源极电极

62 漏极电极 64 栅极结构

具体实施方式

请参照图1至图5，图1至图5为本发明一实施例制作一高电子迁移率晶体管的方法示意图。如图1所示，首先提供一基底12，例如一由硅、碳化硅或氧化铝(或可称蓝宝石)所构成的基底，其中基底12可为单层基底、多层基底、梯度基底或上述的组合。依据本发明其他实施例基底12又可包含一硅覆绝缘(silicon-on-insulator,SOI)基底。

然后于基底12表面形成一缓冲层14。在一实施利中，缓冲层14包含III-V族半导体例如氮化镓，其厚度可介于0.5微米至10微米之间。在一实施利中，可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemicalvapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺或上述组合于基底12上形成缓冲层14。

接着形成一第一阻障层16于缓冲层14表面。在本实施例中第一阻障层16较佳包含III-V族半导体例如氮化铝镓(Al

随后依序形成一P型半导体层18以及一硬掩模20于第一阻障层16表面。在一实施利中，P型半导体层18较佳包含P型III-V族半导体例如P型氮化镓，且可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemicalvapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺或上述组合于第一阻障层16表面形成P型半导体层18。硬掩模20则可包含介电材料或导电/金属材料，例如可包含但不局限于氮化硅、氧化硅或氮化钛。

如图2所示，接着进行一图案转移制作工艺图案化硬掩模20及P型半导体层18，例如可先利用一图案化掩模(图未示)为掩模去除部分硬掩模20及部分P型半导体层18并暴露出图案化的P型半导体层18两侧的第一阻障层16表面，其中图案化的P型半导体层18较佳于后续制作工艺中成为高电子迁移率晶体管栅极结构的一部分。值得注意的是，为了避免后续所制备的元件因连续的P型半导体层18产生微负载效应(micro loading effect)，本阶段所进行的图案转移制作工艺较佳在图案化P型半导体层18的时候完全去除图案化的P型半导体层18两侧的剩余P型半导体层18并暴露出第一阻障层16表面，因此图案化的P型半导体层18两侧的第一阻障层16顶部可能切齐或略低于P型半导体层18正下方的第一阻障层16顶部。

如图3所示，然后形成一间隙壁22于硬掩模20以及P型半导体层18旁。更具体而言，本阶段形成间隙壁22的方法可先全面性形成一由介电材料所构成的衬垫层(图未示)于基底12上并覆盖第一阻障层16及硬掩模20，然后利用一回蚀刻制作工艺去除部分衬垫层，以于P型半导体层18与硬掩模20侧壁形成间隙壁22，其中间隙壁22顶部较佳切齐硬掩模20顶部。在本实施例中，间隙壁22虽以单一间隙壁为例，但不局限于此，又可依据制作工艺或产品需求调整衬垫层的数量以于P型半导体层18及硬掩模20侧壁形成一个或一个以上如两个、三个甚至四个间隙壁，其中侧壁20子可包含I形以及/或L形，且各间隙壁均可包含但不局限于氧化硅、氮化硅、氮氧化硅以及/或氮碳化硅，这些变化型均属本发明所涵盖的范围。

如图4所示，接着形成一第二阻障层24于间隙壁22两侧的第一阻障层16表面。在本实施例中第一阻障层16与第二阻障层24均较佳包含III-V族半导体例如氮化铝镓(Al

如同上述形成第一阻障层16的方式，可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemical vapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺或上述组合于第一阻障层16上形成第二阻障层24。

然后如图5所示，先形成一保护层26于第二阻障层24、间隙壁22及硬掩模20表面，再形成一栅极电极28于硬掩模20上以及源极电极30与漏极电极32于栅极电极28两侧，其中P型半导体层18、硬掩模20以及栅极电极28可一同构成一栅极结构34。在本实施例中，可先进行一光刻暨蚀刻制作工艺去除P型半导体层18或硬掩模20正上方的部分保护层26形成凹槽(图未示)，形成一栅极电极28于凹槽内，去除间隙壁22两侧的部分保护层26形成二凹槽，再分别形成源极电极30与漏极电极32于栅极电极28两侧。

值得注意的是，本实施例中的硬掩模20较佳由导电材料，例如氮化钛所构成，因此栅极电极28可直接设置于硬掩模20表面而不需与P型半导体层18直接接触。另外在本实施例中，栅极电极28、源极电极30以及漏极电极32较佳由金属所构成，其中栅极电极28较佳由萧特基金属所构成而源极电极30与漏极电极32较佳由欧姆接触金属所构成。依据本发明一实施例，栅极电极28、源极电极30及漏极电极32可各自包含金、银、铂、钛、铝、钨、钯或其组合。在一些实施例中，可利用电镀制作工艺、溅镀制作工艺、电阻加热蒸镀制作工艺、电子束蒸镀制作工艺、物理气相沉积(physical vapor deposition,PVD)制作工艺、化学气相沉积制作工艺(chemical vapor deposition,CVD)制作工艺、或上述组合于上述凹槽内形成导电材料，然后再利用单次或多次蚀刻将电极材料图案化以形成栅极电极28、源极电极30以及漏极电极32。至此即完成本发明一实施例的一高电子迁移率晶体管的制作。

请继续照图6，图6另揭露本发明一实施例的一高电子迁移率晶体管的结构示意图。如图6所示，高电子迁移率晶体管如图5的实施例般包含缓冲层14设于基底12上、第一阻障层16设于缓冲层14上、P型半导体层18设于第一阻障层16上、栅极电极28设于P型半导体层18上、硬掩模20设于P型半导体层18上、间隙壁22设于P型半导体层18及硬掩模20旁、第二阻障层24设于间隙壁22旁的第一阻障层16上以及源极电极30及漏极电极32设于间隙壁22两侧的第二阻障层24上。

需注意的是，相较于图5实施例中的硬掩模20包含导电材料，本实施例中的硬掩模20可依据制作工艺需求选用导电或介电材料，例如可包含但不局限于氧化硅或氮化硅，因此栅极电极28较佳穿过硬掩模20并直接接触P型半导体层18表面，或从另一角度来看硬掩模20较佳设于P型半导体层18上并同时环绕栅极电极28。

请参照图7至图12，图7至图12为本发明一实施例制作一高电子迁移率晶体管的方法示意图。如图1所示，首先提供一基底42，例如一由硅、碳化硅或氧化铝(或可称蓝宝石)所构成的基底，其中基底42可为单层基底、多层基底、梯度基底或上述的组合。依据本发明其他实施例基底42又可包含一硅覆绝缘(silicon-on-insulator,SOI)基底。

然后于基底42表面形成一缓冲层44。在一实施利中，缓冲层44包含III-V族半导体例如氮化镓，其厚度可介于0.5微米至10微米之间。在一实施利中，可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemicalvapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺或上述组合于基底42上形成缓冲层44。

接着形成一第一阻障层46于缓冲层44表面。在本实施例中第一阻障层46较佳包含III-V族半导体例如氮化铝镓(Al

随后形成一P型半导体层48于第一阻障层46表面。在一实施利中，P型半导体层48较佳包含P型氮化镓，且可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemical vapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vaporphase epitaxy,HVPE)制作工艺或上述组合于第一阻障层46表面形成P型半导体层48。

接着如图2进行一图案转移制作工艺图案化P型半导体层48，例如可先利用一图案化掩模(图未示)为掩模去除部分P型半导体层48并暴露出图案化的P型半导体层48两侧的第一阻障层46表面，其中图案化的P型半导体层48较佳于后续制作工艺中成为高电子迁移率晶体管栅极结构的一部分。如同前述实施例，为了避免后续所制备的元件因连续的P型半导体层产生微负载效应(micro loading effect)，本阶段所进行的图案转移制作工艺较佳在图案化P型半导体层48的时候完全去除图案化的P型半导体层48两侧的剩余P型半导体层48并暴露出第一阻障层46表面，因此图案化的P型半导体层48两侧的第一阻障层46顶部可能切齐或略低于P型半导体层48正下方的第一阻障层46顶部。

如图8所示，然后形成一间隙壁50于P型半导体层48旁。更具体而言，本阶段形成间隙壁48的方法可先全面性形成一由介电材料所构成的衬垫层(图未示)于基底42上并覆盖第一阻障层46及P型半导体层48，然后利用一回蚀刻制作工艺去除部分衬垫层，以于P型半导体层48侧壁形成间隙壁50。由于本实施例的P型半导体层48上并未形成硬掩模，因此间隙壁50顶部较佳切齐P型半导体层48顶部。在本实施例中，间隙壁50虽以单一间隙壁为例，但不局限于此，又可依据制作工艺或产品需求调整衬垫层的数量以于P型半导体层48侧壁形成一个或一个以上如两个、三个甚至四个间隙壁，其中间隙壁50可包含I形以及/或L形，且各间隙壁均可包含但不局限于氧化硅、氮化硅、氮氧化硅以及/或氮碳化硅，这些变化型均属本发明所涵盖的范围。

如图9所示，接着形成一第二阻障层52于间隙壁50两侧的第一阻障层46表面以及P型半导体层48顶部。在本实施例中第一阻障层46与第二阻障层52均较佳包含III-V族半导体例如氮化铝镓(Al

如同上述形成第一阻障层46的方式，可利用分子束外延制作工艺(molecular-beam epitaxy,MBE)、有机金属气相沉积(metal organic chemical vapor deposition,MOCVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺或上述组合于第一阻障层46上形成第二阻障层52。

如图10所示，然后形成一硬掩模54并全面性覆盖第二阻障层52及暴露出的间隙壁50。在本实施例中，硬掩模54可包含介电材料或导电/金属材料，例如可包含但不局限于氮化硅、氧化硅、氮化钛或氧化铝。

如图11所示，随后进行一平坦化制作工艺，例如利用化学机械研磨制作工艺去除部分硬掩模54以及P型半导体层48上的所有第二阻障层52，使剩余的硬掩模54如间隙壁50两侧的硬掩模54顶部切齐P型半导体层48顶部。

最后如图12所示，先形成一保护层56于硬掩模54表面，再形成一栅极电极58于P型半导体层48上的保护层56内以及源极电极60与漏极电极62于栅极电极58两侧，其中P型半导体层48与栅极电极58可一同构成一栅极结构64。在本实施例中，可先进行一光刻暨蚀刻制作工艺去除P型半导体层48正上方的部分保护层56形成凹槽(图未示)，形成一栅极电极58于凹槽内，去除间隙壁50两侧的部分保护层56及部分硬掩模54形成二凹槽，再分别形成源极电极60与漏极电极62于凹槽内。

在本实施例中，栅极电极58、源极电极60以及漏极电极62较佳由金属所构成，其中栅极电极58较佳由萧特基金属所构成而源极电极60与漏极电极62较佳由欧姆接触金属所构成。依据本发明一实施例，栅极电极58、源极电极60及漏极电极62可各自包含金、银、铂、钛、铝、钨、钯或其组合。在一些实施例中，可利用电镀制作工艺、溅镀制作工艺、电阻加热蒸镀制作工艺、电子束蒸镀制作工艺、物理气相沉积(physical vapor deposition,PVD)制作工艺、化学气相沉积(chemical vapor deposition,CVD)制作工艺、或上述组合于上述凹槽内形成导电材料，然后再利用单次或多次蚀刻将电极材料图案化以形成栅极电极58、源极电极60以及漏极电极62。至此即完成本发明一实施例的一高电子迁移率晶体管的制作。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。