用于在宽带隙半导体器件上形成欧姆接触的方法和宽带隙半导体器件

技术领域

本公开涉及一种用于在宽带隙半导体器件上形成欧姆接触的方法，该方法包括在宽带隙半导体材料的至少一个界面区的顶部上沉积并退火金属材料。本公开还涉及一种宽带隙半导体器件，包括半导体本体或外延层，该半导体本体或外延层包括宽带隙半导体材料和至少一个欧姆接触区。

背景技术

M.W.Cole、P.C.Joshi、和M.Ervin的一篇论文涉及“用于高功率和高温器件应用的n-SiC上脉冲激光沉积的Ni

最近，V.K.Sundaramoorthy、R.A.Minamisawa、L.Kranz、L.Knoll、G.Alfieri在2017年9月举行的国际碳化硅及相关材料会议(International Conference on SiliconCarbide and Related Materials)上发表的一篇关于“在低退火温度下形成到n-型4H-SiC的欧姆接触”的论文报道了使用掺杂剂偏析技术在低退火温度下形成到n-型4H-SiC层的欧姆接触的。这是通过在1700℃下用磷注入n-SiC外延层随后活化来实现的。

发明内容

本公开的实施例涉及改进的宽带隙半导体器件及其制造方法，其易于实现并且在制造期间允许很大的灵活性。例如，需要改进的制造方法，其允许在相对较低的温度下形成欧姆接触。

根据本公开的第一方面，提供了一种用于在宽带隙半导体器件上形成欧姆接触的方法。该方法包括使用小于15keV的注入能量通过宽带隙半导体器件的第一表面浅注入掺杂剂，以在宽带隙半导体材料中形成至少一个界面区，在低于1100℃的温度下对包括注入的掺杂剂的至少一个界面区进行热处理(尤其是快速热处理)，然后在至少一个界面区的顶部上沉积金属材料以形成至少一个欧姆接触区。可选地，该方法还包括在低于700℃的退火温度下对沉积的金属材料进行退火。

此外，发明人已经发现，通过以小于15keV的注入能量向宽带隙半导体材料中注入适当的掺杂剂来形成相对较浅的界面层，然后在将金属材料沉积在至少一个界面层的顶部之前在低于1100℃的温度下对该界面层进行热处理，允许完全避免或至少显著降低用于形成欧姆接触的后续退火步骤的温度。例如，可以在5keV的能量将10

在沉积金属材料之后包括可选的低温退火步骤可以改善或实现某些金属材料(例如，碳化钛(TiC))的欧姆接触行为。

在至少一个实施例中，浅注入是以小于10keV，特别是5keV或以下的注入能量执行的。

在至少一个实施例中，快速热处理是以1000℃的温度和/或五分钟的持续时间执行的。

在至少一个实施例中，在450℃、550℃、或700℃的退火温度下对沉积的金属材料进行退火。

上述处理参数导致非常浅的界面区，可以用非常低的处理时间和/或温度对该界面区进行热处理。此外，这减少了对半导体器件的其他部分及其制造工艺的副作用。

在至少一个实施例中，宽带隙半导体材料包括碳化硅。在至少一个实施例中，沉积的金属材料形成至少一个接触金属层，而不与至少一个界面区中的宽带隙半导体材料发生化学反应。在至少一个实施例中，由沉积的金属材料形成的至少一个欧姆接触区比至少一个界面区更厚。与先前的基于碳化硅的宽带隙半导体器件相反，通过在宽带隙半导体材料(例如，碳化硅)上沉积金属材料而形成的层不与半导体材料发生反应(例如，以形成硅化物层)，而是形成金属层(例如，接触金属层)，该金属层可以比任何中间层(例如，下层界面区)更厚。

根据至少一个实施例，第一表面对应于宽带隙半导体器件的顶表面，并且金属材料沉积在至少一个界面区的顶部，以在宽带隙半导体器件的前侧上形成至少一个欧姆接触区。根据第一方面的方法对于前侧处理特别有用，因为相对较短和/或低温的处理步骤对在宽带隙半导体器件的顶表面处或附近形成的有源结构的影响减小。

根据至少一个实施例，在形成界面区之后，进行进一步的处理步骤以形成特定的宽带隙半导体器件。所公开的工艺降低了半导体处理过程中的复杂性，因为快速热处理可以在处理的早期进行，例如，在进行金属氧化物半导体(MOS)处理之前，因此不影响任何进一步的处理步骤。

根据至少一个实施例，在形成至少一个界面区或至少一个欧姆接触区中的至少一者之前，执行宽带隙半导体器件的前侧处理。例如，在沉积金属材料之前，可以在宽带隙半导体器件的表面上形成氧化物层或钝化层中的至少一者。通过完全不存在接触退火步骤或相对较低的退火温度，能够实现宽带隙半导体器件的早期前侧处理，这将不会影响半导体器件的其他部分，例如，先前形成的氧化物层或钝化层。特别地，由于执行了较低温度的退火，所以可以在处理前侧电介质之后进行退火。这意味着可以在没有任何光刻对准工艺的情况下形成欧姆接触。

根据至少一个实施例，执行宽带隙半导体器件的背侧处理，包括热处理步骤，这导致界面区的热处理。例如，可以在半导体器件的第二表面上形成至少一个背侧接触，其中，形成至少一个背侧接触包括退火步骤，该退火步骤导致界面区的热处理。通常在形成半导体器件的前侧接触之前执行的一些步骤(例如，形成背侧接触)可能导致半导体器件在其制造过程中被加热。这样的热处理步骤也可以活化界面区中的掺杂剂，从而消除对于在界面区中注入的掺杂剂的单独热处理步骤的需要。

根据本公开的第二方面，公开了一种宽带隙半导体器件。该半导体器件包括：半导体本体或外延层，包括宽带隙半导体材料；至少一个界面区，被掺杂并布置在宽带隙半导体材料的注入层内，该至少一个界面区具有第一厚度；以及至少一个欧姆接触区，布置在至少一个界面区的顶部的接触层内，该至少一个欧姆接触区具有大于第一厚度的第二厚度。优选地，注入层是浅的，第一厚度对应于小于15keV的注入能量。优选地，至少一个欧姆接触区包括99％以上的金属材料。

根据第二方面的宽带隙半导体器件可以(例如)使用根据第一方面的制造方法很容易地制造，并且结合了欧姆接触的有利特性与使用宽带隙半导体器件的有利特性。例如，布置在碳化硅外延层内的非常薄的、高掺杂界面区能够实现欧姆接触行为，而不需要对布置在其顶部的金属接触层进行高温退火。

根据至少一个实施例，第一厚度对应于小于10keV，特别是5keV或低于5keV的注入能量。

根据至少一个实施例，至少一个界面区的厚度低于50nm，特别是25nm，或低于10nm。

根据至少一个实施例，至少一个欧姆接触区具有100nm的厚度。

上述器件参数和尺寸导致具有良好的电学和化学性质的非常紧凑的欧姆接触结构。

根据至少一个实施例，至少一个欧姆接触区形成宽带隙半导体器件的前侧接触，例如，在宽带隙半导体器件的有源区附近的接触结构。

根据至少一个实施例，宽带隙半导体器件具有1.5至3μm范围内的单元间距；和/或宽带隙半导体器件包括多个源极区和栅极区，并且对应的源极接触和栅极接触的宽度在0.75μm至1.5μm的范围内。如上文关于第一方面所述，可以在处理前侧电介质层之后进行较低温度退火。这意味着可以在没有任何光刻对准工艺的情况下进行欧姆接触，从而实现低单元间距，这反过来又允许更好的器件性能。

根据至少一个实施例，宽带隙半导体器件是包括至少一个沟槽结构的沟槽器件。至少一个界面区和至少一个欧姆接触区与至少一个沟槽结构横向相邻。在这样的半导体器件中，沟槽结构可以用来将自对准的欧姆接触区放置在沟槽结构旁边。

根据替代实施例，宽带隙半导体器件是平面器件，包括布置在半导体本体或外延层上方的层中的至少一个前侧结构。至少一个界面区和至少一个欧姆接触区与至少一个前侧结构横向相邻。类似地，在平面半导体器件中，在注入掺杂剂之前形成的前侧结构可以用来将自对准的欧姆接触区放置在前侧结构旁边，例如，在组合的接触栅极层中。

根据第一方面的上述制造方法适于形成不同种类的功率半导体器件，例如，结势垒肖特基(JBS)二极管、金属绝缘半导体场效应晶体管(MISFET)、金属氧化物半导体场效应晶体管(MOSFET)、绝缘栅双极型晶体管(IGBT)、结栅型场效应晶体管(JFET)、双极结型晶体管(BJT)、或累积场效应晶体管(ACCUFET)等。

根据本公开的第三方面，公开了一种宽带隙半导体器件，其是通过根据第一方面的任何一种方法形成的。

结合制造方法描述的特征和优点可以用在这些和类似的宽带隙半导体器件中，反之亦然。

本公开包括发明的多个方面。关于一个方面描述的每个特征在本文中也关于另一方面公开，即使在特定方面的上下文中没有明确提及相应的特征。

附图说明

包括附图以提供进一步的理解。在附图中，具有相同结构和/或功能的元件可以用相同的参考标记来表示。应当理解，图中所示的实施例是说明性表示，并且不一定是按比例绘制的。

图1以示意方式显示了根据本公开实施例的宽带隙半导体器件。

图2以示意方式显示了用于在宽带隙半导体器件上形成接触的方法。

图3显示了在注入后在1000℃下进行退火而没有进行热处理的六种不同测试结构的I-V特性。

图4显示了在注入后在450℃下进行退火而没有进行热处理的六种不同测试结构的I-V特性。

图5显示了在注入后在450℃下进行退火并在1000℃下进行热处理的六种不同测试结构的I-V特性。

图6显示了在注入后和金属化前的SiC层的SIMS分析。

图7显示了在450℃下进行退火而没有事先进行热处理的欧姆接触的SIMS分析。

图8显示了在1000℃下对掺杂剂进行热处理后在450℃下进行退火的欧姆接触的SIMS分析。

图9A至图12B显示了根据本公开实施例的用于形成各种宽带隙半导体沟槽器件的处理步骤。

图13A至图13F显示了根据本公开实施例的用于形成具有场和台面结构的宽带隙半导体器件的处理步骤。

图14A至图14D示出了根据本公开实施例的用于形成平面宽带隙半导体器件的处理步骤。

图15A和图15B显示了根据本公开实施例形成的镍接触的TEM图像。

具体实施方式

图1显示了根据本公开实施例的宽带隙半导体器件1。宽带隙半导体器件1包括宽带隙半导体材料2和形成在宽带隙半导体材料2的顶部上的接触区3。例如，接触区3可以包括形成在半导体本体(例如，衬底)或外延层(epilayer)中的至少一者上方的第一表面4上的金属化特征，该半导体本体或外延层包括宽带隙半导体材料2。

如图1所示，宽带隙半导体器件1包括高掺杂的界面区5，该界面区5形成在接触区3正下方的宽带隙半导体材料2内。应当注意，界面区5的第一厚度T

例如，可以使用以下关于图2详细描述的处理步骤来形成这样的结构。

在第一处理步骤S1中，在宽带隙半导体材料2中注入掺杂剂。例如，可以通过第一表面4以离子范围深度将磷离子注入碳化硅外延层内。可以在15keV或低于15keV(例如，5keV)的注入能量下以10

在随后的步骤S2中，对注入的掺杂剂进行热处理。掺杂剂的热处理将导致掺杂剂在非常窄的界面区5中的偏析。界面区5的厚度T

有时这种掺杂剂的热处理步骤被称为“活化”。然而，与传统的活化程序相反，步骤S2的热处理可能需要更低的活化温度和/或更低的处理持续时间。因此，为了避免与传统半导体处理步骤混淆，以下将使用术语“热处理”或“短活化”之一。

在形成界面区5之后，可以进行进一步的处理步骤，为了简单起见，图2中没有示出该步骤，但稍后将关于形成各种特定的宽带隙半导体器件1进行描述。

在图2所示的方法中，在步骤S3中，在宽带隙半导体器件1的第一表面4上沉积金属材料。可以使用任何合适的沉积方法和材料。例如，可以使用电子束(e-beam)沉积、溅射、化学气相沉积(CVD)等将镍(Ni)、钛(Ti)、铝(Al)、铂(Pt)、钯(Pd)、钴(Co)、钨(W)、碳化钨(WC)、氮化钛(TiN)、碳化钛(TiC)、钽(Ta)、碳化钽(TaC)、或钼(Mo)沉积在宽带隙半导体器件1的顶表面4上。

在可选的步骤S4中，可以对包括在步骤S3中沉积的金属材料的接触区3进行退火。与传统接触形成程序相反，例如，为了形成Ni基接触，可以省略退火。对于其他材料(例如，TiC)，可以使用相对较低的退火温度。例如，可以在450℃的温度下对沉积在注入磷的界面区5上的金属材料进行退火以形成金属层，该金属层充当先前在宽带隙半导体器件1内形成的有源结构(图1中未示出)的接触区3。

如接下来将要描述的，通过上述步骤形成的接触区3即使在相对较低的短活化和/或退火温度下也具有欧姆特性。因此，在稍后描述单个半导体器件及其制造方法之前，将参考图3至图8解释根据图2的制造过程中使用的各种参数的影响。

图3显示了在没有热处理步骤S2的情况下，在步骤S4中在1000℃的退火温度下退火的六种不同测试结构的I-V特性。可以看出，使用1000℃的相对较高的退火温度对金属材料进行退火会导致所形成的接触区3的线性I-V特性，即欧姆行为。

通常，电接触区3的欧姆行为是合乎需要的。然而，将步骤S3中沉积的金属材料加热到相对较高的温度(即，1000℃)的要求可能对形成在半导体器件1中或顶部上的其他部分产生负面影响。例如，在这样的高温退火步骤期间，形成为使宽带隙半导体器件1的控制栅极和类似结构绝缘的氧化物层或钝化层可能被损坏或至少被削弱。

图4显示了在步骤S4中在450℃的较低温度下退火的六个类似形成的测试结构的I-V特性。同样，在步骤S1中的掺杂剂的注入和步骤S3中沉积的金属材料的退火之间没有执行热处理步骤S2。仅450℃的较低退火温度的使用将减轻对形成在宽带隙半导体器件1中或其顶部上的其他部分的负面影响。然而，从图4中可以明显看出，电流I和电压V之间的关系是非线性的，这将对宽带隙半导体器件1的性能产生负面影响。

图5显示了根据本公开实施例的另外六个测试结构的I-V特性。具体地，在步骤S1中注入磷之后并在步骤S3中沉积金属材料之前，在步骤S2中在1000℃的温度下对这些测试结构进行热处理。然后，在随后的步骤S4中，在450℃的低退火温度下对接触区3进行退火。从图5可以看出，即使在450℃的相对较低的退火温度下，最后一组测试结构也显示出线性欧姆响应。

为了更好地解释如何实现根据图5的测试结构的有利性能，进行了大量二次离子质谱(SIMS)分析，如图6至图8所示。

图6显示了步骤S2之后(即，在宽带隙半导体材料2(例如，碳化硅(SiC))的顶层中使用低注入能量浅注入掺杂剂(例如，磷(P-))之后)的SIMS分析的结果。可以看出，很大比例的掺杂剂存在于靠近宽带隙半导体材料2的第一表面4(对应于图6中0nm的深度)的、厚度为25nm的相对较薄的表面层2a中。宽带隙半导体器件材料2的剩余深层2b大部分不受注入步骤的影响。这在一定程度上是通过使用不超过15keV的相对较低的注入能量来实现的，这防止了掺杂剂深度注入到宽带隙半导体器件材料2中。在该示例中，薄表面层2a和深层2b之间的边界与掺杂剂的强度计数已经下降到其最大值的10％的点重合。然而，其他边界定义也是可能的，例如，分别基于层2a和2b内的掺杂剂的平均强度计数的比率。

图7和图8显示了在关于图6分析的结构的第一表面4上形成接触区3之后的两次SIMS分析的结果。

在图7中，在没有对高掺杂的界面区5进行预先的热处理的情况下，将厚度为100nm的金属材料(例如，Ni)层沉积在第一表面4上。因此，在图7中，接触区3和对应于先前的第一表面4的高掺杂的宽带隙半导体器件材料2之间的接触界面位于100nm处。在没有任何热处理的情况下在这些样品上在惰性气氛中在450℃下对金属材料进行退火时，注入的磷掺杂剂移动到在沉积镍和/或退火期间形成的金属硅化物层的顶表面层3a。在所分析的示例中，磷(P-)在100nm深度处的强度计数仅为20。因此，在接触区3和宽带隙半导体材料2之间的接触界面处的净载流子浓度与原始外延层规范(例如，生长的或从先前的处理步骤接收的宽带隙半导体材料2)的净载流子密度相当。此外，SiC材料的一些硅(Si-)和碳(C3-)原子迁移到接触区3中。结果是相对较差的非欧姆接触行为，如图4所示。

在步骤S3中沉积金属材料之前并且在执行注入步骤S1之后，通过对包括掺杂剂的宽带隙半导体器件材料2的表面层2a进行热处理，对图8所示的样品进行短活化工艺。当在沉积50nm镍层之前在真空中在1000℃下对样品进行快速热处理(RTP)步骤，并且随后在镍沉积之后在450℃下进行退火时，注入的掺杂剂停留在窄界面区5内，其厚度对应于先前在注入期间形成的高掺杂表面层2a。如图8所示，接触区3内几乎不存在磷，表面附近的少量痕迹除外。无论如何，在测量的样品中，整个接触层3的磷含量低于相应镍浓度的1％。此外，在接触层3中只能看到非常低浓度的Si或C原子。也就是说，接触层3对应于金属接触，在测量的样品中包含99％以上(例如，99.8％以上)的纯金属。最后，与图7所示的结果相反，在界面区5的顶部可以看到氧(O-)浓度的明显峰值。这增加了接触区3和宽带隙半导体材料2之间的接触界面处的有效净载流子浓度，从而在450℃的相对较低温度下实现欧姆接触。

下表显示了通过在5keV下浅注入10

如前所述，图2公开的方法可以用来在不退火的情况下或者在不影响宽带隙半导体器件1中已经存在的任何氧化物界面或钝化层的低退火温度下实现欧姆接触行为。因此，将浅注入与相对低的注入能量相结合，然后进行热处理或短活化步骤，在工艺集成中提供了灵活性，并实现了多种新型宽带隙半导体器件(例如，SiC器件结构)。作为附加优点，可以集成诸如，Ti、TiN、TiC、或TaN的新颖的低电阻栅极金属，以允许所制造的宽带隙半导体功率器件(诸如，SiC功率MOSFET)的更快的开关速度。

在步骤S2中对掺杂剂的短活化可以在注入器件制造工艺中使用的另外的层之后并且在形成任何氧化物和/或钝化层之前进行。然后，在器件制造的任何后期阶段，可以在没有退火温度或低退火温度(例如，450℃)的情况下形成欧姆接触。结果，可以防止钝化层或栅极氧化物层中的严重掺杂剂扩散，这又可以导致成品宽带隙半导体器件1的阈值电压稳定性的提高。

接下来，使用图9A至18D更详细地描述多种具体的宽带隙半导体器件的形成。

图9A至12B显示了用于制造不同半导体沟槽器件的处理步骤。

例如，描述了图9A至12B中所示的ACCUFET 10的四种不同配置。为了简单起见，没有示出形成ACCUFET 10的主体及其背侧的金属化部所需的器件特定的处理步骤。图9A至图12A以及图9B至图12B分别显示了掺杂剂的浅注入以及掺杂分离和金属化所需的程序步骤。

图9A显示了处于中间制造阶段的半导体沟槽器件。

图9A的示例显示了在形成前侧接触之前的阶段的ACCUFET 10的半导体结构。在这个阶段，ACCUFET 10包括彼此叠置的n-型SiC层11、p-SiC层12、和n+SiC层13。在三个层11至13的中心区中，例如，通过外延层的各向异性蚀刻来形成沟槽结构14。在沟槽结构14中，形成下部SiO

在成品ACCUFET 10中，顶部n+型SiC层13用作源极区域，中间p-型SiC层12用作沟道区域，底部n-型SiC层11用作ACCUFET 10的漏极区域。掩埋栅极16启用或禁用用作ACCUFET 10的沟道区域的中间p-型SiC层12中的传导。

在图9A所示的情况下，在n-型SiC层11的下表面上已经形成了漏极接触19形式的背侧金属化部。换句话说，半导体器件的有源区域的形成以及背侧处理都已经完成。在这个阶段，掺杂剂的浅注入发生在外延层11至13的堆叠的相对表面上，即，图9A所示的n+型SiC层的顶表面上。例如，可以使用5keV的相对较低的注入能量来注入磷或类似的掺杂剂。

然后对这种注入层进行短时间的热处理，例如，在1000℃的温度下持续5分钟，以实现掺杂偏析，如图9B所示。结果，在n+型SiC层13的顶层中形成了相对较薄的界面区5。此后，在半导体结构的顶表面上沉积金属材料。因此，在界面区5的顶表面上形成欧姆金属接触20，如图9B所示。

需要注意的是，先前在ACCUFET 10中形成的沟槽结构14的存在导致所形成的欧姆金属接触20的自对准。在图9A所示的浅注入步骤中，由于用于形成钝化层18和上部SiO

在另一步骤中，用作源极接触21的前侧金属化部可以形成在ACCUFET 10的整个宽度上，从而将两个欧姆金属接触20与源极电势电连接。注意，源极接触21通过绝缘区域17和钝化层18与掩埋栅极16电隔离。

在图9A和图9B所示的ACCUFET 10中，沟槽结构从前侧金属化部一直延伸到背侧金属化部，即，穿过外延层11至13的整个高度。然而，也可以对图10A和10B所示的半导体沟槽器件执行类似的处理步骤。

图10A和图10B所示的ACCUFET 10与以上关于图9A和图9B所述的结构的不同之处在于，沟槽结构14没有一直延伸到背侧金属化部19。相反，沟槽结构14延伸穿过顶部n+型SiC层13、p-型SiC层12并终止于n-型SiC层11内。因此，n-型SiC层11包括不间断的主体部分11a和两个不间断的侧面部分11b。

图11A和图11B显示了另一ACCUFET 10形式的第三半导体沟槽器件。与图9A和9B所示的ACCUFET 10相反，图11A的ACCUFET 10仅包括下部n-型SiC层11和上部n+型SiC层13。在这种配置中，下部n-型SiC层11既用作与下部SiO

图12A和图12B显示了另一ACCUFET 10形式的第四半导体沟槽器件。与图11A和图11B中所示的ACCUFET 10一样，图12A和图12B中所示的ACCUFET仅包括用作发射极区域和沟道区域二者的下部n-型SiC层11以及上部n+型SiC层13。此外，如上文关于图10A和10b所述，沟槽结构14并没有一直延伸穿过外延层11和13，而是仅延伸到一定的沟道深度，这将下部n-型SiC层11划分为不间断的主体部分11a和两个间断的侧面部分11b。

在图9A至图12B所示的所有实施例中，ACCUFET 10的源极区域的欧姆金属接触20可以通过自对准形成。由于欧姆金属接触20是在低温下退火的，所以它们可以在ACCUFET10的全部前端处理的大部分完成后形成。例如，如上所述，钝化层18、SiO

此外，同时形成到源极区域的接触20和到掩埋栅极16的接触(图9A至12B中未示出)，从而允许在不需要单独的光刻步骤的情况下形成窄单元间距。典型的单元间距(例如，图9A至图12B所示的ACCUFET 10的源极和栅极区的宽度)在1.5至3μm的范围内。源极和栅极接触的宽度在0.75μm至1.5μm的范围中。如果没有所述的自对准，则很难通过标准的光刻对准工艺形成与这些端子的欧姆接触20。然而，由于在处理ACCUFET 10时提高了灵活性，在沟槽结构14的侧壁上形成相对较薄的垂直钝化层18之后，可以通过自对准来形成欧姆接触20。由于退火是在低于450℃的相对较低的退火温度下进行的，因此在源极和栅极区之间形成短路的可能性较小。

图13A至图13F显示了宽带隙半导体器件的另一实施例。该实施例表明，可以使用上述用于形成隔离的欧姆接触的方法与(例如)欧洲专利申请EP 3416184A1中公开的使用场板和台面结构的边缘端接设计方法的组合来形成基本上无注入且无活化的半导体器件1。

在EP 3416184Al中公开的半导体器件(其内容通过引用包括在本文中)中，采用注入和超过1600℃的高温活化来形成用于欧姆接触形成的高掺杂区和SiC器件中的p-掺杂终止区。然而，涉及高能量剂量的注入通常在SiC半导体材料中引起所谓的扼杀效应，从而影响相邻区中的背景掺杂。此外，掺杂区域的高温活化导致SiC材料表面上的台阶聚束，影响器件性能。然而，如果如上所述通过掺杂剂偏析形成欧姆接触，则可以避免或至少减轻这些影响。

图13A显示了用于制造具有所谓的台面结构的半导体器件30的掩模步骤。在这个阶段，半导体器件30仅包括SiC层31，例如，SiC衬底或SiC外延层。为了形成实际的台面结构，将光致抗蚀剂掩模32放置在半导体器件30的端接区TR中。相反，有源区AR未被光致抗蚀剂掩模32覆盖。

然后，在浅界面区5中注入掺杂剂，并在低于1100℃的温度下进行热处理，如上所述。注意，界面区5仅限于图13B所示暴露的有源区AR。

在随后的两个步骤中，分别如图13C和13D所示，在界面区5上首先沉积接触金属层33，然后沉积前侧电极层34。由于界面区5中的载流子偏析，来自接触金属层33的金属材料和前侧电极层34的金属材料都不与SiC层31的半导体材料反应。虽然图13A至图13F的示意图不是按比例绘制的，但要注意的是，界面区5比接触金属层33和前侧电极层34中的每一个都薄。此外，在所描绘的实施例中，接触金属层33比前侧电极层34薄。

在图13E所示的下一步骤中，从SiC层31移除光致抗蚀剂掩模32，从而在终止区TR中暴露出SiC层31的半导体材料。注意，在这个阶段，SiC层31在有源区AR中的的半导体材料被接触金属层33和前侧电极层34覆盖。

因此，在各向异性蚀刻步骤中，前侧电极层34有效地用作掩模，减轻了对进一步光刻处理步骤的需要。这是通过所使用的蚀刻剂的选择性实现的，该蚀刻剂蚀刻SiC层31在终止区TR中的半导体材料，但是不去除前侧电极层34的金属材料的显著部分。因此，如图13F所示，在端接区TR中形成凹部35。凹部35相对于SiC层31的顶表面或接触金属层33的底表面具有深度d

如图13F所示，端接区TR是使用场板和台面区的组合形成的，这是一种有效的端接，例如，用于电压高达1.7kV或以上的半导体器件30。因此，如图13A至13F所示，通过使用掺杂剂隔离的欧姆接触和台面端接，可以在没有高能剂量注入和高温活化的情况下实现低电压ACCUFET结构。

图14A至14D显示了形成具有前侧结构的平面半导体器件的四个处理步骤。作为示例，示出了MOSFET 50的处理。

在图14A所示的阶段，MOSFET 50的半导体材料内的大多数器件特定特征已经形成。在所描述的实施例中，MOSFET 50包括n-型SiC层51和两个横向间隔开的p-型SiC区域52，该n-型SiC层51包括MOSFET 50的沟道区。在每个p-型SiC区52内，形成外部p+SiC区域53和内部n+SiC区域54。区域53和54将作为完成的MOSFET 50的源极。此外，用作漏电极65的背侧金属化部已经形成在n-型SiC层51的下表面上。

在外延层51的顶表面56和有源区域52至54上方的接触栅极层55中，形成前侧结构57。在所描绘的实施例中，前侧结构57包括形成在MOSFET 50的沟道区上的钝化层58、金属栅极59、和由(例如)SiO

在图14A所示的半导体结构的前侧形成实际的源极接触之前，如图14B所示，在内部n+SiC区域54的浅表面区域中注入掺杂剂。为此，用光致抗蚀剂掩模61覆盖外部p+SiC区域53。注意，光致抗蚀剂掩模61可以与内部n+SiC区域54稍微重叠。此外，前侧结构57的栅极绝缘部60的垂直绝缘区域也可以与内部n+SiC区域54部分重叠。进一步注意，栅极绝缘部60不需要被单独遮掩，而是用作浅注入本身中的掩模。因此，只有内部n+SiC区域54的中心部分将暴露于用于浅注入的物种。

因此，如图14C所示，仅在内部n+SiC区域54内形成充当界面区5的高掺杂区域62。如图14D所示，至少在这个区域中，在欧姆金属接触63和对应于源极区域的下层p-型SiC区域之间将形成欧姆接触。图14D还显示，封装MOSFET 50的整个正面的金属源电极64形成在前侧结构57的欧姆金属接触63和栅极绝缘部60之上。

注意，在这个实施例中，前侧结构57用于在浅注入期间对准高掺杂区域62。因此，可以形成具有非常窄的间距结构的平面半导体器件。欧姆接触93可以在包括电介质钝化层58和栅极绝缘部60的形成的MOSFET的前侧处理已经完成之后形成。这允许源极接触的对准，源极接触被放置为靠近栅极结构的端子的边缘，而不必允许用于光刻对准的间隔。这有助于实现所形成的MOSFET 50的高单元密度和更好的导通状态性能。

图15A和图15B显示了通过透射电子显微镜(TEM)在电接触上获得的两个图像，该电接触是通过使用如上所述的掺杂剂偏析在碳化硅宽带隙半导体材料2上沉积镍而形成的。

图15A显示了在450℃的相对较低退火温度下退火的Ni接触。以这种方式形成的Ni接触层在基本上未受干扰的下层SiC层上具有非常光滑的Ni界面。可以看出，形成的Ni金属层是单晶的，在450℃的退火温度下不会与下面的高掺杂SiC材料反应。

图15B显示了在1000℃的相对较高退火温度下退火的Ni接触。与图15A所示的接触相反，在1000℃温度下退火的接触具有更粗糙的形态。例如，在界面层形成相对高比例的硅化镍，干扰下面的SiC材料。

对所形成的接触的分析表明，450℃的低退火温度不仅足以形成欧姆接触，而且实际上会改善所形成的接触的晶体结构。相反，1000℃的较高退火温度对所形成的接触不利。

虽然可以对本发明做出各种修改和替代形式，但其细节已在附图中以示例的方式示出并将进行详细描述。然而，应当理解的是，意图不是将本发明限制于所描述的特定实施例。相反，其意图是覆盖落入所附权利要求限定的本发明范围内的所有修改、等同、和替代方案。

如图1、图2、和图9A至图14D所示的实施例代表了改进的半导体器件及其制造方法的示例性实施例。因此，它们并不构成根据改进的半导体电路器件和制造方法的所有实施例的完整列表。例如，实际的器件和方法可以在(例如)具体布置、器件、和材料方面与所示的实施例不同。

参考标记

1 宽带隙半导体器件

2 宽带隙半导体器件材料

2a 表面层

2b 深层

3 接触区

3a 顶表面层

4 第一表面

5 界面区

10 ACCUFET

11 n-型SiC层

11a 不间断的主体部分

11b 不间断的侧面部分

12 p-型SiC层

13 n+型SiC层

14 沟槽结构

15 (下部SiO

16 (掩埋)栅极

17 (上部SiO

18 (垂直)钝化层

19 漏极接触

20 欧姆金属接触

21 源极接触

30 半导体器件(具有台面结构)

31 SiC层

32 光致抗蚀剂掩模

33 接触金属层

34 前侧电极层

35 凹部

50 MOSFET

51 n-型SiC层

52 p-型SiC区域

53 (外部)p+SiC区域

54 (内部)n+SiC区域

55 (接触栅极)层

56 顶表面

57 前侧结构

58 钝化层

59 金属栅极

60 栅极绝缘

61 光致抗蚀剂掩模

62 高掺杂区域

63 欧姆金属接触

64 源电极

65 漏电极

d

AR 有源区

TR 端接区

T

T

S1-S4 处理步骤