模拟数字转换器装置与时脉偏斜校正方法

技术领域

本案是有关于一种模拟数字转换器装置，且特别是有关于时间交错式模拟数字转换器与其时脉偏斜校正方法。

背景技术

在实际应用中，模拟数字转换器会因为时序误差(例如为时脉偏移)影响其本身的解析度或线性度。在现有的技术中，当输入信号的频率接近取样频率时，由于获取的时间信息不足，较难有效地校正时序误差，导致模拟数字转换器的效能下降。

发明内容

为了解决上述问题，本案的一些态样是于提供一种模拟数字转换器装置，其包含多个模拟数字转换器电路系统、校正电路系统以及偏斜调整电路系统。多个模拟数字转换器电路系统用以根据交错的多个时脉信号转换一输入信号以产生多个第一量化输出。校正电路系统用以根据该些第一量化输出执行至少一校正运算，以产生多个第二量化输出。偏斜调整电路系统用以根据该些第二量化输出分析该些时脉信号于偶数个取样周期内的一时间差信息，以产生多个调整信号，其中该些调整信号用以降低该些模拟数字转换器电路系统中的一时脉偏斜。

本案的一些态样是于提供一种时脉偏斜校正方法，其包含下列操作：根据自多个模拟数字转换器电路系统根据多个时脉信号所输出的多个第一量化输出执行至少一校正运算，以产生多个第二量化输出；以及根据该些第二量化输出分析该些时脉信号于偶数项取样周期内的一时间差信息，以产生多个调整信号，以降低该些模拟数字转换器电路系统中的一时脉偏斜。

于一些实施例中，该偏斜调整电路系统包含第一调整电路以及第二调整电路。第一调整电路用以分析该些第二量化输出中的偶数项量化输出，以产生该些调整信号的一第一部分。第二调整电路用以分析该些第二量化输出中的奇数项量化输出，以产生该些调整信号的一第二部分。

于一些实施例中，该第一调整电路包含延迟电路、多个运算电路、多个绝对值电路、多个统计电路、平均电路以及多个比较器电路。延迟电路用以延迟该些偶数项量化输出中的最后一者，以产生一延迟量化输出。多个运算电路用以依序接收该延迟量化输出与该些偶数项量化输出中的两个信号，以分别产生多个差值信号，其中该些差值信号关联于该时间差信息。该些绝对值电路每一者用以根据该些差值信号中的一对应差值信号执行一绝对值运算，以产生多个绝对值信号中的一对应者。该些统计电路每一者用以于一预定期间内接收该些绝对值信号中的一对应绝对值信号，并执行一统计运算，以输出多个计算信号中的一对应者。平均电路用以平均该些计算信号，以产生一参考信号。多个比较器电路分别比较该些计算信号与该参考信号，以产生多个侦测信号。

于一些实施例中，该第一调整电路输出该些侦测信号为该些调整信号中的该第一部分。

于一些实施例中，该偏斜调整电路系统还包含多个滤波器电路以及多个积分器电路。多个滤波器电路用以根据该些侦测信号与至少一临界值产生多个触发信号。该些积分器电路每一者用以累积该些触发信号中的一对应触发信号，并以将所累积的该对应触发信号输出为该些调整信号中的该第一部分内的一对应调整信号。

于一些实施例中，该些滤波器电路每一者用以累积该些侦测信号中的一对应侦测信号，并在所累积的该对应侦测信号大于该至少一临界值时将所累积的该对应侦测信号输出为该些触发信号中的一对应者。

于一些实施例中，该第二调整电路的一电路结构相同于该第一调整电路的一电路结构。

于一些实施例中，该些模拟数字转换器电路系统操作为一时间交错式模拟数字转换器。

综上所述，本案一些实施例所提供的模拟数字转换器装置以及时脉偏斜校正方法可利用分析多个时脉信号在偶数个取样周期内的时间差信息来进行校正。如此，在输入信号的频率接近取样频率时，仍可有效地校正时脉偏斜。

附图说明

本案的附图说明如下：

图1A为根据本案一些实施例所绘示的一种模拟数字转换器装置的示意图；

图1B为根据本案一些实施例所绘示的图1A中多个时脉信号的波形示意图；

图2A为根据本案的一些实施例所绘示图1A中的调整电路的电路示意图；

图2B为根据本案的一些实施例所绘示图1A中的调整电路的电路示意图；

图3为根据本案一些实施例所绘示输入信号的波形图；

图4为根据本案一些实施例所绘示校正时脉偏斜的模拟结果示意图；

图5为根据本案一些实施例所绘示的一种模拟数字转换器装置的示意图；以及

图6为根据本案的一些实施例所绘示的一种时脉偏斜校正方法的流程图。

【符号说明】

100：模拟数字转换器装置 110：模拟数字转换器电路系统

120：校正电路系统 140：输出电路系统

130：偏斜调整电路系统 CLK

SIN：输入信号 Q

CQ

132、134：调整电路 TS：取样周期

SOUT：数字信号 S1、S2、S3：取样时间

fs：取样频率 210、212：运算电路

205、207：延迟电路 230、232：统计电路

220、222：绝对值电路 250、252：比较器电路

240、242：平均电路 270、272：积分器电路

260、262：滤波器电路 D

CQ

A

M

SD

TR

π/2、π、3π/2：相位角 500：模拟数字转换器装置

600：时脉偏斜校正方法 510：偏斜调整电路

S610、S620：操作

具体实施方式

本文所使用的所有词汇具有其通常的意涵。上述的词汇在普遍常用的字典中的定义，在本案的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本案的范围与意涵。同样地，本案亦不仅以于此说明书所示出的各种实施例为限。

关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

于本文中，用语“电路系统(circuitry)”泛指包含一或多个电路(circuit)所形成的单一系统。用语“电路”泛指由一或多个晶体管与/或一或多个主被动元件按一定方式连接以处理信号的物件。

关于本文中所使用的“约”、“实质”或“等效”一般通常是指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如“约”、“实质”或“等效”所表示的误差或范围。

参照图1A与图1B，图1A为根据本案一些实施例所绘示的一种模拟数字转换器(analog-to-digital converter,ADC)装置100的示意图。图1B为根据本案一些实施例所绘示的图1A中多个时脉信号CLK

于一些实施例中，ADC装置100包含多个ADC电路系统110、校正电路系统120、偏斜(skew)调整电路系统130以及输出电路系统140。每一个ADC电路系统110操作为单一通道。换言之，于此例中，ADC装置100包含M个通道。于一些实施例中，M为一偶数。

如图1A所示，多个ADC电路系统110用以根据多个时脉信号CLK

于一些实施例中，如图1B所示，多个时脉信号CLK

校正电路系统120耦接至每一个ADC电路系统110，以接收多个量化输出Q

于一些实施例中，校正电路系统120可以是前景式校正电路或背景式校正电路。例如，校正电路系统120可包含一伪随机数值产生器电路(未绘示)与一数字处理电路(未绘示)，其中伪随机数值产生器电路产生一校正信号至ADC电路系统110，且数字处理电路可根据多个量化输出Q

上述的校正电路系统120仅用于示例，本案并不以此为限。各种类型的校正运算与校正电路系统120皆为本案所涵盖的范围。

偏斜调整电路系统130耦接至校正电路系统120，以接收多个校正后的量化输出CQ

详细而言，偏斜调整电路系统130包含调整电路132以及调整电路134。调整电路132产生多个调整信号T

调整电路132接收对应于偶数项ADC电路系统110的多个量化输出CQ

对应地，调整电路134接收对应于奇数项ADC电路系统110的奇数项量化输出CQ

于一些实施例中，调整电路132用以执行统计运算，以决定偶数项量化输出CQ

相应地，于一些实施例中，调整电路134用以执行统计运算，以决定奇数项量化输出CQ

于一些实施例中，多个ADC电路系统110可根据多个调整信号T

输出电路系统140耦接至校正电路系统120，以接收校正后的多个量化输出CQ

参照图2A，图2A为根据本案的一些实施例所绘示图1A中的调整电路132的电路示意图。为了易于理解，图2A的类似元件将参照图1A指定为相同标号。

于一些实施例中，调整电路132包含延迟电路205、多个运算电路210、绝对值电路220、统计电路230、平均电路240以及比较器电路250。

延迟电路205用以延迟图1A中的最后一个偶数项量化输出CQ

多个运算电路210耦接至图1A中的校正电路系统120。多个运算电路210依序接收偶数项量化输出CQ

于一些实施例中，运算电路210可由减法器电路或其他具有相同功能的处理电路实现。各种实现运算电路210的电路皆为本案所涵盖的范围。

多个绝对值电路220分别耦接至多个运算电路210，以分别接收多个差值信号D

于一些实施例中，绝对值电路220可由处理电路或整流电路实现。各种实现绝对值电路220的电路皆为本案所涵盖的范围。

多个统计电路230分别耦接至多个绝对值电路220，以分别接收多个绝对值信号A

于一些实施例中，前述的统计运算可为最大值运算或是平均运算。以第1个统计电路230为例，第1个统计电路230于该预定期间ST内持续接收绝对值信号A

于一些实施例中，统计电路230可由数字处理电路、比较器电路与/或暂存器电路实现，但本案并不以此为限。各种实现统计电路230的电路皆为本案所涵盖的范围。

平均电路240耦接至多个统计电路230，以接收多个计算信号M

多个比较器电路250耦接至平均电路240，以接收参考信号REF1。多个比较器电路250每一者比较多个计算信号M

于一些实施例中。比较器电路250可由比较器实现。或者，于一些实施例中。比较器电路250可由减法器电路实现，并将参考信号REF1减去计算信号M

于一些实施例中，多个侦测信号SD

CQ

＝2cos(2πfkT+2πfT+πfkΔT)·sin(2πfT-πfkΔt)L(1)

其中，(k+2)T用于指示量化输出CQ

若频率f远小于1/2T，式(1)可进一步被推导为下式(2)：

sin(2πf(k+2)T)-sin(2πfk(T+Δt))＝2cos(2πfkT+2πfT+πkfΔt)·(2πfT-πfkΔt)L(2)

由式(2)可以得知，在满足频率f远小于1/2T的条件下时，时间差值Δt与差值信号D0的振幅(即2πfT-πfkΔt)有关。因此，通过绝对值电路220与统计电路230的操作，计算信号M

据此，通过比较计算信号M

于一些进一步的实施例中，调整电路132可还包含多个滤波器电路260与多个积分器电路270。多个滤波器电路260分别耦接至多个比较器电路250，以分别接收多个侦测信号SD

多个滤波器电路260根据多个侦测信号SD

以第1个滤波器电路260与第1个积分器电路270为例，滤波器电路260耦接至第1个比较器电路250，以接收侦测信号SD

通过设置滤波器电路260，可降低校正时脉偏斜的执行次数，以降低ADC装置100的动态功耗。同时，通过设置滤波器电路260亦可降低校正时脉偏斜所引起的抖动(jitter)。通过设置积分器电路270，可配合时序调整方法为一个对应值调整的方式。于实际应用中，滤波器电路260与积分器电路270可以根据实际需求选择性地设置。此外，前述的临界值TH1亦可根据实际需求调整。

于不同实施例中，滤波器电路260与积分器电路270可由至少一比较器(例如可用于比较触发信号与临界值TH1或比较累积的触发信号)、至少一暂存器(例如可用于储存前述的累加信号或累积的触发信号等等)、至少一清除电路(例如可用于清除前述暂存器的数据)与/或至少一运算电路(例如可用于产生累加信号或用于累积触发信号)实现。上述关于滤波器电路260与积分器电路270的设置方式用于示例，且本案并不以此为限。

参照图2B，图2B为根据本案的一些实施例所绘示图1A中的调整电路134的电路示意图。为了易于理解，图2B的类似元件将参照图1A指定为相同标号。

于一些实施例中，调整电路134的电路结构相同于调整电路132的电路结构。例如，调整电路134包含延迟电路207、多个运算电路212、绝对值电路222、统计电路232、平均电路242以及比较器电路252。

延迟电路207延迟图1A中的量化输出CQ

于一些进一步的实施例中，调整电路134可还包含多个滤波器电路262与多个积分器电路272，以根据多个触发信号TR

参照图3，图3为根据本案一些实施例所绘示输入信号SIN的波形图。

在一些情形下，当输入信号SIN的频率f接近于1/2取样频率fs，即f≈1/2TS时，可从上式(1)推导出下式(3)：

CQ

根据式(3)可得知，时间差值Δt的信息与因子sin(π)相关。如波形301所示，当输入信号SIN对应于相位角π时，对应的取样点P1位于输入信号SIN中斜率最大的位置。因此，经由取样点P1所分析出的时间差值Δt的信息可具有较明显的变化。如此一来，在输入信号SIN的频率f接近于1/2取样频率fs的情形下，通过分析时脉信号CLK

于一些相关技术中，偏斜调整电路分析多个时脉信号在中每个取样周期内的时间差信息。在这些技术中，上式(1)中的(k+2)T需修正为(k+1)T，且式(3)的因子sin(π-πfkΔt)需修正为sin(π/2-πfkΔt)。据此，时间差值Δt的信息与因子sin(π/2)相关。如波形302所示，当输入信号SIN对应于相位角π/2时，对应的取样点P2或P3皆位于波谷或波峰的位置，其变化相对不大。因此，经由取样点P2或P3所分析出的时间差值Δt的信息较不足够，而无法在输入信号SIN的频率f接近于1/2取样频率fs的情形下有效地校正时脉偏斜。

参照图4，图4为根据本案一些实施例所绘示校正时脉偏斜的模拟结果示意图。

如图4所示，于一实验例中，图1A的ADC装置100设置为具有4个通道(即具有4个ADC电路系统110)，输入信号SIN的频率f设定为12.9GHz，且取样频率fs设置为28GHz。在输入信号SIN的频率f接近于1/2取样频率fs下，通过前述实施例的校正操作，可看出4个通道之间的相位误差能够可逐渐且正确地收敛至0。

参照图5，图5为根据本案一些实施例所绘示一种ADC装置500的示意图。为易于理解，图5与图1A中的类似元件将被指定为相同标号。

于此例中，ADC装置500还包含偏斜校正电路510。偏斜校正电路510可根据多个量化输出CQ

于一些实施例中，偏斜校正电路510与调整电路132可共用部分电路，例如为前述的滤波器电路260与积分器电路270。于一些实施例中，偏斜校正电路510亦可与调整电路134协同运作。于一些实施例中，偏斜校正电路510亦可同时与调整电路132以及调整电路134协同运作。

上述各个实施例中，以偏斜调整电路系统130分析2个取样周期TS内的时间差信息的操作为例说明，但本案并不以此为限。依据不同应用，上述各实施例亦可改为分析任意偶数个取样周期TS内的时间差信息。例如，若欲获取4个周期TS内的时间差信息，可分析量化输出CQ

参照图6，图6为根据本案的一些实施例所绘示的一种时脉偏斜校正方法600的流程图。为易于理解，校正方法600将参照前述各附图进行描述。

于操作S610，根据自多个ADC电路系统110根据时脉信号CLK

于操作S620，根据量化输出CQ

上述各个操作的说明与其实施方式可参考前述各实施例的描述，故于此不再重复赘述。

上述时脉偏斜校正方法600的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本案的各实施例的操作方式与范围下，在时脉偏斜校正方法600下的各种操作当可适当地增加、替换、省略或以不同顺序执行。

综上所述，本案一些实施例所提供的ADC装置以及时脉偏斜校正方法可利用分析多个时脉信号在偶数个取样周期内的时间差信息来进行校正。如此，在输入信号的频率接近取样频率时，仍可有效地校正时脉偏斜。

虽然本案已以实施方式揭露如上，然其并非限定本案，任何熟悉此技艺者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视所附的权利要求书所界定的范围为准。