用于下一代WLAN系统的极高速率编解码方法

相关引用

本公开内容是非临时专利申请的一部分，要求在2019年12月20日递交的申请号为62/951,189的美国临时专利申请的优先权，其全部内容以引用方式并入本公开。

技术领域

本公开涉及无线通信，更具体地说，涉及用于下一代无线局域网(wireless localarea，简称WLAN)系统的极高速率编解码方法。

背景技术

除非本文另外指出，否则本节中描述的方法不是下面列出的权利要求的现有技术，并且不因被包括在本节中而被承认为现有技术。

对于符合即将到来的电气和电子工程师协会(Institute of Electrical andElectronics Engineers，简称IEEE)802.11be标准的WLAN系统等极高吞吐量(extremehigh-throughput，简称EHT)系统，4096正交幅度调制(4096-quadrature amplitudemodulation，简称4096-QAM)已被选择作为达到极高吞吐量目标的技术之一。在基于一个或多个IEEE 802.11标准的当前WLAN系统中，最高编解码率为5/6。考虑到在基于IEEE802.11be标准的EHT WLAN中最多可以使用八个或甚至十六个发射天线，可以合理地假设较高编解码速率可与发射波束成形一起工作以获得波束成形增益。因此，需要一种解决方案来提供较高编解码速率，以在下一代WLAN系统中实现极高吞吐量。

发明内容

以下发明内容仅是说明性的，而无意于以任何方式进行限制。即，提供以下概述以介绍本文描述的新颖的和非显而易见的技术的概念、重点、益处和优点。选择的实现在下面的详细描述中进一步描述。因此，以下概述并非旨在标识所要求保护的主题的必要特征，也不旨在用于确定所要求保护的主题的范围。

本公开的目的之一是提供与下一代WLAN系统的极高编解码率有关的方案、概念、设计、技术、方法和装置。具体地，在根据本公开的提出的各种方案下，高于5/6的新编解码率，例如7/8和11/12可被实现。利用这种新的较高编解码率，整体系统吞吐量可被提高(例如，与现有的编解码率相比分别提高约5％和10％)。此外，为了降低实现的复杂性，通过使用本文介绍的几个新参数，根据本公开的提出的各种方案的新编解码率的编解码过程可以基于如IEEE 802.11n/ac/ax标准中定义的现有低密度奇偶校验(low-density party-check，简称LDPC)码。有利地，基于IEEE 802.11n/ac/ax标准的WLAN中使用的LDPC编码器和解码器被设计重新用于这些新的编解码速率。

在一个方面，一种方法可包括以第一编解码率对输入数据进行编解码以提供已编解码的数据，所述以第一编解码率对输入数据进行编解码是基于第二编解码率的，其中所述第二编解码率低于所述第一编解码率以及所述第二编解码率编解码使用低密度奇偶校验码。该方法还可以包括无线传输所述已编解码的数据。

值得注意的是，尽管本文提供的描述可以是在特定无线存取技术，网络和网络拓扑(例如Wi-Fi)的环境中，所提出的概念、方案以及任一(多种)变体/衍生物的上下文中可在其他类型的无线电接入技术、网络和网络拓扑中，并通过其他类型的无线电接入技术、网络和网络拓扑来实现，例如但不限于蓝牙，ZigBee，第五代(5th Generation，简称5G/新无线电(New Radio，简称NR)，长期演进(Long-Term Evolution，简称LTE)，高级LTE，高级LTEPro，物联网(Internet-of-Things，简称IoT)，工业物联网(Industrial IoT，简称IIoT)和窄带物联网(narrowband IoT，简称NB-IoT)。因此，本公开的范围不限于本文描述的示例。

附图说明

下列图示用以提供本公开的进一步理解，并被纳入且构成本公开的一部分。这些图示说明了本公开的实施方式，并与说明书一起用以解释本公开的原理。为了清楚地说明本公开的概念，与实际实施方式中的尺寸相比一些元素可以不按照比例被示出，这些图示无需按照比例绘制。

图1示出可以实施根据本公开的各种解决方案和方案的示例网络环境的图。

图2示出根据本公开的示例设计的图。

图3示出根据本公开的示例设计的图。

图4示出根据本公开的示例设计的图。

图5示出根据本公开的示例场景的图。

图6示出根据本公开的示例设计的图。

图7示出根据本公开的示例设计的图。

图8示出根据本公开的示例设计的图。

图9示出根据本公开的示例设计的图。

图10示出根据本公开的示例场景的图。

图11示出根据本公开的示例场景的图。

图12示出根据本公开的实施方式的示例通信系统的框图。

图13示出根据本公开的实施方式的示例过程的流程图。

具体实施方式

下文描述了本公开所要求保护的主题的详细实施例和实施方式。然而，应该理解的是，所公开的实施例和实施方式仅仅是对要求保护的主题的说明，其可以以各种形式体现。然而，本公开可以以许多不同形式实施，并且不应该被解释为限于本公开阐述的示例性实施例和实施方式。而是，这些示例性实施例和实施方式的提供，使得本公开的描述是彻底和完整的，并且将向本领域的技术人员充分传达本公开的范围。在以下描述中，可以省略公知特征和技术的细节以避免不必要地模糊所呈现的实施例和实施方式。

概述

根据本公开的实施方式涉及下一代WLAN系统中极高编解码率有关的各种技术、方法、方案和/或解决方案。根据本公开，多种可能的解决方案可单独地或联合地实现。即，尽管所述可能的解决方案可以在下面分别描述，但是所述可能的解决方案中的两个或更多个可以以一种或另一种组合实现。

图1示出可实施根据本公开的各种解决方案和方案的示例网络环境100。图2-图11示出了根据本公开的在网络环境100中的各种提出的方案的实现的示例。参考图1-图11，以下提供对各种提出的方案的描述。

参照图1，网络环境100可包括至少一个STA110，其与无线接入点(access point，简称AP)无线通信。在一些情况下，根据一个或多个IEEE802.11标准(例如IEEE802.11be和未来开发的标准)，STA110和接入点AP120与基本服务集合(basic service set，简称BSS)130相关联。根据下文描述的提出的各种方案，STA110和AP120可被配置为使用极高编解码率相互通信。

图2示出了根据本公开的示例设计200。参考图2，设计200引入与7/8的新编解码率R相关联的新LDPC参数。例如，对于R＝7/8，LDPC信息块的长度(即LDPC编码器的输入处的数据的比特流的长度)可以是539比特，1078比特或1617比特，并且相应的LDPC码字块的长度(即LDPC编码器输出处的数据的编码流的长度)可以分别为616比特，1232比特或1848比特。此外，在设计200中，可能存在多个可用比特数量(N

在图2的(A)部分中，对应于编解码率R＝7/8的输入长度和输出长度的各种示例集合被示出。在图2的(B)部分中，对应于编解码率R＝7/8的各种示例LDPC参数N

图3示出了根据本公开的示例设计300。参考图3，设计300引入与新的编解码率R＝11/12相关联的新的LDPC参数。例如，对于R＝11/12，LDPC信息块长度可以是539比特，1078比特或1617比特，并且相应的LDPC码字块长度可以分别是588比特，1176比特或1764比特。此外，在设计300中，可能存在多个范围的N

在图3的(A)部分中，对应于编解码率R＝11/12的输入长度和输出长度的各种示例集合被示出。在图3的(B)部分中，对应于编解码率R＝11/12的各种示例性LDPC参数N

图4示出了根据本公开的示例设计400。参考图4，设计400引入了与本公开的较高编解码率相关联的新编解码参数，包括总缩短比特的数量(N

图5示出了根据本公开的提出的方案的示例场景500。场景500示出了在本公开的提出的方案下对新编解码率(例如，R＝7/8和11/12)的整个LDPC编码过程的示例。值得注意的是，除了在LDPC奇偶校验比特生成的功能块中使用固定的R＝5/6之外，场景500中的其他功能块也适用新编解码率(例如R＝7/8和11/12)。

参考图5，在对输入数据的数据比特进行编码时，对输入数据执行缩短程序以提供比特串。所述比特串可以包括输入数据的多个数据比特，一个或多个默认缩短的比特(例如，从零到三个“0”比特)以及根据缩短程序计算出的多个缩短比特。另外，基于比特串，多个奇偶校验比特被生成。此外，奇偶校验比特被附加到比特串以提供级联的比特串。此外，一个或多个默认缩短的比特和多个缩短的比特可从级联的比特串中丢弃以提供缩短的比特串。然后，对缩短的比特串执行穿刺程序或重复程序。

在提出的方案下，多个缩短比特中的总缩短比特的数量(N

在提出的方案下，在执行穿刺程序中，特定操作被执行。例如，总穿刺比特的数量被计算。此外，响应于被确定为大于零的总穿刺比特的数量，奇偶校验比特中的第一数量的比特被穿刺。或者，响应于被确定为等于零的总穿刺比特的数量以及每个码字的重复比特的数量大于默认穿刺比特的数量，奇偶校验比特中的第二数量的比特被穿刺。在这种情况下，第一数量可以等于默认穿刺比特的数量加上每个码字的穿刺比特的数量。另外，第二数量可以等于默认穿刺比特的数量减去每个码字的重复比特的数量。

在提出的方案下，默认穿刺比特的数量的值(N

在提出的方案下，在执行穿刺程序中，额外操作被执行。例如，基于总穿刺比特的数量，每个码字的穿刺比特的数量(N

在提出的方案下，在执行重复程序中，特定操作被执行。例如，总重复比特的数量被计算。另外，响应于总穿刺比特的数量等于零并且默认穿刺比特的数量小于每个码字的重复比特的数量，总重复比特被加到奇偶校验比特。

在提出的方案下，在计算总重复比特的数量时，总重复比特的数量(N

在提出的方案下，在执行穿刺程序中，响应于总穿刺比特的数量(N

在提出的方案下，在执行穿刺程序中，响应于总穿刺比特的数量(N

在提出的方案下，在以交错方式丢弃奇偶校验比特的N

图6示出了根据本公开的示例设计600。参考图6，设计600为其他高编解码率引入新的编解码参数，例如但不限于6/7、8/9、9/10和10/11。例如，对于R＝6/7，K0可以是540比特，L可以是630比特，P可以是90比特，N

在根据本公开的提出的奇偶校验比特穿刺方案下，一种连续穿刺的选项或另一种交错穿刺的选项被利用。通过连续穿刺，最后的N

通过交错穿刺，第一N

图7示出了根据本公开的示例设计700。参考图7，设计700引入了新的调制和编解码方案(modulation and coding scheme，简称MCS)索引，用于所提出的具有4096-QAM的新编解码率。例如，图7中所示的新MCS可以被附加到IEEE802.11ax标准中的现有高效(high-efficiency，简称HE)-MCS用于不同的资源单元(resource unit，简称RU)和RU组合。因此，在IEEE 802.11标准中定义的信令MCS可以与新的MCS索引一起重新被使用，以发送此处提出的新编解码率。

图8示出了根据本公开的示例设计800。参考图8，设计800引入了新的MCS索引用于提出的具有4096-QAM的新编解码率。例如，图8中所示的新MCS可以被附加到IEEE802.11ax/be标准中的现有HE-MCS和EHT-MCS用于不同的RU和RU组合。因此，在IEEE 802.11标准中定义的信令MCS可以与新的MCS索引一起重新被使用，以发送此处提出的新编解码率。在根据本公开的提出的方案下，如图8所示，一个保留比特与现有的MCS比特一起使用以指示新定义的MCS。

图9示出了根据本公开的示例设计900。在提出的方案下，EHT WLAN中的4096-QAM的支持是可选的。在提出的方案下，4096-QAM的支持和不同的编解码速率的指示可包括在能力字段中，并且可在STA(包括AP和非AP STA)之间交换。例如，如图9所示，两个比特被用作具有4096-QAM或新MCS的新编解码率的指示。

图10示出了根据本公开的示例场景1000。为了说明的目的并且不限制本公开的范围，场景1000示出了本文提出的对较高编解码率(例如，R＝7/8和11/12)的灵敏度信噪比(signal-to-noise，简称SNR)要求。图11示出了根据本公开的示例场景1100。为了说明的目的并且不限制本公开的范围，场景1100示出了对于本文提出的较高编解码率(例如，R＝7/8和11/12)的灵敏度SNR要求。

说明性实施

图12示出了根据本公开的实施方式的具有至少示例装置1210和示例装置1220的示例系统1200。装置1210和装置1220中的每一个可以执行各种功能以实现本文描述的与下一代WLAN系统的极高编解码率有关的方案、技术、过程和方法，包括以上关于各种提议的设计、概念、方案、系统和方法以及以下所述过程的各种方案。例如，装置1210可以在STA 110中实现，而装置1220可以在AP 120中实现，反之亦然。

装置1210和装置1220中的每个可以是电子装置的一部分，所述电子装置可以是STA或AP，例如便携式或移动装置、可穿戴装置、无线通信装置或计算装置。当在STA中实现时，装置1210和装置1220中的每个可以在智能电话、智能手表、个人数字助理、数字照相机或诸如平板计算机、膝上型计算机或笔记本计算机的计算设备中实施。装置1210和装置1220中的每个也可以是机器类型设备的一部分，所述机器类型设备可以是诸如不动或固定设备、家用设备、有线通信设备或计算设备的IoT设备。例如，装置1210和装置1220中的每个都可以在智能恒温器、智能冰箱、智能门锁、无线扬声器或家庭控制中心中实现。当在网络设备中实现或作为网络设备实现时，装置1210和/或装置1220可以在诸如WLAN中的AP的网络节点中实现。

在一些实施方式中，装置1210和装置1220中的每个可以一个或多个集成电路(integrated-circuit，简称IC)芯片的形式实现，例如但不限于，一个或多个单核处理器、一个或多个多核处理器、一个或多个精简指令集计算(reduced-instruction setcomputing，简称RISC)处理器、或一个或多个复杂指令集计算(complex-instruction-set-computing，简称CISC)处理器。在上述各种方案中，装置1210和装置1220中的每个可被实现为STA或AP或被实现为STA或AP。装置1210和装置1220中的每个可包括图12中所示的诸如处理器1212和处理器1222之类组件中的至少一些。装置1210和装置1220中的每个可进一步包括与本公开的所提出的方案不相关的一个或多个其他组件(例如，内部电源，显示设备和/或用户接口设备)，并且因此，为了简单和简洁起见，装置1210和装置1220的这些组件未在图12中示出，也未在下文描述。

在一方面，处理器1212和处理器1222中的每个可以一个或多个单核处理器、一个或多个多核处理器、一个或多个RISC处理器或一个或多个CISC处理器的形式实现。也就是说，即使在本文中使用单数术语“处理器”来指代处理器1212和处理器1222，根据本公开，处理器1212和处理器1222中的每个在一些实施方式中可以包括多个处理器，而在其他实施方式中可以包括单个处理器。在另一方面，处理器1212和处理器1222中的每个可以以具有电子部件的硬件(以及可选地，固件)的形式实现，所述电子部件包括例如但不限于一个或多个晶体管、一个或多个二极管、一个或多个电容器、一个或多个电阻器、一个或多个电感器、一个或多个忆阻器和/或一个或多个变容二极管，其被配置和布置为实现根据本公开的特定目的。换句话说，在至少一些实施方式中，处理器1212和处理器1222中的每个是专门设计、布置和配置为执行特定任务的专用机器，所述特定任务包括根据本公开的各种实施方式的关于下一代WLAN系统的极高编解码率的任务。

在一些实施方式中，装置1210还可包括耦合至处理器1212的收发器1216。收发器1216可包括能够无线发送的发射器和能够无线接收数据的接收器。在一些实施方式中，装置1220还可包括耦合至处理器1222的收发器1226。收发器1226可以包括能够无线发送的发送器和能够无线接收数据的接收器。值得注意的是，尽管收发器1216和收发器1226分别被图示为在处理器1212和处理器1222外部并且与处理器1212和处理器1222分离，但是在一些实施方式中，收发器1216可以作为芯片上系统(system on chip，简称SoC)成为处理器1212的组成部分。收发器1226和/或收发器1226可以是作为SoC的处理器1222的组成部分。

在一些实施方式中，装置1210可进一步包括内存1214，所述内存1214耦合至处理器1212并且能够被处理器1212访问并且在其中存储数据。在一些实施方式中，装置1220可进一步包括内存1224，所述内存1224耦合到处理器1222并且能够被处理器1222访问并且在其中存储数据。内存1214和内存1224中的每个可以包括一种随机存取内存(random-accessmemory，简称RAM)，诸如动态RAM(dynamic random-access memory，简称DRAM)，静态RAM(static random-access memory，简称SRAM)，晶闸管RAM(thyristor RAM，简称T-RAM)和/或零电容器RAM(zero-capacitor，简称Z-RAM)。替代地或额外地，内存1214和内存1224中的每个可包括一种类型的只读存储器(read-only memory，简称ROM)，诸如掩模ROM，可程序设计ROM(programmable ROM，简称PROM)，可擦除可程序设计ROM(erasable programmableROM，简称EPROM)和/或电可擦除可程序设计ROM(electrically erasable programmableROM，简称EEPROM)。替代地或额外地，内存1314和内存1324中的每个可包括一种非易失性随机存取内存(non-volatile random-access memory，简称NVRAM)，诸如闪存，固态内存，铁电RAM(ferroelectric RAM，简称FeRAM)，磁阻RAM(magnetoresistive RAM，简称MRAM)和/或相变内存。

装置1210和装置1220中的每个可以是能够使用根据本公开各种提出的方案彼此通信的通信实体。出于说明性目的而非限制，以下提供了对作为STA110的装置1210和作为AP120的装置1220的能力的描述。值得注意的是，尽管下面提供了装置1210的功能，功能和/或技术特征的详细描述，但是可以将其同样地应用于装置1220，尽管出于简洁的目的而其详细描述未被提供。还值得注意的是，尽管以下描述的示例实现在WLAN的上下文中提供，但是在其他类型的网络中也可实现。

在根据本公开的与用于下一代WLAN系统的极高编解码速率有关的提出的方案下，在网络环境100中装置1210在STA 110中或以STA 110实施，装置1220在AP 120中或以AP120实施，装置1210的处理器1212以第一编解码率对输入数据进行编解码以提供已编解码的数据，所述以第一编解码率对输入数据进行编解码是基于第二编解码率的，所述第二编解码率低于所述第一编解码率。另外，处理器1212可以经由收发器1216无线地发送已编解码的数据(例如，发送到以AP120实施的装置1220)。

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，所述第二编解码率编解码使用在IEEE 802.11n/ac/ax标准之一中定义的LDPC码，处理器1212可使用4096-QAM以高于5/6的速率对输入数据进行编解码。此外，在无线地发送已编解码的数据时，处理器1212可以利用发送波束成形来无线地发送已编解码的数据。

在一些实施方式中，第二编解码率可以是5/6，并且第一编解码率可以是高于5/6的率。例如，第一编解码率可以是6/7、7/8、8/9、9/10、10/11或11/12。

在一些实施方式中，在对输入数据进行编解码中，处理器1212可以执行特定操作。例如，处理器1212可以对输入数据执行缩短程序，以提供比特串，该比特串包括输入数据的多个数据比特，一个或多个默认缩短比特以及根据缩短程序计算出的多个缩短比特。另外，处理器1212可以基于比特串生成多个奇偶校验比特。此外，处理器1212可以将奇偶校验比特附加到比特串以提供级联的比特串。此外，处理器1212可丢弃来自级联的比特串的一个或多个默认缩短的比特和多个缩短的比特以提供缩短的比特串。然后，处理器1212可以：(a)对缩短的比特串执行穿刺程序；或(b)对缩短的比特串执行重复程序。

在一些实施方式中，在执行缩短程序中，处理器1212可以如下计算多个缩短比特中的总缩短比特的数量(N

在一些实施方式中，默认缩短比特的数量的值(N

在一些实施方式中，在执行穿刺程序中，处理器1212可以执行特定操作。例如，处理器1212可以计算总穿刺比特的数量。而且，处理器1212可以是：(a)响应于被确定为大于零的总穿刺比特的数量，对第一数量的奇偶校验比特进行穿刺；或(b)响应于被确定为等于零的总穿刺比特的数量以及每个码字的重复比特的数量大于默认穿刺比特的数量，对第二数量的奇偶校验比特进行穿刺。在这种情况下，第一数量可以等于默认穿刺比特的数量加上每个码字的穿刺比特的数量。另外，第二数量可以等于默认穿刺比特的数量减去每个码字的重复比特的数量。

在一些实施方式中，默认穿刺比特的数量的值(N

在一些实现中，在执行穿刺程序中，处理器1212可以执行额外的操作。例如，处理器1212可以基于总穿刺比特的数量来确定每个码字的穿刺比特的数量(N

在一些实施方式中，在执行重复程序中，处理器1212可以执行特定操作。例如，处理器1212可以计算总重复比特的数量。另外，响应于总穿刺比特的数量等于零并且默认穿刺比特的数量小于每个码字的重复比特的数量，处理器1212可以将总重复比特添加到奇偶校验比特。

在一些实施方式中，在计算总重复比特的数量时，处理器1212可以如下计算总重复比特的数量(N

在一些实现中，在执行穿刺程序中，响应于总穿刺比特的总数量(N

在一些实施方式中，在执行穿刺程序中，响应于总穿刺比特的数量(N

在一些实施方式中，在以交错方式丢弃奇偶校验比特的N

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，处理器1212可以使用4096-QAM来以MCS索引为14的编解码率(7/8)来对输入数据进行编解码。

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，处理器1212可以使用4096-QAM来以MCS索引为14或15的编解码率(11/12)来对输入数据进行编解码。

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，基于由现有的MCS比特以及具有预定值(例如，如图8所示的“1”)的一个保留比特来指示的编解码率(7/8)，处理器1212可以使用4096-QAM来以MCS索引为16的编解码率(7/8)对输入数据进行编解码。此外，相应的EHT-MCS比特可以包括0000。

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，基于由现有的MCS比特以及具有预定值(例如，如图8所示的“1”)的一个保留比特来指示的编解码率(11/12)，处理器1212可以使用4096-QAM来以MCS索引为17的编解码率(11/12)对输入数据进行编解码。此外，相应的EHT-MCS比特可以包括0001。

在一些实施方式中，处理器1212还可以经由收发器1216向WLAN中的站点(例如，作为AP 120的装置1220)发信号，以通过指示能力字段中的物理层(physical layer，简称PHY)能力来指示对第一编解码率的支持。比如，如图9所示，处理器1212可以通过在能力字段中指示“11”来指示对7/8(或11/12)的编解码率的支持。

说明性过程

图13示出根据本公开的实施方式的示例处理1300。处理1300可代表实现上述各种提出的设计、概念、方案、系统和方法的一方面。更具体地，处理1300可代表与根据本公开的下一代WLAN系统中极高编解码率有关的所提出的概念和方案的一方面。处理1300可包括块1310和1320中的一个或多个所示出的一个或多个操作、动作或功能。尽管被示为离散的块，但是具体取决于所需的实现，处理1300的各个块可被划分为额外的块，被组合成更少的块，或被取消。此外，处理1300的块/子块可按照图13所示的顺序执行或以其他顺序执行。此外，处理1300的一个或多个块/子块可被重复地或迭代地执行。处理1300可由装置1210和装置1220实现或在其中实现，或由其任一变型实现。仅出于说明性目的且不限制范围，下面在根据符合一个或多个IEEE 802.11标准的无线网络环境100的无线网络(例如，WLAN)中在STA110中或作为STA 110实现的装置1210和在STA 110中或作为AP 120实现的装置1220的上下文中，处理1300被描述。处理1300可以从块1310处开始。

在1310，处理1300可涉及包括装置1210的处理器1212以第一编解码率对输入数据进行编解码以提供已编解码的数据，所述以第一编解码率对输入数据进行编解码是基于第二编解码率的，第二编解码率低于第一编解码率以及第二编解码率编解码使用低密度奇偶校验码，处理1300可以从1310进行到1320。

在1320，处理1300可涉及处理器1212经由收发器1216无线地发送已编解码的数据(例如，到作为AP 120的装置1220)。

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，处理1300可包括：，处理器1212可使用4096-QAM以高于5/6的速率对输入数据进行编解码，其中所述第二编解码率编解码使用的是在IEEE 802.11n/ac/ax标准之一中定义的LDPC码。此外，在无线传输已编解码的数据中，处理1300可包括处理器1212利用传输波束成形来无线传输已编解码的数据。

在一些实施方式中，第二编解码率可以是5/6，并且第一编解码率可以是高于5/6的率。例如，第一编解码率可以是6/7、7/8、8/9、9/10、10/11或11/12。

在一些实施方式中，在对输入数据进行编解码时，处理1300可涉及处理器1212执行特定操作。举例来说，处理1300可涉及处理器1212对输入数据执行缩短程序以提供比特串，所述比特串包括输入数据的多个数据比特，一个或多个默认缩短比特以及从缩短处理计算出的多个缩短比特。另外，处理1300可涉及处理器1212基于比特串生成多个奇偶校验比特。此外，处理1300可以涉及处理器1212将奇偶校验比特附加到比特串以提供级联的比特串。此外，处理1300可涉及处理器1212从串联的比特串中丢弃一个或多个默认缩短的比特和多个缩短的比特以提供缩短的比特串。然后，处理1300可涉及处理器1212：(a)对缩短的比特串执行穿刺程序；或(b)对缩短的比特串执行重复程序。

在一些实施方式中，在执行缩短程序中，处理1300涉及处理器1212如下计算多个缩短比特中的总缩短比特的数量(N

在一些实施方式中，默认缩短比特的数量的值(N

在一些实施方式中，在执行穿刺程序中，处理1300可涉及处理器1212执行特定操作。例如，处理1300可涉及处理器1212计算总穿刺比特的数量。而且，处理1300可涉及处理器1212：(a)响应于被确定为大于零的总穿刺比特的数量，对第一数量的奇偶校验比特进行穿刺；或(b)响应于被确定为等于零的总穿刺比特的数量以及每个码字的重复比特的数量大于默认穿刺比特的数量，对第二数量的奇偶校验比特进行穿刺。在这种情况下，第一数量可以等于默认穿刺比特的数量加上每个码字的穿刺比特的数量。另外，第二数量可以等于默认穿刺比特的数量减去每个码字的重复比特的数量。

在一些实施方式中，默认穿刺比特的数量的值(N

在一些实现中，在执行穿刺程序中，处理1300可涉及处理器1212执行额外的操作。例如，处理1300可涉及处理器1212基于总穿刺比特的数量来确定每个码字的穿刺比特的数量(N

在一些实施方式中，在执行重复程序中，处理1300可涉及处理器1212执行特定操作。例如，处理1300可涉及处理器1212计算总重复比特的数量。另外，响应于总穿刺比特的数量等于零并且默认穿刺比特的数量小于每个码字的重复比特的数量，处理1300可涉及处理器1212将总重复比特添加到奇偶校验比特。

在一些实施方式中，在计算总重复比特的数量时，处理1300可涉及处理器1212如下计算总重复比特的数量(N

在一些实现中，在执行穿刺程序中，响应于总穿刺比特的数量(N

在一些实施方式中，在执行穿刺程序中，响应于总穿刺比特的数量(N

在一些实施方式中，在以交错方式丢弃奇偶校验比特的N

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，处理1300可涉及处理器1212使用4096-QAM以MCS索引为14的编解码率(7/8)来对输入数据进行编解码。

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，处理1300可涉及处理器1212使用4096-QAM以MCS索引为14或15的编解码率(11/12)来对输入数据进行编解码。

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，基于由现有的MCS比特以及具有预定值(例如，如图8所示的“1”)的一个保留比特来指示的编解码率(7/8)，处理1300可涉及处理器1212使用4096-QAM以MCS索引为16的编解码率(7/8)对输入数据进行编解码。此外，相应的EHT-MCS比特可以包括0000。

在一些实施方式中，在以第一编解码率对输入数据进行编解码时，基于由现有的MCS比特以及具有预定值(例如，如图8所示的“1”)的一个保留比特来指示的编解码率(11/12)，处理1300可涉及处理器1212使用4096-QAM以MCS索引为17的编解码率(11/12)对输入数据进行编解码。此外，相应的EHT-MCS比特可以包括0001。

在一些实施方式中，处理1300可涉及处理器1212经由收发器1216向WLAN中的站点(例如，作为AP 120的装置1220)发信号，以通过指示能力字段中的物理层(physicallayer，简称PHY)能力来指示对第一编解码率的支持。比如，如图9所示，处理1300可涉及处理器1212通过在能力字段中指示“11”来指示对7/8(或11/12)的编解码率的支持。

附加的说明

本文所描述的主题有时表示不同的组件，其包含在或者连接到其他不同的组件。可以理解的是，所描述的结构仅是示例，实际上可以由许多其他结构来实施，以实现相同的功能，从概念上讲，任何实现相同功能的组件的排列实际上是“相关联的”，以便实现所需功能。因此，不论结构或中间部件，为实现特定的功能而组合的任何两个组件被视为“相互关联”，以实现所需的功能。同样，任何两个相关联的组件被看作是相互“可操作连接”或“可操作耦接”，以实现特定功能。能相互关联的任何两个组件也被视为相互“可操作地耦接”，以实现特定功能。能相互关联的任何两个组件也被视为相互“可操作地耦合”以实现特定功能。可操作连接的具体例子包括但不限于物理上可配对和/或物理上相互作用的组件，和/或无线可交互和/或无线上相互作用的组件，和/或逻辑上相互作用和/或逻辑上可交互的组件。

此外，关于基本上任何复数和/或单数术语的使用，本领域的技术人员可根据上下文和/或应用从复数转换为单数和/或从单数到复数。为清楚起见，不同的单数/复数置换在本文中明确地阐述。

此外，本领域的技术人员可以理解，通常，本公开所使用的术语特别是权利要求中的，如权利要求的主题，通常用作“开放”术语，例如，“包括”应解释为“包括但不限于”，“有”应理解为“至少有”“包括”应解释为“包括但不限于”等。本领域的技术人员可以进一步理解，若计划介绍特定数量的权利要求内容，将在权利要求内明确表示，并且，在没有这类内容时将不显示。例如，为帮助理解，下面权利要求可包含短语“至少一个”和“一个或多个”，以介绍权利要求的内容。然而，这些短语的使用不应理解为暗示使用“一”或“一个”介绍权利要求内容，而限制了任何特定权利要求。甚至当相同的权利要求包括介绍性短语“一个或多个”或“至少有一个”，不定冠词，例如“一”或“一个”，则应被解释为表示至少一个或者更多，对于用于介绍权利要求的明确描述的使用而言，同样成立。此外，即使明确引用特定数量的介绍性内容，本领域的技术人员可以认识到，这样的内容应被解释为表示所引用的数量，例如，没有其他修改的“两个引用”，意味着至少两个引用，或两个或两个以上的引用。此外，在使用类似于“A、B和C中的至少一个”的表述的情况下，通常如此表述是为了本领域的技术人员可以理解所述表述，例如，“系统包括A、B和C中的至少一个”将包括但不限于单独具有A的系统，单独具有B的系统，单独具有C的系统，具有A和B的系统，具有A和C的系统，具有B和C的系统，和/或具有A、B和C的系统等。本领域的技术人员进一步可理解，无论在说明书中，权利要求中或者附图中，由两个或两个以上的替代术语所表现的任何分隔的单词和/或短语应理解为，包括这些术语中的一个，其中一个，或者这两个术语的可能性。例如，“A或B”应理解为，“A”，或者“B”，或者“A和B”的可能性。

从前述可知，出于说明目的，本公开已描述了各种实施方案，并且在不偏离本公开的范围和精神的情况下，可以进行各种变形。因此，此处所公开的各种实施方式不用于限制，真实的范围由权利要求表示。