一种集成反应键合体系及制备方法

技术领域

本申请涉及微电子和微机电系统技术领域，具体涉及一种集成反应键合体系及制备方法，利用局域热源实现微米尺度键合。

背景技术

微机电系统是将微机械元件、传感元件、信号处理元件及执行元件集成于一体的微系统。随着微机电系统的发展，封装和键合的要求也越来越苛刻。用于微机电器件的常用键合技术有直接键合、阳极键合、共晶键合键合。在上述三种键合技术中，较高温度、较大压力都是实现良好连接的必要工艺参数，需要将微机电器件整体进行加热处理，而温度敏感的微系统极易受到上述键合工艺的损害。因此研究局域热源、低损伤键合技术对微机电系统具有重要意义。

采用微米尺度局域热源技术是解决上述问题的有效方法。

反应纳米多层膜是一种新结构形式的纳米含能材料，一般由能够发生混合放热反应的A/B两种材料交替层叠排列组成。两种材料的原子充分混合生成中间化合物，释放大量的热，反应释放的热量加速附近原子的混合，可形成自蔓延传播。在外加能量的激励下，反应多层膜可进行自蔓延反应，放热瞬间可获得上千度的高温可融化钎料，同时借助反应产物实现材料的连接。反应多层膜快速升温、快速降温(毫秒)的特点使其可作为微米尺度局域热源，由于热量影响区域限制在表界面区域，不会对器件或部件的整体产生热影响。

从形态上看，反应多层膜分为自支撑膜和附着基体膜两类。自支撑多层膜的厚度在几十微米范围，已经较为成熟的用于宏观物体的连接，如金属/陶瓷连接、金属/金属连接等，利用其自蔓延放热作为钎焊的热源。但在微电子、微机电系统等微米尺度的场合，应用自支撑纳米多层膜需要根据形状和尺寸进行裁切，实现微尺度连接并不方便。因此将反应多层膜沉积在基片上并利用其自蔓延反应放热实现微米尺度连接框架的焊接，是实现微系统封装和键合的重要发展方向，该技术也被称为集成反应键合技术，所用纳米多层膜被称为集成反应多层系统。

集成反应多层系统的厚度一般在若干微米，并且其工艺可集成到微电子和微机电系统的微纳加工流程中。

从结构上看，当前应用的反应多层膜都是平行于基片交替排列。平行基片排列的优点是制备方便。采用磁控溅射或电子束蒸发镀膜技术交替沉积两种组元，可方便的控制每一层的厚度和微观结构，获得周期和总厚度可调的反应多层膜。

但本申请发现，反应多层膜平行于基片设置还存在很多缺点。首先在沉积过程中粒子都携带一定的能量，造成两组元界面原子的互混，形成化合物互混层。互混层消耗了纳米多层膜的能量，降低反应体系的放热量。其次在随着厚度增加，热量累积效应显著，可能发生伴随沉积过程的同步自反应，即已经沉积的两组元发生混合放热反应，造成制备后的反应多层膜降低甚至失去放热能力。这种情况在导热性较差的基片上常常出现，比如在Si片上沉积反应多层膜时，当超过临界厚度(～1μm)时往往发生沉积同步自反应。在导热性较好的基片上沉积时该效应可一定程度的减弱。但在随后的点燃过程中，激励能量会被导热性较好的基片耗散，导致点燃困难甚至无法点燃，即使能够点燃反应多层膜，由于热量耗散导致无法持续反应，失去自蔓延效应。因此在基片上沉积反应多层膜存在这样一个矛盾，即导热性差的基片容易导致沉积同步自反应，导热性好的基片往往点燃困难或反应不持续。再次采用磁控溅射制备的纳米多层膜往往具有较大的内应力，以往的研究表明厚度>5μm的薄膜容易因内应力过大而从基片剥离。因此通过增加厚度来增大放热量以实现自持续放热也是困难的。

综上所述，集成反应多层膜体系可作为微米尺度局部热源，用于微系统的封装和键合，但组元平行于基片的方式存在较大困难。

发明内容

为了解决本领域存在的上述不足，本申请旨在提供一种集成反应键合体系及制备方法，采用组元垂直于基片的方式制备集成反应膜体系。

根据本申请的一方面，提供一种集成反应键合体系，包括：上基片、反应放热系统和下基片；

其中，所述反应放热系统包括至少两种组元；

所述至少两种组元的接触面垂直设置于上基片和下基片之间；

所述至少两种组元具有底端和开放端；

所述底端附着于所述下基片表面；

所述至少两种组元的侧面互相接触。

根据本申请的一些实施例，所述组元呈柱状。

根据本申请的一些实施例，所述组元的高度相同或不同；

所述组元的宽度相同或不同。

根据本申请的一些实施例，所述组元的宽度为200～1000nm；所述组元高度100nm～5微米。

根据本申请的一些实施例，所述组元为两组时，第一组元的材料选自铝、碳、硅中的任一种；

第二组元的材料选自钛、锆、铪、钒、铌、钽、镍、钯、铂中的任一种。

根据本申请的一些实施例，所述组元为两种以上时，除第一组元和第二组元以外的其他组元材料选自铝、碳、硅、钛、锆、铪、钒、铌、钽、镍、钯、铂、铟、锡、铅中的任一种；

其中，所述第一组元、第二组元与所述其他组元不同时为一种材料。

根据本申请的一些实施例，至少两种组元之间的混合焓＜0。

根据本申请的一些实施例，当含有三组组元且第三组元材料选择铟、锡、铅中的一种时，第三组元所占比例不超过总组元的50％。

根据本申请的另一方面，提供一种上述的集成反应键合体系的制备方法，包括：

采用刻蚀工艺或剥离工艺制备垂直于下基片表面的第一组元的周期结构；

采用离子束刻蚀去除所述第一组元的表面氧化层；

采用磁控溅射或电子束蒸发沉积工艺，在所述第一组元周期结构的间隙区域制备第二组元；以及

在制备完成的所述第一组元和所述第二组元上方覆盖上基片；

或，

采用刻蚀工艺或剥离工艺制备垂直于下基片表面的第一组元的周期结构；

采用离子束刻蚀去除所述第一组元的表面氧化层；

采用微纳加工刻蚀或剥离工艺制备垂直于下基片表面的第二组元的周期结构；

采用磁控溅射或电子束蒸发沉积工艺，在所述第一、二组元周期结构的间隙区域制备第三组元，重复该步骤制备其他组元；以及

在制备完成的所述第一组元、所述第二组元和所述第三组元上方覆盖上基片。

与现有技术相比，本申请至少包括如下有益效果：

本申请提供一种集成反应键合体系，包括：上基片、反应放热系统和下基片；其中，所述反应放热系统包括至少两种组元，并垂直于上下基片之间。上述反应键合体系作为热源，易点燃，放热稳定，不产生形成界面原子互混导致热量减低的问题。特别适合于半导体、MEMS等微系统中导热性较差的基片上集成热源。通过改变组元比例，调整体系放热量，实现片上器件的低温、低应力键合。

本申请还提供一种集成反应键合体系的制备方法，该方法操作简便，不易产生热量堆积。不会因热量累积效应而发生伴随沉积过程的同步自反应，可避免制备后的反应多层膜降低甚至失去放热能力的问题。

附图说明

图1为本申请示例实施例的集成反应键合体系示意图；

图2为本申请示例实施例的集成反应键合体系的组元立体结构示意图；

图3为本申请示例实施例的集成反应键合体系的组元的顶部示意图；

图4为本申请示例实施例的集成反应键合体系的组元的顶部示意图；

图5为本申请示例实施例的集成反应键合体系的组元排列方式示意图；

图6为本申请示例实施例的集成反应键合体系键合点示意图；

图7为本申请示例实施例的集成反应键合体系制备流程图；

图8为本申请对比例中的平行基片设置的SEM图；

图9为为本申请示例实施例的垂直基片设置的SEM图；

图10为本申请示例实施例的垂直反应体系SEM图(交替排列)；

图11为本申请示例实施例的垂直反应体系SEM图(周期性排列)。

具体实施方式

下面将结合本申请实施例对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

特别需要指出的是，针对本申请所做出的类似的替换和改动对本领域技术人员来说是显而易见的，它们都被视为包括在本申请。相关人员明显能在不脱离本申请内容、精神和范围内对本文所述的方法和应用进行改动或适当变更与组合，来实现和应用本申请技术。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

本申请如未注明具体条件者，均按照常规条件或制造商建议的条件进行，所用原料药或辅料，以及所用试剂或仪器未注明生产厂商者，均为可以通过市购获得的常规产品。

下面对本申请进行详细说明。

本申请公开一种集成反应键合体系及其制备方法。常规多层膜反应体系中，多层膜各组元间的接触面(或界面)与基片平行。而本申请的集成反应纳米多层膜的各组元间的界面与基体垂直，因此可称为垂直反应体系。它由至少两种可发生混合放热反应的材料组成交替周期性排列结构，在电、光、热或力的激励下发生自持续放热反应可作为微电子或微机电系统键合热源。作为一种局域热源，可将预制于基片表面的钎料融化实现金属化连接，而不会影响微系统内部对温度敏感的元器件。制备过程中首先采用微纳加工的光刻剥离技术将一种材料生长在基片表面，形成垂直基片方向的层状或柱状周期结构；然后再生长第二种材料并填充第一种材料间隙，获得两种材料紧密结合的周期性结构。

本申请的垂直基片集成反应膜体系

1.结构组成

包括基片、放热系统。

反应放热系统至少有A/B两种组元，呈柱状，端面一端垂直附着在基片上，在基片表面排列，另一端开放。

A与B的柱状侧面相互接触，形成A/B紧密结合的界面。A柱与B柱的高度尺寸可以相同，也可以不同；横向尺寸可以相同，也可以不同。A柱与B柱的高度在100纳米到5微米范围可调，A柱与B柱的横向尺寸在200到1000纳米范围可调(图2)。柱形状选自正方体、六边形柱等可以密排的结构。

在最后的键合步骤中，开放端与焊料紧密接触。

如图1所示，集成垂直反应系统作为热源焊接上、下基片示意图。采用微纳加工技术和气相沉积技术将A/B组元反应系统制备在下基片表面，A柱与B柱垂直基片生长。将焊料沉积在上基片表面，焊料与A/B反应系统接触。激励后A/B组元反应放热，xA+yB→AxBy+ΔH，产生化合物AxBy并放出热量ΔH。化合物AxBy与熔化的焊料共同作为连接材料将上、下基片焊接在一起，实现键合。

如图2所示，A/B组元构成的垂直基片反应系统的立体结构示意图。A、B组元横向尺寸LA与LB在200纳米到1000纳米之间，高度H在100纳米到5微米之间。A、B组元的数量比例可以根据放热量需求改变。

根据本申请的一些实施方式，本申请的反应放热系统还可以包含C、D…更多种组元。C、D…组元的形状及尺寸要求与A/B组元相同。其基本要求是组元间相互紧密接触，形成交替排列结构或周期性排列结构(排列方式如图3、4、5，上述排列方式的SEM图如图10、11)。

A、B组元的数量比例可以调整。A/B组元放热量与A、B组元数量比例有关。

A、B组元的位置关系可以调整。A组元可以连续排列，B组元可以连续排列，形成垂直基片方向A、B组元间隔分布的周期结构(图5)。

C、D…更多中组元的比例可以调整。

2、组元之间数量比例调整方式

各个组元之间的混合焓＜0。

3、材料选择

本申请的放热系统各组元之间能够发生混合放热反应，具有较大的混合放热焓。

A组元材料选自铝(Al)、碳(C)、硅(Si)中的任一种；

B组元材料选自钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、镍(Ni)、钯(Pd)、铂(Pt)中的任一种。

C组元和D组元材料选自铝(Al)、碳(C)、硅(Si)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、镍(Ni)、钯(Pd)、铂(Pt)、铟(In)、锡(Sn)、铅(Pb)中的任一种；

其中，所述ABCD…组元不同时为同一种材料。

当C、D…组元选自铟(In)、锡(Sn)、铅(Pb)时起到焊料的作用，在混合放热时被融化达到钎焊连接材料的目的。

本申请的垂直基片集成反应膜体系的制备

微纳加工工艺包括：刻蚀工艺或剥离工艺，其中：刻蚀工艺：首先利用磁控溅射或电子束蒸发在基片上沉积组元薄膜，然后匀涂光刻胶，曝光显影后，用干法或湿法刻蚀工艺将裸露组元的区域刻蚀掉，形成组元的周期结构；

剥离工艺：首先匀涂光刻胶，曝光显影后利用磁控溅射或电子束蒸发沉积组元薄膜，然后在有机溶液中浸泡将光刻胶溶解，获得组元的周期结构。

组元A的制备：采用刻蚀工艺或剥离工艺在基片上制备组元A的周期结构；

组元B的制备：将带有组元A的基片在真空腔体内，利用离子束刻蚀去除A表面氧化层，然后利用刻蚀工艺或剥离工艺制备B组元的周期结构，此时B将填充基片上A组元间隙的区域，直到B柱的高度等于(或大于)A柱高度，形成A/B紧密结合的结构。

组元C、D的制备：如果后续有C组元，制备B组元时需要采用剥离工艺制备，在获得A/B组元周期结构的基础上按照前述制备组元B的方法沉积组元C。后续组元依次类推。

实施例1

本申请的集成反应键合体系制备超导量子比特芯片

1)下基片光刻曝光Ti图形化：丙酮及异丙醇超声波清洗基片后，下基片旋涂光刻胶PMMA MAA EL11，2000r/min，烘胶115℃，3min，所得匀胶厚度1μm。采用电子束曝光图形，电子束照射剂量1000，显影1min，异丙醇IPA定影30s。为去除曝光后的残胶，采用等离子体去胶10min。

2)在下基片键合位置沉积Ti：电子束蒸发制备Ti，本底真空<5e-8Torr。首先采用离子束刻蚀(IBE)去除基体表面残胶，束流电压300V，束流大小12mA，时间3min。然后启动蒸发源，设定沉积速率5nm/s，沉积Ti层厚度1μm。将制备后的样品放入甲基吡咯烷酮(NMP)溶液中浸泡12小时，取出后用异丙醇清洗去除NMP残留溶液，干燥氮气吹干。所制备Ti柱的横向尺寸在200nm，高度为1μm。Ti柱间距为200nm。

3)在下基片键合位置沉积Al。旋涂光刻胶PMMA MAA EL11，2000r/min，烘胶115℃，3min。曝光后显影1min，将键合点位置的光刻胶去除，裸露出已经沉积Ti周期结构的基片。为去除曝光后残胶，采用等离子体去胶10min。将下基片放入电子束蒸镀设备中，采用离子束刻蚀去除Ti表面氧化层。开启电子束蒸发源，沉积速率5nm/s，沉积Al层厚度1μm。获得Al/Ti紧密结合的交替排列结构(如图10)。

4)在上基片键合位置沉积铟：旋涂光刻胶PMMA A4，2000r/min，烘胶115℃，3min。曝光后显影1min，将预制铟柱点位置的光刻胶去除。为去除曝光后残胶，采用等离子体去胶10min。将上基片放入电子束蒸镀设备中蒸发铟。

5)反应键合：利用倒装焊设备将上、下基片预制铟柱位置对准，施加压力10N，直流电激励点燃Al/Ti反应结构，形成Al-Ti化合物，同时放热熔化上基片铟，实现上、下基片的良好键合。

实施例2

本申请的集成反应键合体系制备超导量子比特芯片

与实施例1的区别在于焊料铟直接预制在集成反应系统的组元中，因此上基片不需要再沉积铟。具体实施步骤为：

1)下基片光刻曝光Ti图形化。与实施例1相同。

2)在下基片键合位置沉积Ti。与实施例1相同。

3)在下基片键合位置沉积Al：旋涂光刻胶PMMA MAA EL11，2000r/min，烘胶115℃，3min。电子束曝光沉积Al的区域，为去除曝光后残胶，采用等离子体去胶10min。显影1min。将下基片放入电子束蒸镀设备中，采用离子束刻蚀去除Ti表面氧化层。开启电子束蒸发源，沉积速率5nm/s，沉积Al层厚度1um。获得Al/Ti紧密结合的周期性结构，并预留焊料铟的间隙位置。

4)在下基片Al/Ti间隙位置沉积铟(In)：旋涂光刻胶PMMA A4，2000r/min，烘胶115℃，3min。电子束曝光后显影1min。为去除曝光后残胶，采用等离子体去胶10min。将键合点位置的光刻胶去除，裸露出已经沉积Al/Ti周期结构的基片。将下基片放入电子束蒸镀设备中，开启电子束蒸发源，沉积速率5nm/s，沉积铟层厚度1um。获得Al/Ti/In紧密结合的周期性结构。

5)反应键合：利用倒装焊设备将上、下基片键合位置对准，施加压力10N，直流电激励点燃Al/Ti/In反应结构，形成Al-Ti化合物，同时放热熔化反应系统内部铟，实现上、下基片的良好键合。

实施例3

本申请的集成反应键合体系制备超导量子比特芯片

与实施例1的制备方法相同，区别在于，A组元材料为硅(Si)，B组元材料为钽(Ta)，排列方式为周期性结构(如图11)。

实施例4

本申请的集成反应键合体系制备超导量子比特芯片

与实施例2的制备方法相同，区别在于，A组元材料为碳(C)，B组元材料为钯(Pd)，C组元材料为锡(Sn)。

对比例1

采用常规倒装焊键合方法制备与实施例相同的超导量子比特芯片。

常规方法是在上、下片倒装焊点位置沉积铟，将铟柱点对准后，施加一定压力和温度，使得铟柱相互连接。制备方法如下：

(1)曝光铟柱图形，匀胶、烘烤、泛曝光。

(2)热蒸发镀铟，根据设备情况称量根据所需厚度称量一定质量的铟料，加热坩埚直至蒸完，加热功率300～400W。剥离，浸泡于去胶液中1-2天。

(3)倒装焊，利用倒装焊机双边的显微镜同时观察上下两片，调整位置使其对应的铟柱对齐。若例如铟柱直径为50微米，有100个铟柱，常温下施加3～5Kg压力并维持3-5分钟后卸去。

上述常规倒装焊键合方法存在的问题是铟柱受压变形，横向尺寸变化，需要预留铟柱点与周边器件的距离，铟柱点布置位置受限。如果铟柱点较多，需要施加较大的压力才能实现键合，容易导致上、下片接触，良品率低。如果铟柱点较少，分散在单个铟柱点压力较高，其变形量与其他铟柱点变形量差异较大，上下片平行度较差。

而本申请的集成反应键合技术，在下片键合点位置沉积1μm的铝/钛(Al/Ti)反应系统，激励后Al/Ti发生放热反应，只需施加0.3Kg压力即可利用热量熔化部分铟柱实现焊接，铟柱变形小，良品率高。

对比例2

制备现有技术中反应多层膜平行于基片设置的反应体系，制备方法如下：

(1)在Si/SiO2基片上采用磁控溅射技术沉积50nm的Al层；

(2)再沉积50nmNb覆盖Al的表面；

(3)重复步骤(1)(2)，形成Al/Nb纳米多层膜，其界面平行于基片表面。

上述过程制备样品如图8所示，Al/Nb反应膜平行基片沉积，Si/SiO

采用本申请的垂直基片的方法制备Al/Nb样品如图9所示，Al/Nb反应膜垂直基片沉积，Al与Nb没有发生混合反应，两者的界面清晰，体系具有放热能力。

以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。