半导体封装及其制造方法

技术领域

本揭露是有关一种半导体封装及其制造方法。

背景技术

由于各种电子元件(例如晶体管、二极管、电阻器、电容器等)的集成密度不断提高，半导体行业经历了快速增长。在很大程度上，这种集成密度的提高来自于反复减小最小特征尺寸(例如，将半导体工艺节点缩小到次纳米节点)，这允许将更多部件整合到给定区域中。随着对小型化、更高速度和更大带宽、更低功耗和更低延迟的需求增长，越来越需要更小、更有创意的半导体晶粒的封装技术。

发明内容

根据本揭露的一些实施例，一种制造半导体封装的方法包括在第一基板上形成包含多个装置的半导体晶粒，其中第一基板包含第一浓度的掺杂剂。此方法包括将第一基板的背面接合至第二基板，其中第二基板包含大于第一浓度的第二浓度的掺杂剂。此方法包括分割半导体晶粒以形成半导体封装。此方法还包括修整半导体封装，使得第一基板具有第一宽度并且第二基板具有第二宽度，其中第二宽度大于第一宽度。

根据本揭露的一些实施例，一种制造半导体封装的方法。此方法包括在第一基板上形成包括多个装置特征的半导体晶粒，其中第一基板包含第一浓度的掺杂剂。此方法包括将第一基板的背面与第二基板熔合，其中第二基板包含大于第一浓度的第二浓度的掺杂剂。此方法包括在切割接合至第二基板的半导体晶粒以形成半导体封装。此方法还包括蚀刻半导体封装的多个侧壁，其中蚀刻此些侧壁的步骤包含相对于第二基板选择性地蚀刻第一基板。

根据本揭露的一些实施例，一种半导体封装包括晶粒，此晶粒包含在第一基板上的多个装置，其中第一基板包含第一浓度的掺杂剂，并且其中第一基板沿水平方向具有第一宽度。此半导体封装还包括第二基板，此第二基板与第一基板熔合，其中第二基板包含大于第一浓度的第二浓度的掺杂剂。第二基板沿水平方向具有第二宽度，其中第二宽度大于第一宽度。

附图说明

当结合附图阅读时，从以下详细描述中可以最好地理解本公开的方面。值得注意的是，根据业界的标准做法，各特征并未按比例绘制。事实上，为了清楚地讨论，可以任意增加或减少各种特征的尺寸。

图1根据一些实施例示出示例半导体封装示意图的平面俯视图；

图2根据一些实施例示出图1的示例半导体封装的一部分沿线AA'的剖面图；

图3A、图3B分别是根据一些实施例的用于制造半导体封装的方法的示例流程图；

图4A、图4B、图4C-1、图4D、图4E、图4F、图4G、图4H、图4I、图4J、图4K、图4L和图4M根据一些实施例示出图2的示例半导体封装的至少一部分的剖面图；

图4C-2根据一些实施例示出图4C-1的示例半导体封装的至少一部分的平面俯视图。

【符号说明】

200:半导体封装

200A:晶粒

200B:载体

202:装置晶圆

202A,204A:正面

202B,204B:背面

203:装置区域

204:装置基板

204S:侧壁

206:装置特征

208:金属化层

210:互连结构

212:钝化层

214:凸块下金属化层/UBM

216:导电连接器

218:开口

219:硬遮罩

220,222:接合膜

223:载体晶圆

223A:正面

224:载体基板

224A:顶面

224S:侧壁

226:划线

230,232,234,236:凹陷

240:聚合物层

300,350:方法

302,304,306,308,310,312:操作

352,354,356:操作

402:蚀刻工艺

404:沉积工艺

406:蚀刻工艺

408:湿蚀刻工艺

α:角度

AA’:线

D1,D2:长度

D1’,D4,D6,D7:宽度

D3,D5:距离

H1,H2:高度

X,Y,Z:方向

具体实施方式

以下揭示内容提供了用于实施本揭示案不同特征的诸多不同实施例或实例。下文描述了部件及布置的特定实例以简化本揭示案。此等当然仅仅是实例，而并非意欲为限制性的。例如，在后续描述中在第二特征件上方或之上形成第一特征件可包括其中第一及第二特征件形成为直接接触的实施例，并且亦可包括其中可在第一与第二特征件之间形成有额外特征件，使得第一与第二特征件无法直接接触的实施例。此外，本揭示案可在各种实例中重复参照符号及/或字母。此重复是为了简单及清楚的目的，并且本身并不规定所论述的各种实施例及/或配置之间的关系。

此外，为便于描述，本揭露可用空间相对术语，如“在……下方”、“在……之下”、“下部”、“在……上方”、“上部”等来描述一部件或特征与一或更多个其他部件或特征的关系，如附图所示。空间相对术语意欲涵盖除了附图所绘示的取向之外，也涵盖装置在使用或操作中的不同取向。此设备可采取其他方式取向(旋转90度或在其他取向上)，并且本文中所使用的空间相对描述词同样可相应解释。如本文所用的用语“约”和“大约”通常是指所述值的正负10％。例如，约0.5将包括0.45和0.55，约10将包括9到11，约1000将包括900到1100。

随着半导体技术的进一步发展，封装半导体装置，例如三维集成电路(three-dimensional integrated circuits,3DICs)，已经成为进一步减小半导体装置物理尺寸的有效替代方案。在封装的(例如，堆叠的)半导体装置中，例如逻辑、记忆体、处理器电路等的主动电路被制造在不同的半导体晶片或晶粒上。在本揭露的一些实施例中，封装的半导体装置或其部件包括一个或多个微机电系统(micro-electromechanical system,MEMS)。两个或更多个这些半导体晶粒可以并排放置或堆叠在彼此之上以进一步减小半导体装置的形状因数。

虽然可以显著地改善半导体封装的各个方面的性能(例如，电气性能)，但可能会出现其他问题。例如执行等向性蚀刻工艺以从半导体封装移除某些部件可能无意中导致结构缺陷以及半导体封装的基板在机械应力下导致潜在故障。因此，期望改进现有的半导体封装及其制造方法。

图1和图2根据各种实施例共同示出半导体封装(或晶片)200的至少一部分的示意图。图1示出半导体封装200的平面俯视图，图2示出沿图1的线AA’截取的半导体封装200的剖面图。应当理解，图1和图2的示例半导体封装200仅仅是说明性实施例，并不旨在限制本揭露的范围。因此，示例半导体封装200可以包括各种其他部件(例如，中介层、一个或多个硅/基板通孔(through silicon/substrate via,TSV)结构、底部填充材料、密封材料等)，同时仍在本揭露的范围内。

如图所示，半导体封装200包含与载体200B熔合的晶粒200A。在本实施例中，晶粒200A包括装置基板204、沿装置基板204的正面204A形成的多个主动和/或被动装置特征206(例如，晶体管、电阻、电容器等)以及形成在装置特征206上的多个金属化层208。尽管没有单独描绘，各金属化层208可以包括多条导线和多条导电通孔，它们统称为互连结构210。在一些实施例中，各条导线形成为沿横向方向(例如，X方向或Y方向)延伸的导电(例如金属)结构，并且导电通孔均形成为沿垂直方向(例如Z方向)延伸的导电(例如金属)结构。一些装置特征206能可操作地彼此耦合(通过相应组的互连结构210)以提供各自的功能(例如，布尔逻辑(Boolean logic)功能)，其有时可以被称为单元。

此外，在装置基板204的正面204A上，半导体封装200可以选择性地包含再分配结构(redistribution structure)(未描绘)，再分配结构配置为重选路由(reroute)或再分配晶粒200A的互连结构210。晶粒200A还可以包含钝化层212，钝化层212位于互连结构210和选择性的再分配结构之上。在一些实施例中，互连结构210和/或再分配结构通过钝化层212耦合到多个导电连接器216。导电连接器216可以实现为焊球(在此作为示例实施例描述)、金属柱、可掌控熔塌的覆晶互连(Controlled Collapse Chip Connection,C4)凸块、微凸块、化学镀镍-化学镀钯-浸金技术(electroless nickel-electroless palladium-immersion gold,ENEPIG)形成的凸块、其组合(例如具有焊球的金属柱)等。在一些情况下，封装基板可以是中介层。在一些实施例中，如本文所述，晶体200A还包括钝化层212和导电连接器216之间的凸块下金属化层(UBM)214，以促进导电连接器216与互连结构210的结合。UBM 214可包含金属，例如镍、金、其他合适的金属或其组合。应注意的是，此处所示的部件仅用于说明目的，并且半导体封装200可包括此处未描绘的附加部件。

在本实施例中，载体200B包含载体基板224，其通过合适的接合(bonding)方法接合至装置基板204的背面204B，例如熔接(fusion bonding)、混合接合、直接接合、介电质接合、金属接合、焊点(例如微凸块)等。在本实施例中，晶粒200A的装置基板204通过熔接接合至载体基板224。就此而言，装置基板204的背面204B上的接合膜220通过执行退火工艺接合至载体基板224的顶面(或正面)224A上的接合膜222，以促进接合膜之间的化学键合。在一些实施例中，接合膜220和接合膜222均包括氧化物材料。在本实施例中，配置载体200B以促进晶粒200A(以及在其上形成的部件)的处理及运输。就此而言，载体基板224可以不包含形成在其上的任何装置特征或互连结构。

在本实施例中，装置基板204与载体基板224包含相同的半导体材料。半导体材料可包含基本半导体材料，例如硅、锗、金刚石、其他基本半导体材料、化合物材料，例如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、其他化合物半导体材料或其组合。在许多实施例中，装置基板204与载体基板224都包含硅。

在一些实施例中，装置基板204和载体基板224中的至少一个包括掺杂物质，例如硼、碳、氮、氧、硫、磷、其他掺杂物或其组合。在一些实施例中，引入掺杂物质以在装置基板204上方形成各种掺杂区域(或掺杂阱)。在一些实施例中，装置基板204和载体基板224都包括相同的掺杂物质但浓度不同。在本实施例中，装置基板204和载体基板224均包括掺杂有硼的硅，其中装置基板204中硼的浓度小于载体基板224中硼的浓度。半导体材料和掺杂物质的其他组合也可适用于本实施例。在一些实施例中，装置基板204和载体基板224之间的掺杂物质的浓度差异为至少约5x10

在一些实施例中，装置基板204和载体基板224包含相同的半导体材料但具有不同的晶体结构(或晶格)。半导体材料的晶体结构描述了原子排列或堆积在三维空间中的重复结构。例如，装置基板204中的半导体材料的原子可以排列成正交结构，而载体基板224中的半导体材料的原子可以排列成单斜晶结构。正交结构可以定义为矩形棱柱(rectangularprism)，第一向量(“a”)和第二向量(“b”)形成棱柱的矩形底面，第三向量(“c”)作为棱柱的高度，其中第一个、第二个和第三个向量的长度不相等。单斜结构可以定义为具有平行四边形底面的直角棱柱，而不是像正交结构那样的矩形底面。单斜结构也包含三个不相等的向量，类似于正交结构。在一些实施例中，装置基板204中的原子排列成立方结构(例如金刚石立方结构)，而载体基板224中的原子排列成单斜结构。立方结构可以替代地被认为是正交结构的特例。

在本实施例中，装置基板204和载体基板224之间的晶体结构差异有助于它们之间的蚀刻选择性，这将在下文详细讨论。就此而言，具有例如正交(或立方)结构的装置基板能比具有单斜结构的载体基板224以更大的速率蚀刻。在一些实施例中，晶体结构的差异对装置基板204和载体基板224之间的蚀刻选择性的影响可以是掺杂物质差异的附加影响或是替代影响。

共同参考图1和图2，将载体基板224配置为具有比装置基板204更长的长度(沿X轴或Y轴)。如这里示例的X-Y平面所示，装置基板204可由长度D1限定，载体基板224可由长度D2限定，其中长度D2大于长度D1，并且长度D1和长度D2之间的差值的大约一半可以定义距离D3，其中距离D3大于0。换句话说，当从俯视图看时，如图1所示，载体基板224的各侧壁与装置基板204的各侧壁偏移距离D3。值得注意的是，为了简单起见，在图1中省略了形成在装置基板204之上的部件。在本实施例中，距离D3界定出边界，此边界用于在后续处理期间处理半导体封装，这将在下文详细描述。本实施例不限制距离D3的大小，只要可以适应对装置基板204(以及形成在装置基板204之上的装置特征206)的处理，而不引起潜在的损坏。在非限制性的示例实施例中，距离D3可以是至少约4毫米(mm)，长度D1可以是约22mm并且长度D2可以是约25.7mm。

当从剖面侧视图观察时，如图2所示，装置基板204和载体基板224形成阶梯状(或阶梯状)轮廓，其中装置基板204的侧壁204S与载体基板224的顶面224A之间的角度α至少约为85°。可以理解为装置基板204的侧壁204S也垂直延伸以定义金属化层208和钝化层212的侧壁。在一些实施例，角度α基本上正交(或垂直)，即约90°。换言之，装置基板204的侧壁204S实质上垂直于载体基板224的顶面224A。此外，载体基板224的侧壁224S也可实质上垂直于载体基板224的顶面224A。

图3A、图3B分别是根据一些实施例的用于形成半导体封装200的示例方法200和示例方法350的流程图。须说明的是，方法300和方法350仅为示例，并不用于限制本揭露。因此，应当理解，可以改变方法300和/或方法350的操作顺序，可以省略一些操作，并且可以在方法300和/或方法350之前、期间和之后提供额外的操作。根据本文提供的一些实施例，方法300和/或方法350的操作可以结合图4A-4M来讨论，图4A-4M描绘关于图1和图2讨论的至少一些部件。在本实施例中，根据本揭露的一些实施例，方法300的操作308由结合图4F-4L讨论的方法350实现。

参考图4A，方法300在操作302形成晶粒200A，晶粒200A包括装置晶圆202上的装置特征206。

在本实施例中，图1和图2所示的装置基板204在随后的操作中沿着如图4D所示的划线226与装置晶圆202隔离。换言之，装置晶圆202跨越划线226之间的部分提供了装置基板204，其中晶粒200A形成在装置基板204上。因此，如上文关于装置基板204详细讨论的，装置晶圆202包含一种或多种半导体材料，其中半导体材料掺杂有一种或多种掺杂物质。在一些实施例中，装置晶圆202包括掺杂有硼的硅(例如，硅晶圆)。在一些实施例中，装置晶圆202的硅原子具有如上所述的正交晶体结构(包括立方晶体结构)。装置晶圆202可以通过合适的工艺掺杂，例如离子注入工艺。离子注入工艺的各种参数，包含例如射束能量和射束功率，可以基于引入掺杂物质的期望位置(例如，深度)来调整。随后，方法300通过以下工艺在装置晶圆202的正面202A之上形成装置特征206，例如，沉积、光刻、蚀刻、其他合适的装置或其组合。

参考图4B，方法300在操作302随后在金属化层208中以及装置晶圆202上方形成互连结构210。

金属化层208可以是多层结构，包括介电层，例如由沉积在装置特征206上方的蚀刻停止层(etch-stop layers,ESLs)分隔的层间介电质(interlayer dielectric,ILD)层。互连结构210可以包括通过通孔垂直连接的导线，此通孔配置为将装置特征206与附加电路部件电连接。各种互连结构210可以通过一个或多个镶嵌工艺或一系列沉积和图案化工艺形成。

此外，参考图4C-1和图4C-2，方法300在操作302形成附加部件，例如钝化层212、UBM 214、导电连接器216和互连结构210之上的其他合适的部件，从而提供底层装置特征206和互连结构210与诸如封装基板的部件之间的连接。可以应用包括沉积、光刻、蚀刻、其他合适的工艺或其组合的合适的工艺来形成一个或多个这样的部件。

在一些实施例中，参考图4C-2，方法300还形成多个开口(或孔)218，开口218穿过在操作302处形成的一个或多个部件并且穿过装置区域203中的装置晶圆202。在一些实施例中，装置区域203根据设计要求提供装置特征206，例如MEMS装置，并且可以具有小于装置基板204的面积。在此，装置区域203可以由沿X轴的宽度D1'定义，其中宽度D1'小于所示的长度D1。MEMS装置的示例(例如，装置特征206)可以实现为用于光刻应用的电子束写入器(E-beam writer)。在这种情况下，多个开口218被配置为用于电子束在装置操作期间穿透的孔径。应注意的是，本实施例不限制开口218的配置(例如，每个开口218的形状、布置图案等)或在操作302期间形成它们的方法。为了说明的目的，图4C-2描绘了开口218的示例配置。

此后，方法300在晶粒200A上方形成硬遮罩219以保护在装置晶圆202上方形成的各种特征。在一些实施例中，硬遮罩219包含半导体材料、介电质材料、其他适合的材料或其组合。在本实施例中，硬遮罩219包含硅。如下文将详细讨论的，硬遮罩219随后在执行分割工艺后被去除，以形成半导体封装200。

随后，方法300在装置晶圆202的背面202B上形成接合膜220。接合膜220可以包含任何适合的材料，例如氧化物，并且接合膜能以任何方法形成在背面202B上，例如化学气相沉积(chemical vapor deposition,CVD)、旋涂、热氧化、化学氧化、其他合适的方法或其组合的方法。

参照图4D，方法300在操作304将装置晶圆202的背面202B(即背面204B)与载体晶圆223的正面(或背面)223A(即顶面224A)经由接合膜220和接合膜222接合或熔合。

在将装置晶圆202接合到载体晶圆223之后，图1和图2中描绘的载体基板224随后与载体晶圆223隔离。因此，如上文关于载体基板224详细讨论的，载体晶圆223包含掺杂有一种或多种掺杂物质的一种或多种半导体材料。载体晶圆223中的一种或多种掺杂物质可以与装置晶圆202中包含的掺杂物质在组成上相同。载体晶圆223可以通过合适的工艺掺杂，例如离子注入工艺，类似于上面关于装置晶圆202所讨论的工艺。在本实施例中，载体晶圆223中掺杂物质的浓度大于装置晶圆202中的掺杂物质浓度。在一些实施例中，载体晶圆223包括掺杂有硼的硅(例如，硅晶圆)。在一些实施例中，载体晶圆223的硅原子具有如上所述的单斜晶体结构，这与装置晶圆202的正交(或立方)晶体结构相反。在本实施例中，载体晶圆223和装置晶圆202之间的掺杂浓度的差异和晶体结构的差异，不论单独或组合都有助于载体晶圆223和装置晶圆202之间的蚀刻选择性，这将在下文详细讨论。

载体晶圆223还包括形成在正面223A之上的接合膜222。接合膜222可以与接合膜220基本相同，并且能以类似于上面关于接合膜220所讨论的方式形成。在本实施例中，装置晶圆202与载体晶圆223采用熔接方式接合。就此而言，将载体晶圆223接合到装置晶圆202可以包括预接合(pre-bonding)工艺，然后是退火工艺。在预接合工艺中，在低温下，例如在室温下，施加小的压力以将接合膜220和接合膜222压在一起。随后，可以通过退火工艺提高接合强度，在此期间接合膜220和接合膜222的材料形成熔合键(fusion bonds)，例如共价键。在一些替代示例中，载体晶圆223可以通过诸如混合接合和焊点(例如微凸块)的其他合适的接合方法接合到装置晶圆202。

参考图4E，方法300在操作306通过晶粒分割(singulation)(或晶粒切割(cutting))工艺从接合的装置晶圆202和载体晶圆223制造半导体封装200。在本实施例中，如图4D所示，沿着划线226实施晶粒分割工艺，划线226各自与所得半导体封装200的侧壁隔开距离D5。在一些实施例中，D5小于D3，如图1和图2所示。在一些非限制性示例中，D5约为70微米(μm)。值得注意的是，在进行装置分割工艺以形成半导体封装200后，装置基板204与载体基板224配置为实质上相同的宽度D4，即，沿装置基板204与载体基板224的侧壁不存在阶梯状轮廓。晶粒分割工艺可以包括锯切工艺、雷射切割工艺等。分割工艺从接合的装置晶圆202和载体晶圆223分割(或切割)出半导体封装200。

参考图4F至图4L，方法300在操作308执行一系列蚀刻和沉积工艺以修整半导体封装200的侧壁。在本实施例中，一系列的蚀刻和沉积工艺通过如图3B中描绘的方法350的操作来实施。对于硬遮罩219形成于装置基板204之上的实施例，一系列蚀刻和沉积工艺被配置为去除硬遮罩219，从而至少暴露装置区域203中的多个开口218。应注意，可在方法350的实施期间的任何阶段移除硬遮罩219。

参考图4F方法350在操作352对半导体封装200执行蚀刻工艺402。在本实施例中，蚀刻工艺402利用一种或多种气态物质(形成等离子体)作为蚀刻剂，并且被设计成选择性地移除一个或多个硅基层(例如，硬遮罩219)而不移除或实质上移除包括在半导体封装200中的其他部件。在本实施例中，蚀刻工艺402是反应离子蚀刻(reactive ion etching,RIE)工艺。

在现有技术中，实施蚀刻工艺402可能会无意中去除(或过度蚀刻)装置基板204和载体基板224的一部分，使半导体封装200的整个侧壁产生弯曲轮廓(如图4F的虚线所示)，此弯曲轮廓沿着从装置基板204的顶部(以及在其上形成的部件)延伸到载体基板224的底部。就此而言，当施加机械力(例如，在装置测试期间施加的夹持力)时，弯曲轮廓的顶角和底角可能成为应力集中点，导致半导体封装200破裂。

本实施例提供了一种相对于载体基板224选择性地过度蚀刻装置基板204的方法，使得半导体封装200的侧壁形成为包括阶梯状或阶梯状轮廓。因此，不是在装置基板204和载体基板224上都施加机械力，而是仅远离装置基板204延伸的一部分载体基板224受到应力，从而减少半导体封装200发生机械故障。在本实施例中，实施方法350中描述的一系列循环蚀刻和沉积工艺以确保装置基板204和载体基板224的侧壁被蚀刻为实质上垂直，并且优先在载体基板224上蚀刻装置基板204，使得载体基板224横向延伸远离装置基板204的侧壁。

参考图4F，蚀刻工艺402是等向性蚀刻工艺，如图所示将蚀刻工艺402配置为沿着垂直方向(例如Z轴)和横向方向(例如X轴和Y轴)去除装置基板204和载体基板224的一部分。蚀刻工艺402的细节和方法350的后续操作参考图4F中由虚线包围的半导体封装200的一部分的放大图来讨论。

在本实施例中，使用包括一种或多种气态物质的等离子体实施蚀刻工艺402。等离子体可以包含蚀刻气体，例如含氟气体(例如SF

如图4F中半导体封装200的放大部分所示，蚀刻工艺402在装置基板204中形成凹陷230、在载体基板224中形成凹陷232、以及在接合膜220/222中形成凹陷234。然而，由于上面详细讨论的装置基板204和载体基板224之间的掺杂剂浓度和/或晶体结构的差异，凹陷230的尺寸不同于凹陷232的尺寸。换言之，装置基板204的蚀刻速率不同于载体基板224的蚀刻速率。在本实施例中，调整掺杂剂浓度和/或晶体结构的差异，使得装置基板204被蚀刻的程度比载体基板224更大。例如，凹陷230可以由宽度D6和高度H1限定，并且凹陷232可以由宽度D7和高度H2限定，其中宽度D6大于宽度D7并且高度H1大于高度H2。

值得注意的是，虽然接合膜220/222和/或金属化层208(和钝化层212)的部分也可以在蚀刻工艺402(和任何后续蚀刻工艺)期间被蚀刻以分别形成凹陷234和凹陷236，调整在蚀刻工艺402期间施加的蚀刻剂以主要移除半导体封装200中的半导体材料(例如，硬遮罩219)而不移除或实质上移除邻近的介电质和金属材料。在一些实施例中，凹陷230和凹陷232的尺寸由诸如功率、持续时间、蚀刻剂的选择和/或蚀刻工艺402的其他因素等因素控制。在一些实施例中，在蚀刻工艺402期间不施加偏压以确保材料的去除为等向性。

参考图4G，方法350在操作354对半导体封装200执行沉积工艺404。在本实施例中，沉积工艺404使用一种或多种与蚀刻工艺402中实施的不同的气态物质(也为等离子体的形式)以在半导体封装200上方形成聚合物层240。在一些实施例中，聚合物层240共形地(conformally)形成在半导体封装200之上，使得聚合物层240覆盖凹陷230和凹陷232的暴露表面。

在本实施例中，使用包含一种或多种气态物质的等离子体实施沉积工艺404。在一些实施例中，等离子体可包含选自上文关于蚀刻工艺402所讨论的含氟气体。然而，在沉积工艺404中实施的含氟气体源明显不同于在蚀刻工艺402中实施的含氟气体源。例如，在本实施例中用于沉积工艺404的等离子体包含C

在本实施例中，以C

参考图4H，方法350在操作356对半导体封装200执行蚀刻工艺406。在本实施例中，蚀刻工艺406与蚀刻工艺402的不同之处在于蚀刻工艺406是异向性RIE工艺，其被配置为选择性地去除形成在半导体封装200的侧表面上的聚合物层240的一部分(此处未描绘)。蚀刻工艺406的实施可使用与蚀刻工艺402相同的气体。在示例实施例中，蚀刻工艺406的实施可以使用SFe

参考图4I、图4J和图4K，方法350重复操作352-356以垂直延伸凹陷230和凹陷232而基本上不移除聚合物层240。如此处所示，当方法350从一个操作前进到例如切换气体源和/或施加偏压的后续操作时，凹陷230和凹陷232的侧壁可以形成为具有扇形轮廓。在一些实施例中，调整蚀刻工艺402、沉积工艺404和蚀刻工艺406中的一个或多个的持续时间以减少由扇形轮廓引起的粗糙度(参考图4L中描绘的虚线轮廓作为示例)，从而在被蚀刻的装置基板204和被蚀刻的载体基板224中实现实质上垂直的侧壁。

在本实施例中，参照图4L，循环实施操作352-356，直到凹陷230和凹陷232分别垂直延伸穿过装置基板204的厚度和载体基板224的厚度。随后，从半导体封装200移除聚合物层以暴露侧壁204S和侧壁224S。重要的是，装置基板204和载体基板224之间的蚀刻选择性导致凹陷230的宽度D6大于凹陷232的宽度D7。此外，因为操作352-356的循环应用(cyclicapplication)对装置基板204和载体基板224是选择性的，所以接合膜220和接合膜222基本上不会被蚀刻并且因此从侧壁204S和侧壁224S横向延伸。

此后，参考图3A和图4M，方法300通过执行湿蚀刻工艺408以去除接合膜220和接合膜222的任何多余部分及实质上不受来自半导体封装200的操作352-356的循环应用影响的其他部件(例如，钝化层212、金属化层208等)，进而从操作308前进到操作310。在本实施例中，使用诸如氢氟酸(HF)的蚀刻剂实施湿蚀刻工艺408。

附加处理可以在操作312处实施。例如，多个半导体封装20能以各种配置整合(或堆叠)再一起以形成系统整合单晶片(system on integrated chips,SoIC)。然而，应当理解，半导体晶粒能以各种其他布置中的任何一种方式整合，同时仍在本揭露的范围内。

本揭露的一个态样提供了一种制造半导体封装的方法。此方法包括在第一基板上形成包含多个装置的半导体晶粒，其中第一基板包含第一浓度的掺杂剂。此方法包括将第一基板的背面接合至第二基板，其中第二基板包含大于第一浓度的第二浓度的掺杂剂。此方法包括分割半导体晶粒以形成半导体封装。此方法还包括修整半导体封装，使得第一基板具有第一宽度并且第二基板具有第二宽度，其中第二宽度大于第一宽度。

在一些实施例中，其中第一基板与第二基板包含相同的半导体材料。在一些实施例中，其中第一基板包含具有正交晶体结构的第一半导体材料，并且第二基板包含具有单斜晶体结构的第二半导体材料。在一些实施例中，其中第一半导体材料与第二半导体材料相同。在一些实施例中，其中掺杂剂包含硼、碳、氮、氧、硫、磷、其他掺杂剂或其组合。在一些实施例中，其中修整半导体封装的步骤包含：使用第一气态物质执行等向性蚀刻工艺以在第一基板中形成第一凹陷和在第二基板中形成第二凹陷，其中第一凹陷的尺寸大于第二凹陷的尺寸；使用一第二气态物质执行沉积工艺以在第一凹陷和第二凹陷中形成聚合物层；使用第一气态物质执行异向性蚀刻工艺以去除聚合物层的未沉积在第一凹陷和第二凹陷中的部分；及重复执行等向性蚀刻工艺、沉积工艺及异向性蚀刻工艺的步骤以加深第一凹陷和第二凹陷。在一些实施例中，其中第一气态物质为SF

本揭露的一个态样提供了一种制造半导体封装的方法。此方法包括在第一基板上形成包括多个装置特征的半导体晶粒，其中第一基板包含第一浓度的掺杂剂。此方法包括将第一基板的背面与第二基板熔合，其中第二基板包含大于第一浓度的第二浓度的掺杂剂。此方法包括在切割接合至第二基板的半导体晶粒以形成半导体封装。此方法还包括蚀刻半导体封装的多个侧壁，其中蚀刻此些侧壁的步骤包含相对于第二基板选择性地蚀刻第一基板。

在一些实施例中，其中第一基板和第二基板包含掺杂硼的硅。在一些实施例中，其中熔合的步骤包含将第一基板背面上的第一氧化物层和第二基板上的第二氧化物层接合。在一些实施例中，进一步包括在蚀刻侧壁的步骤之后执行湿蚀刻工艺，以去除部分第一氧化物层和第二氧化物层。在一些实施例中，其中半导体封装还包含在装置特征之上的硬遮罩，并且其中蚀刻侧壁的步骤将硬遮罩从半导体封装移除。在一些实施例中，其中蚀刻侧壁的步骤包含循环执行等向性蚀刻工艺、沉积工艺及异向性蚀刻工艺。

本揭露的一个态样提供了一种半导体封装。此半导体封装包括晶粒，此晶粒包含在第一基板上的多个装置，其中第一基板包含第一浓度的掺杂剂，并且其中第一基板沿水平方向具有第一宽度。此半导体封装还包括第二基板，此第二基板与第一基板熔合，其中第二基板包含大于第一浓度的第二浓度的掺杂剂。第二基板沿水平方向具有第二宽度，其中第二宽度大于第一宽度。

在一些实施例中，其中装置包含至少一个微机电系统(micro-electromechanicalsystem,MEMS)装置。在一些实施例中，其中第一基板和第二基板包含相同的半导体材料。在一些实施例中，其中掺杂剂包含硼、碳、氮、氧、硫、磷、其他掺杂剂或其组合。在一些实施例中，其中第一基板包含具有正交晶体结构的第一半导体材料，并且第二基板包含具有单斜晶体结构的第二半导体材料。

上文概述数个实施例的特征，使得本领域技术人员可以更好地理解本揭露内容的各态样。本领域技术人员应当理解，可容易地将本揭露的内容用作设计或修改用于执行本文介绍的实施例的相同目的和/或实现相同优点的其他工艺及结构的基础。本领域技术人员亦应意识到，此类的等效结构不脱离本揭露的精神及范畴，本领域技术人员可在本文中进行各种改变、替换及变更。