基于SQUID阵列的超导磁通激励开关及其制备方法

技术领域

本申请涉及通信技术领域，特别是涉及一种基于SQUID阵列的超导磁通激励开关及其制备方法。

背景技术

超导量子干涉仪(SQUID)电流传感器在光子计量、宇宙天文学、高能物理、量子信息等领域具有广泛应用。高性能TES探测器的灵敏度很高，但是噪声水平很低，输出信号较弱，其信号读出需要采用具有高电流灵敏度、噪声水平匹配的SQUID电流传感器。所有不同类型、不同波段的TES探测器的信号读出都需要SQUID电流传感器。而且，SQUID电流传感器已成为TES探测器信号读出的唯一手段。

对于TES阵列的微弱信号读出，一般采用时分复用SQUID、码分复用SQUID、频分复用SQUID以及微波复用SQUID等读出技术。而在时分复用SQUID和码分复用SQUID读出技术中通常需要使用超导磁通激励开关来选通读出。然而，传统的超导磁通激励开关容易发生相位偏移，不利于对TES阵列的微弱信号的读出。

发明内容

基于此，有必要针对上述问题，提供一种基于SQUID阵列的超导磁通激励开关及其制备方法。

本申请提供一种基于SQUID阵列的超导磁通激励开关。所述基于SQUID阵列的超导磁通激励开关包括多个环路结构、多个第一约瑟夫森结结构、多个第二约瑟夫森结结构、多个正极连接结构以及多个负极连接结构。

每个所述环路结构具有第一端与第二端。每个所述第一约瑟夫森结结构的第一超导薄膜结构，设置于所述环路结构的第一端。每个所述第二约瑟夫森结结构的第一超导薄膜结构，设置于所述环路结构的第二端。每个所述正极连接结构与所述环路结构的第一端连接。每个所述负极连接结构分别与所述第一约瑟夫森结结构的第二超导薄膜结构和所述第二约瑟夫森结结构的第二超导薄膜结构连接。一个所述环路结构对应的所述负极连接结构与相邻一个所述环路结构对应的所述正极连接结构连接。

在一个实施例中，所述基于SQUID阵列的超导磁通激励开关还包括控制线结构。所述控制线结构绝缘设置于所述多个环路结构的表面，所述控制线结构用于输入磁通。

在一个实施例中，每个所述环路结构包括第一结构与第二结构。所述第一结构一端与所述第一约瑟夫森结结构的第一超导薄膜结构连接。所述第一结构另一端与所述第二结构一端连接。所述第二结构另一端与所述第二约瑟夫森结结构的第一超导薄膜结构连接。

在一个实施例中，所述控制线结构绝缘设置于所述第二结构的表面。

在一个实施例中，所述第一结构另一端与所述第二结构一端通过端口连接结构连接。且所述端口连接结构设置于所述第一结构的表面与所述第二结构220的表面。

在一个实施例中，所述环路结构关于所述端口连接结构对称设置。

在一个实施例中，所述基于SQUID阵列的超导磁通激励开关还包括多个终端电阻。每个所述终端电阻与所述第一约瑟夫森结结构和所述第二约瑟夫森结结构并联连接。

在一个实施例中，所述基于SQUID阵列的超导磁通激励开关还包括电阻连接结构。所述电阻连接结构一端与所述第二约瑟夫森结结构的第二超导薄膜结构连接。所述电阻连接结构另一端与所述终端电阻一端连接。所述终端电阻另一端与所述正极连接结构连接。

在一个实施例中，所述第一约瑟夫森结结构与所述第二约瑟夫森结结构为Nb/Al-AlO

在一个实施例中，本申请提供一种基于SQUID阵列的超导磁通激励开关的制备方法，包括：

提供基底，于所述基底表面制备二氧化硅薄膜；

于所述二氧化硅薄膜远离所述基底的表面依次制备第一超导薄膜层、第一绝缘层以及第二超导薄膜层；

将所述第二层超导薄膜刻蚀至所述第一绝缘层，形成多个第二超导薄膜结构；

将所述第一绝缘层刻蚀至所述第一层超导薄膜，形成多个第一绝缘结构，每个所述第一绝缘结构的面积大于每个所述第二超导薄膜结构的面积；

将所述第一超导薄膜层刻蚀至所述二氧化硅薄膜，形成多个环路结构与多个第一超导薄膜结构；

于多个所述二氧化硅薄膜的表面、多个所述环路结构的表面、多个所述第一绝缘结构的表面以及多个所述第二超导薄膜结构的表面制备第二绝缘层；

对所述第二绝缘层进行刻蚀，分别刻蚀至多个所述第一超导薄膜结构与多个所述第二超导薄膜结构，形成多个连接通孔与多个第二绝缘结构；

于多个所述连接通孔之间的多个所述第二绝缘结构表面制备多个终端电阻；

于多个所述连接通孔与多个所述第二绝缘结构表面沉积引线超导薄膜层；

对所述引线超导薄膜层进行刻蚀，刻蚀至多个所述第二绝缘结构，形成控制线结构与连接结构。

上述基于SQUID阵列的超导磁通激励开关及其制备方法，一个所述环路结构、一个所述第一约瑟夫森结结构与一个所述第二约瑟夫森结结构形成了SQUID环路的主要结构。每个所述环路结构为多条曲线依次首尾连接形成的连通环路。

每个所述第一约瑟夫森结结构的第一超导薄膜结构设置于所述环路结构的第一端。每个所述第二约瑟夫森结结构的第一超导薄膜结构设置于所述环路结构的第二端。此时，所述环路结构为具有第一端和第二端的不封闭环路。通过所述环路结构将所述第一约瑟夫森结结构的第一超导薄膜结构与所述第二约瑟夫森结结构的第一超导薄膜结构连接，使得SQUID环路中形成串联电感结构。从而，当获得一个磁通的时候，SQUID环路的变化为磁通量子Ф0的整数倍，不会对V-Ф0曲线(周期是Ф0)有任何改变，进而能有效避免SQUID环路的相位偏移，解决了并联型电感结构导致的相位偏移问题。同时，通过SQUID环路中形成的串联电感结构，具有较小的电感以及较小的尺寸，有利于超导磁通激励开关的调控，且使得SQUID环路更加紧密。

一个所述环路结构、一个所述第一约瑟夫森结结构与一个所述第二约瑟夫森结结构形成的SQUID环路采用一阶梯度简单结构，有利于抵消外界平行磁场干扰。

并且，通过所述负极连接结构分别与所述第一约瑟夫森结结构的第二超导薄膜结构和所述第二约瑟夫森结结构的第二超导薄膜结构连接。此时，也可以理解为所述第一约瑟夫森结结构的第二超导薄膜结构和所述第二约瑟夫森结结构的第二超导薄膜结构通过所述负极连接结构连接。进而，所述负极连接结构、所述第一约瑟夫森结结构、所述第二约瑟夫森结结构以及所述环路结构形成了两个约瑟夫森结并联的SQUID环路的主要结构。

一个所述环路结构对应的所述负极连接结构与相邻一个所述环路结构对应的所述正极连接结构连接，使得多个SQUID环路串联连接，形成了基于SQUID阵列的超导磁通激励开关。

因此，通过所述基于SQUID阵列的超导磁通激励开关，具有较小的电感和尺寸，使得SQUID环路更加紧密，有利于开关调控，且能有效避免SQUID环路的相位偏移。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的基于SQUID阵列的超导磁通激励开关的结构示意图。

图2为一实施例中提供的基于SQUID阵列的超导磁通激励开关的结构示意图。

图3为一实施例中提供的基于SQUID阵列的超导磁通激励开关的结构示意图。

图4为一实施例中提供的SQUID环路的截面示意图。

图5为一实施例中提供的SQUID环路阵列的截面示意图。

附图标记说明：

基于SQUID阵列的超导磁通激励开关100、环路结构20、第一约瑟夫森结结构510、第二约瑟夫森结结构520、正极连接结构710、负极连接结构720、控制线结构30、第一结构210、第二结构220、端口连接结构212、终端电阻610、电阻连接结构611、基底10、二氧化硅薄膜110、第二超导薄膜结构120、第一绝缘结构130、第一超导薄膜结构160、第二超导薄膜结构120、连接通孔140、第二绝缘结构150、终端电阻610。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。

这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本申请的范围。

请参阅图1，本申请提供一种基于SQUID阵列的超导磁通激励开关100。所述基于SQUID阵列的超导磁通激励开关100包括多个环路结构20、多个第一约瑟夫森结结构510、多个第二约瑟夫森结结构520、多个正极连接结构710以及多个负极连接结构720。

每个所述环路结构20具有第一端与第二端。每个所述第一约瑟夫森结结构510的第一超导薄膜结构，设置于所述环路结构20的第一端。每个所述第二约瑟夫森结结构520的第一超导薄膜结构，设置于所述环路结构20的第二端。每个所述正极连接结构710与所述环路结构20的第一端连接。每个所述负极连接结构720分别与所述第一约瑟夫森结结构510的第二超导薄膜结构和所述第二约瑟夫森结结构520的第二超导薄膜结构连接。一个所述环路结构20对应的所述负极连接结构720与相邻一个所述环路结构20对应的所述正极连接结构710连接。

本实施例中，所述环路结构20为超导薄膜材料。一个所述环路结构20、一个所述第一约瑟夫森结结构510与一个所述第二约瑟夫森结结构520形成了SQUID环路的主要结构。每个所述环路结构20为多条曲线依次首尾连接形成的连通环路。

每个所述第一约瑟夫森结结构510的第一超导薄膜结构设置于所述环路结构20的第一端。每个所述第二约瑟夫森结结构520的第一超导薄膜结构设置于所述环路结构20的第二端。此时，所述环路结构20为具有第一端和第二端的不封闭环路。通过所述环路结构20将所述第一约瑟夫森结结构510的第一超导薄膜结构与所述第二约瑟夫森结结构520的第一超导薄膜结构连接，使得SQUID环路中形成串联电感结构。从而，当获得一个磁通的时候，SQUID环路的变化为磁通量子Ф0的整数倍，不会对V-Ф0曲线(周期是Ф0)有任何改变，进而能有效避免SQUID环路的相位偏移，解决了并联型电感结构导致的相位偏移问题。同时，通过SQUID环路中形成的串联电感结构，具有较小的电感以及较小的尺寸，有利于超导磁通激励开关的调控，且使得SQUID环路更加紧密。

一个所述环路结构20、一个所述第一约瑟夫森结结构510与一个所述第二约瑟夫森结结构520形成的SQUID环路采用一阶梯度简单结构，有利于抵消外界平行磁场干扰。

并且，通过所述负极连接结构720分别与所述第一约瑟夫森结结构510的第二超导薄膜结构和所述第二约瑟夫森结结构520的第二超导薄膜结构连接。此时，也可以理解为所述第一约瑟夫森结结构510的第二超导薄膜结构和所述第二约瑟夫森结结构520的第二超导薄膜结构通过所述负极连接结构720连接。进而，所述负极连接结构720、所述第一约瑟夫森结结构510、所述第二约瑟夫森结结构520以及所述环路结构20形成了两个约瑟夫森结并联的SQUID环路的主要结构。

一个所述环路结构20对应的所述负极连接结构720与相邻一个所述环路结构20对应的所述正极连接结构710连接，使得多个SQUID环路串联连接，形成了基于SQUID阵列的超导磁通激励开关100。

因此，通过所述基于SQUID阵列的超导磁通激励开关100，具有较小的电感和尺寸，使得SQUID环路更加紧密，有利于开关调控，且能有效避免SQUID环路的相位偏移。

在一个实施例中，所述基于SQUID阵列的超导磁通激励开关100还包括控制线结构30。所述控制线结构30绝缘设置于所述多个环路结构20的表面，所述控制线结构30用于输入磁通。

本实施例中，所述控制线结构30均为超导薄膜材料。所述控制线结构30设置于多个所述环路结构20的表面，形成了上下重叠耦合结构。通过所述控制线结构30与所述环路结构20的上下重叠耦合结构，使得所述控制线结构30与SQUID环路的耦合更加匹配，且耦合结构简单，增大了耦合系数。同时，所述控制线结构30用于输入磁通。通过绝缘设置用以将各个结构之间隔开，避免彼此之间的流通电流串扰，以使得所述控制线结构30以及SQUID环路之间是彼此独立存在。

所述控制线结构30用于输入磁通。当所述控制线结构30输入磁通为磁通量子Ф0的整数倍时，所述基于SQUID阵列的超导磁通激励开关100处于超导态，与之并联的SQUID环路被短路；所述控制线结构30输入磁通为磁通量子Ф0半整数倍时，所述基于SQUID阵列的超导磁通激励开关100处于电阻态，与之并联的SQUID环路导通。从而，通过所述基于SQUID阵列的超导磁通激励开关100可实现对SQUID环路选择性的断开与导通。

请参阅图2，在一个实施例中，每个所述环路结构20包括第一结构210与第二结构220。所述第一结构210一端与所述第一约瑟夫森结结构510的第一超导薄膜结构连接。所述第一结构210另一端与所述第二结构220一端连接。所述第二结构220另一端与所述第二约瑟夫森结结构520的第一超导薄膜结构连接。

本实施例中，所述第一结构210与所述第二结构220如图2(或图1)中最底层灰色区域(或图2中白色线条标记的环路)。所述第二结构220与所述第一结构210首尾依次连接，形成一个具有第一端和第二端的连接环路。同时，每个所述第一约瑟夫森结结构510的第一超导薄膜结构设置于所述第一结构210的一端。每个所述第二约瑟夫森结结构520的第一超导薄膜结构设置于所述第二结构220的另一端。此时，可以理解为所述第一结构210与所述第二结构220为所述第一约瑟夫森结结构510与所述第二约瑟夫森结结构520的底层超导薄膜。从而，通过所述环路结构20将所述第一约瑟夫森结结构510与所述第二约瑟夫森结结构520的底层超导薄膜连接，形成了串联电感结构，能有效避免SQUID环路的相位偏移。

在一个实施例中，所述控制线结构30绝缘设置于所述第二结构220的表面。

本实施例中，所述控制线结构30设置于所述第二结构220，实现了靠近所述环路结构20的一侧进行设置，不需要在所述环路结构20的全部结构上进行设置，耦合结构简单。同时，所述控制线结构30远离所述第一约瑟夫森结结构510与所述第二约瑟夫森结结构520设置，有利于对磁通信号进行控制。

所述控制线结构30用于输入磁通。此时，通过绝缘设置用以将各个结构之间隔开，避免彼此之间的流通电流串扰，以使得所述控制线结构30以及SQUID环路之间是彼此独立存在。

请参阅图2，在一个实施例中，所述第一结构210另一端与所述第二结构220一端通过端口连接结构212连接。且所述端口连接结构212设置于所述第一结构210的表面与所述第二结构220的表面。

本实施例中，所述端口连接结构212分别与所述第一结构210另一端和所述第二结构220一端连接。所述端口连接结构212和所述第二结构220的其他重叠部位为绝缘设置(即图2中与所述端口连接结构212接触的所述环路结构20的中间部位)，避免彼此之间的流通电流串扰。

此时，通过所述端口连接结构212实现了将所述第一结构210与所述第二结构220串联起来，形成了具有第一端和第二端的所述环路结构20。所述第一约瑟夫森结结构510的第一超导薄膜结构与第一端连接。所述第二约瑟夫森结结构520的第一超导薄膜结构与第二端连接，形成了串联电感结构。

在一个实施例中，所述环路结构20关于所述端口连接结构212对称设置。

本实施例中，当所述环路结构20通入电流时，通过关于所述端口连接结构212对称设置，可以相互抵消掉外界平行磁场带来的干扰，进而避免在检测过程中产生干扰。

请参阅图3，在一个实施例中，所述基于SQUID阵列的超导磁通激励开关100还包括多个终端电阻610。每个所述终端电阻610与所述第一约瑟夫森结结构510和所述第二约瑟夫森结结构520并联连接。

本实施例中，所述终端电阻610用于使约瑟夫森结从欠阻尼结转变为过阻尼结。所述第一约瑟夫森结结构510、所述第二约瑟夫森结结构520以及所述终端电阻610彼此之间形成了并联连接结构。此时，可以理解为所述第一约瑟夫森结结构510与所述第二约瑟夫森结结构520并联连接。所述第一约瑟夫森结结构510与所述终端电阻610并联连接。所述第二约瑟夫森结结构520与所述终端电阻610并联连接。

在一个实施例中，所述基于SQUID阵列的超导磁通激励开关100还包括电阻连接结构611。所述电阻连接结构611一端与所述第二约瑟夫森结结构520的第二超导薄膜结构连接。所述电阻连接结构611另一端与所述终端电阻610一端连接。所述终端电阻610另一端与所述正极连接结构710连接。

本实施例中，所述电阻连接结构611一端连接所述第二约瑟夫森结结构520的第二超导薄膜结构120(上层Nb膜)。同时，所述第一约瑟夫森结结构510的第二超导薄膜结构120(上层Nb膜)与所述第二约瑟夫森结结构520的第二超导薄膜结构120(上层Nb膜)连接，可以实现所述电阻连接结构611一端也与所述第一约瑟夫森结结构510的第二超导薄膜结构120(上层Nb膜)连接。

所述电阻连接结构611另一端与所述终端电阻610一端连接。所述终端电阻610另一端与所述正极连接结构710连接。所述正极连接结构710与所述环路结构20的第一端连接。所述环路结构20的第一端与所述第一约瑟夫森结结构510的第一超导薄膜结构160(下层Nb膜)连接。从而，所述终端电阻610另一端实现与所述第一约瑟夫森结结构510的第一超导薄膜结构160(下层Nb膜)连接。同时，所述第一约瑟夫森结结构510的第一超导薄膜结构160(下层Nb膜)与所述第二约瑟夫森结结构520的第一超导薄膜结构160(下层Nb膜)通过所述环路结构20串联连接。此时，所述终端电阻610实现了分别与所述第一约瑟夫森结结构510和所述第二约瑟夫森结结构520并联连接。

一个所述环路结构20、一个所述第一约瑟夫森结结构510、一个所述第二约瑟夫森结结构520、一个所述终端电阻610形成了一个完整的SQUID环路。同时，通过所述正极连接结构710和所述负极连接结构720实现了多个SQUID环路的串联连接，形成SQUID阵列结构。

在一个实施例中，所述第一约瑟夫森结结构510与所述第二约瑟夫森结结构520为Nb/Al-AlO

在一个实施例中，所述基于SQUID阵列的超导磁通激励开关中SQUID阵列可以由2～100个SQUID单元串联组成。

请参阅图4和图5(图4示意出了一个SQUID的剖面示意图，图5示意出了SQUID阵列的剖面示意图)在一个实施例中，本申请提供一种基于SQUID阵列的超导磁通激励开关的制备方法，包括：

S10，提供基底10，于所述基底10表面制备二氧化硅薄膜110；

S20，于所述二氧化硅薄膜110远离所述基底10的表面依次制备第一超导薄膜层、第一绝缘层以及第二超导薄膜层；

S30，将所述第二层超导薄膜刻蚀至所述第一绝缘层，形成多个第二超导薄膜结构120；

S40，将所述第一绝缘层刻蚀至所述第一层超导薄膜，形成多个第一绝缘结构130，每个所述第一绝缘结构130的面积大于每个所述第二超导薄膜结构120的面积；

S50，将所述第一超导薄膜层刻蚀至所述二氧化硅薄膜110，形成多个环路结构20与多个第一超导薄膜结构160；

S60，于多个所述二氧化硅薄膜110的表面、多个所述环路结构20的表面、多个所述第一绝缘结构130的表面以及多个所述第二超导薄膜结构120的表面制备第二绝缘层；

S70，对所述第二绝缘层进行刻蚀，分别刻蚀至多个所述第一超导薄膜结构160与多个所述第二超导薄膜结构120，形成多个连接通孔140与多个第二绝缘结构150；

S80，于多个所述连接通孔140之间的多个所述第二绝缘结构150表面制备多个终端电阻610；

S90，于多个所述连接通孔140与多个所述第二绝缘结构150表面沉积引线超导薄膜层；

S100，对所述引线超导薄膜层进行刻蚀，刻蚀至多个所述第二绝缘结构150，形成控制线结构30与连接结构。

本实施例中，在所述S20中，采用磁控溅射法依次制备第一超导薄膜层(下层Nb膜)、第一绝缘层(Al-AlO

在所述S30和所述S40中，分别对所述第二层超导薄膜和所述第一绝缘层进行刻蚀，形成所述第二超导薄膜结构120和所述第一绝缘结构130。在所述S40中，所述第一绝缘层为氧化铝(Al-AlO

在所述S50中，所述环路结构20与所述第一超导薄膜结构160为同一层超导薄膜。对所述第一超导薄膜层进行刻蚀，形成了SQUID环路电极图形(即所述环路结构20)和约瑟夫森结的第一超导薄膜结构160(图中4和图5仅示意出第一超导薄膜结构160)。此时，可以理解为所述第一超导薄膜结构160与SQUID环路电极图形(即所述环路结构20)为一体的结构，均为对所述第一超导薄膜层进行刻蚀形成。SQUID环路图形如图1、图2、图3中所述环路结构20。所述第一超导薄膜结构160、所述第二超导薄膜结构120、所述第一绝缘结构130形成约瑟夫森结结构。

在所述S70中，多个所述连接通孔140用于沉积Nb膜。所述第一超导薄膜结构160与SQUID环路电极图形(即所述环路结构20)为一体的结构，均为对所述第一超导薄膜层进行刻蚀形成。Nb膜通过所述连接通孔140实现与环路结构20(如图1中所述环路结构20的第一端)的电连接，用于引出图2中的所述正极连接结构710。Nb膜通过所述连接通孔140可以实现与所述第二超导薄膜结构120(约瑟夫森结的上层Nb膜)的电连接，用于引出图1中所述负极连接结构720。同时，通过所述第二绝缘结构150可以实现图1中重叠结构之间的隔离绝缘作用。在所述S80中，终端电阻610靠近约瑟夫森结设置。

在所述S90中，于多个所述连接通孔140与所述第二绝缘结构150表面沉积引线超导薄膜层，可以为Nb膜。在所述S100中，对所述引线超导薄膜层进行刻蚀，形成控制线结构30以及连接结构等。其中，连接结构可以为上述实施例中涉及到的连接结构，如图1-3中所示的所述正极连接结构710、所述负极连接结构720、第一端口连接结构212、电阻连接结构611等。

因此，通过所述基于SQUID阵列的超导磁通激励开关的制备方法，每个所述第一绝缘结构130的面积大于每个所述第二超导薄膜结构120的面积，可以确保约瑟夫森结区不侧漏，有利于SQUID中约瑟夫森结的质量稳定。同时，通过所述基于SQUID阵列的超导磁通激励开关的制备方法制备获得所述基于SQUID阵列的超导磁通激励开关100，可以有效抵消外界平行磁场干扰，且有效避免SQUID环路的相位偏移。

在一个实施例中，所述二氧化硅薄膜110的厚度为100nm～1000nm。所述第一超导薄膜结构160(下层Nb膜)的厚度为100nm～500nm。所述第一绝缘结构130(AlO

在一个实施例中，采用磁控溅射法制备Nb/Al-AlO

具体地，在一个实施例中，所述基于SQUID阵列的超导磁通激励开关由7个SQUID环路串联组成。所述基于SQUID阵列的超导磁通激励开关的制备方法，包括：

在生长100nm厚的SiO

在上述步骤基础上进行第一次光刻，并刻蚀上层Nb膜，得到面积为1μm

在上述步骤基础上进行第二次光刻，采用湿法腐蚀刻蚀中间层Al-AlO

在上述步骤基础上进行第三次光刻，刻蚀最下层Nb膜，得到SQUID环路图形。

在上述步骤基础上，采用低温化学气相沉积法生长200nm厚的SiO

在上述步骤基础上，进行第四次光刻，采用电子束蒸发法制备150nm厚的PdAu薄膜作为电阻层，并剥离得到PdAu电阻610。

在上述步骤基础上，采用磁控溅射法沉积300nm厚的Nb薄膜，然后进行第五次光刻，并刻蚀Nb膜，得到控制线结构30以及连接结构图形。

在上述步骤基础上，对2寸样品进行划片，得到基于SQUID阵列的超导磁通激励开关。

在一个实施例中，基于SQUID阵列的超导磁通激励开关包含30个SQUID环路串联组成。所述基于SQUID阵列的超导磁通激励开关的制备方法，包括：

在生长1000nm厚的SiO

在上述步骤基础上进行第一次光刻，并刻蚀上层Nb膜，得到面积为100μm

在上述步骤基础上进行第二次光刻，采用湿法腐蚀刻蚀中间层Al-AlO

在上述步骤基础上进行第三次光刻，刻蚀最下层Nb膜，得到SQUID环路图形。

在上述步骤基础上，采用低温化学气相沉积法生长600nm厚的SiO

在上述步骤基础上，进行第四次光刻，采用电子束蒸发法制备500nm厚的PdAu薄膜作为电阻层，并剥离得到PdAu电阻610。

在上述步骤基础上，采用磁控溅射法沉积800nm厚的Nb薄膜，然后进行第五次光刻，并刻蚀Nb膜，得到控制线结构30以及连接结构图形。

在上述步骤基础上，对2寸样品进行划片，得到基于SQUID阵列的超导磁通激励开关。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。