SAR ADC电容阵列的校准方法、电路、计算机设备及存储介质

技术领域

本公开涉及测量技术领域，具体涉及一种SAR ADC电容阵列的校准方法、电路、计算机设备及存储介质。

背景技术

SARADC(逐次逼近型模数转换器)架构因为其功耗低效率高，并且与集成电路先进工艺十分兼容，所以在学术界和工业界受到的很高的关注。但是，SAR ADC架构的线性度受到SAR ADC内部的数模转换器失配误差的限制，降低了SAR ADC的精度。

数字校准技术自上个世纪80年代出现，因为数字校准电路的面积可以随着先进工艺的进步而缩小，功耗也会降低，在系统上又可以与数字信号处理电路相结合，所以数字校准技术受到了更广泛的关注。数字校准技术的常用手段是采用梯度下降算法计算最小均方误差，梯度下降算法无需计算最小均方误差中的伪逆矩阵，减少了计算的空间复杂度和时间复杂度，因此是数字校准技术中的常用算法。

然而，目前的数字校准技术在实现上要么需要一个额外的高速低精度模数转换器，要么需要对输入信号注入扰动，前者在实现上会占用较大的面积和功耗，后者注入不合适的扰动会对ADC的信噪比产生恶劣影响。

发明内容

有鉴于此，本公开提供了一种SAR ADC电容阵列的校准方法、电路、计算机设备及存储介质，以期至少部分解决以上存在的技术问题。

根据本公开的一个方面，提供了一种SARADC电容阵列的校准方法，包括：提供结构相同的两组电容阵列以及两个校准比较器，其中，一组电容阵列接入一校准比较器的正端，另一组电容阵列接入另一校准比较器的负端；提供输入信号，两组电容阵列分别对输入信号进行采样并输入至对应的校准比较器进行比较，分别得到第一量化结果以及第二量化结果；将第一量化结果与第二量化结果的和值与量化理论值作差，得到误差值；基于误差值以及梯度下降法对两组电容阵列中的每一电容的权重值进行迭代计算，直至每一电容的权重值符合预期。

根据本公开的实施例，分别得到第一量化结果以及第二量化结果的方法包括：两组电容阵列分别对输入信号进行采样并输入至对应的校准比较器进行比较，在逐次逼近逻辑的驱动下，两个校准比较器分别输出第一量化数字码以及第二量化数字码；将第一量化数字码与对应的电容阵列的权重向量相乘，得到第一量化结果；将第二量化数字码与对应的电容阵列的权重向量相乘，得到第二量化结果。

根据本公开的实施例，基于误差值以及梯度下降法对两组电容阵列中的每一电容的权重值进行迭代计算，直至每一电容的权重值符合预期包括：提供分别对应于两组电容阵列的第一权重更新公式以及第二权重更新公式，第一权重更新公式如下：

W

第二权重更新公式如下：

W

其中，W

根据本公开的实施例，权重值符合预期包括：权重值达到收敛稳定状态。

根据本公开的实施例，两组电容阵列均包括：依次连接的第i位电容至第j位电容，且第i位电容至第j位电容的权重值逐渐增大，方法包括：对应计算第i位电容至第j位电容的第一权重更新公式以及第二权重更新公式中，μ(i：j)的取值随第i位电容至第j位电容的权重值的增大而增大。

根据本公开的实施例，得到e(n)的方法包括：提供初始误差值计算公式以获取初始误差值，初始误差值为初始时刻的第一量化结果和第二量化结果的和值与量化理论值的差值，初始误差值计算公式如下：

其中，e(1)为初始误差值，表示初始时刻第一量化结果与第二量化结果的和值与量化理论值的差值，

根据本公开的实施例，基于初始误差值以及梯度下降法进行迭代计算以获取e(n)为：

提供误差更新公式：

delta(n+1)＝delta(n)+η·e(n)

化误差的迭代步长，N是SAR ADC的位数；基于初始误差值以及误差更新公式获取e(n)。

根据本公开的实施例，计算初始权重向量

根据本公开的另一方面，提供了一种SAR ADC电容阵列的校准电路，包括：结构相同的两组电容阵列；两个校准比较器以及一个目标比较器，其中，一组电容阵列分别接入其中一个校准比较器的正端以及目标比较器的负端，另一组电容阵列分别接入另一个校准比较器的负端以及目标比较器的正端；两个电容阵列分别用于对输入信号进行采样并输入至对应的校准比较器进行比较，以使两个校准比较器分别输出对应的第一数据以及第二数据；量化结果获取模块，用于基于第一数据获取第一量化结果，以及基于第二数据获取第二量化结果；权重更新模块，用于将第一量化结果与第二量化结果的和值与量化理论值作差，得到误差值，并基于误差值以及梯度下降法对两组电容阵列中的每一电容的权重值进行迭代计算，直至每一电容的权重值符合预期；两个电容阵列还用于：分别对输入信号进行采样并输入至目标比较器，目标比较器基于符合预期的权重值对输入信号进行采样以输出量化输出值。

根据本公开的另一方面，提供了一种计算机设备，包括处理器和存储器；其中，处理器执行存储器中保存的计算机程序时实现上述任一项的SARADC电容阵列的校准方法。

根据本公开的另一方面，提供了一种计算机可读存储介质，用于存储计算机程序；计算机程序被处理器执行时实现上述一项的SAR ADC电容阵列的校准方法。

本公开提供了一种SAR ADC电容阵列的校准方法、电路计算机设备及存储介质，其至少具有以下有益效果：

本公开实施例中，采用两组电容阵列对输入信号进行采样，并输入两个校准比较器中进行比较，得到第一量化结果与第二量化结果。由于两组电容阵列结构相同，且分别接入两个校准比较器的正端以及负端，因此，将第一量化结果与第二量化结果的和值与量化理论值作差能够得到与理想量化值的误差值。该误差值是由电容阵列的权重存在失配引起的，因此，基于误差值以及梯度下降法对两组电容阵列中的每一电容的权重值进行迭代计算，以使每一电容的权重至符合预期，进而实现对电容阵列中的每一电容的权重值精确校准，提高SARADC的精度。

不难发现，本公开实施例中，不需要引入额外的模数转换器，也不需要加入扰动信号，就能够实现两组电容阵列中的每个电容的权重的校准。

附图说明

为进一步说明本公开的技术内容，以下将结合实例及附图来详细说明，其中：

图1为根据本公开实施例的SARADC电容校准方法的流程图；

图2为根据本公开实施例的SAR ADC电容校准方法中操作S2的流程图；

图3为根据本公开实施例的SAR ADC电容校准方法对应的结构示意图；

图4为根据本公开实施例的SAR ADC电容校准方法中操作S4的流程图；

图5为根据本公开实施例的SAR ADC电容校准方法中进行梯度下降计算的数字模块的结构图；

图6为采用本公开实施例提供的SAR ADC电容校准方法进行校准前的SARADC动态性能仿真图；

图7为采用本公开实施例提供的SAR ADC电容校准方法进行校准后的SARADC动态性能仿真图；

图8是根据本公开实施例的SAR ADC电容阵列的校准电路的结构示意图。

具体实施方式

下面将结合实施例和实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。此外，以下实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本公开。此外，本公开实施例中若有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。

目前的针对SAR ADC数字校准技术中，梯度下降算法仅提取了SAR ADC中的两组电容阵列的等效电容阵列权重来进行校准，使得校准精度较低，且需要额外的高精度低速模数转换器或者需要注入额外的噪声对SAR ADC进行扰动，在功耗和面积上的开销较大。

本公开实施例提供的SAR ADC电容阵列的校准方法中，采用两组电容阵列对输入信号进行采样，并输入两个校准比较器中进行比较，得到第一量化结果与第二量化结果。由于两组电容阵列结构相同，且分别接入两个校准比较器的正端以及负端，因此，将第一量化结果与第二量化结果的和值与量化理论值作差能够得到与理想量化值的误差值。该误差值是由电容阵列的权重失配较大引起的，因此，基于误差值以及梯度下降法对两组电容阵列中的每一电容的权重值进行迭代计算，以使每一电容的权重至符合预期，进而实现对电容阵列中的每一电容的权重值精确校准，提高SAR ADC的精度。

图1为根据本公开实施例的SAR ADC电容校准方法的流程图，图2为根据本公开实施例的SAR ADC电容校准方法中操作S2的流程图，图3为根据本公开实施例的SAR ADC电容校准方法对应的结构示意图，图4为根据本公开实施例的SAR ADC电容校准方法中操作S4的流程图，图5为根据本公开实施例的SAR ADC电容校准方法中进行梯度下降计算的数字模块的结构图，图6为采用本公开实施例提供的SAR ADC电容校准方法进行校准前的SAR ADC动态性能仿真图，图7为采用本公开实施例提供的SAR ADC电容校准方法进行校准后的SARADC动态性能仿真图。下面将参考图1至图7对本公开实施例的SAR ADC电容校准方法进行详细说明。应当理解，图1至图7所示以及以下说明仅为示例，旨在帮助本领域技术人员理解本公开的方案，并非意在限定本公开的保护范围。

如图1所示，SARADC电容阵列的校准方法包括操作S1～操作S4。

在操作S1中，提供结构相同的两组电容阵列以及两个校准比较器，其中，一组电容阵列接入一校准比较器的正端，另一组电容阵列接入另一校准比较器的负端。

如图2所示，两组电容阵列分别为电容阵列101和电容阵列102。两个校准比较器分别为校准比较器103和校准比较器104。SARADC内部还包括目标比较器105。

在后续得到符合预期的每一电容的权重值之后，两个电容阵列还用于：分别对输入信号进行采样并输入至目标比较器，目标比较器基于符合预期的权重值对输入信号进行采样以输出量化输出值，进而来提高SAR ADC的精度。

电容阵列101接入校准比较器103的负端以及目标比较器105的正端。其中，电容阵列101与校准比较器103的负端之间通过开关S3连接。电容阵列101与目标比较器105的正端之间通过开关S5连接。

电容阵列102接入校准比较器104的正端以及目标比较器105的负端。电容阵列102与校准比较器104的正端之间通过开关S4连接。电容阵列102与目标比较器105的负端之间通过开关S6连接。

在操作S2中，提供输入信号，两组电容阵列分别对输入信号进行采样并输入至对应的校准比较器进行比较，分别得到第一量化结果以及第二量化结果。

参考图2，在一些实施例中，分别得到第一量化结果以及第二量化结果的方法包括操作S20～操作S22。

在操作S20中，两组电容阵列分别对输入信号进行采样并输入至对应的校准比较器进行比较，在逐次逼近逻辑的驱动下，两个校准比较器分别输出第一量化数字码以及第二量化数字码。

图3为根据本公开实施例的SAR ADC电容校准方法对应的结构示意图。

参考图3，在一些实施例中，电容阵列101包括N个依次连接的电容，依次为：C

断开开关S5，开关S6，连接开关S3，开关S4，对正端输入电压Vip和负端输入电压Vin输入相同的单频正弦信号，单频正弦信号的频率小于SAR ADC采样频率的二分之一。

对于电容阵列101和电容阵列102，采样输入信号时，电容阵列101的电容C

对于电容阵列101，第一次比较断开开关S1，电容阵列101中的C

Vxn＝Vcm-Vip+0.5Vref，Vxn是电容阵列101中校准比较器103负端的第一次比较的电压。

然后Vxn与电容阵列101中校准比较器103正端Vcm做比较，如果Vcm

对于电容阵列102，第一次比较断开开关S2，电容阵列102中的C

Vxp＝Vcm-Vip+0.5Vref，Vxp是电容阵列102中校准比较器104正端的第一次比较的电压。

然后Vxp与电容阵列102中校准比较器104负端Vcm做比较，如果Vcm＞Vxn，则电容阵列102的校准比较器104输出0，反之输出1，如果输出为0，电容阵列102中的C

继续参考图2，在操作S21中，将第一量化数字码与对应的电容阵列的权重向量相乘，得到第一量化结果。

在操作S22中，将第二量化数字码与对应的电容阵列的权重向量相乘，得到第二量化结果。

对比电容阵列101和电容阵列102的工作过程，可以得知在理想情况下对于输入信号，因为电容阵列101连接到校准比较器103的负端，电容阵列102连接到校准比较器104的正端，得到的数字码互为反码，基于此，可以得到下述等式(1)：

N是SARADC的位数。W

在电容失配条件下，可以将上述情况表示为下述等式(2)：

其中

由此可知，在电容权重失配的情况下，会存在与输入信号归一化之后的误差。

在一些实施例中，理想情况下，电容阵列中各个电容的权重依次为1/2、1/4、...、1/2

由于电容失配，使得电容阵列中各个电容的权重为1/2加权重误差值、1/4加权重误差值、...、1/2

继续参考图1，在操作S3中，将第一量化结果与第二量化结果的和值与量化理论值作差，得到误差值。

在操作S4中，基于误差值以及梯度下降法对两组电容阵列中的每一电容的权重值进行迭代计算，直至每一电容的权重值符合预期。

参考图4，在一些实施例中，基于误差值以及梯度下降法对两组电容阵列中的每一电容的权重值进行迭代计算，直至每一电容的权重值符合预期包括操作S40～操作S41。

在操作S40中，提供分别对应于两组电容阵列的第一权重更新公式(3)以及第二权重更新公式(4)，例如，第一权重更新公式(3)可以用于计算电容阵列101的权重，第二权重更新公式可以用于计算电容阵列102的权重。第一权重更新公式如下：

W

第二权重更新公式如下：

W

其中，W

在一些实施例中，α一般设置为一个较小的参数，防止第一量化结果和第二量化结果分别与自己的内积过小，导致梯度下降过程中发散。

μ是一个向量，维数与电容阵列的权重向量相同，因为电容阵列的失配程度与电容大小有关，电容越大的失配的量级可能越大，对应的权重失配范围也就越大，所以通过将μ用向量表示满足每一个电容权重都具有一个梯度下降参数。

在一些实施例中，得到e(n)的方法包括：提供初始误差值计算公式(5)以获取初始误差值，初始误差值为初始时刻的第一量化结果和第二量化结果的和值与量化理论值的差值，初始误差值计算公式(5)如下：

其中，e(1)为初始误差值，表示初始时刻第一量化结果与第二量化结果的和值与量化理论值的差值，

值得注意的是，初始时刻为在进行迭代之前时刻。

在一些实施例中，计算初始权重向量

分别获取两组电容阵列的理想权重向量。对于12bit SARADC，它的两组电容阵列的理想权重向量相同，为1/2，1/4，...，1/2^12。

将两个理想权重向量分别加上一组随机数，以获取初始权重向量

也就是说，不同轮次的梯度下降计算中，随机数可以根据迭代结果进行调整，进而获取合适的e(n)值，可以基于的e(n)值大小，判断更新的权重值是否达到收敛稳定状态。

随机数的确定依赖于电容阵列的失配程度，电容阵列的失配程度可以通过厂家的工艺库文件得到。

不难发现，由于

在一些实施例中，基于初始误差值以及梯度下降法进行迭代计算以获取e(n)为：

提供误差更新公式(6)：

delta(n+1)＝delta(n)+η·e(n)(6)

其中delta(n+1)和delta(n)分别是第n+1次梯度下降后和第n次梯度下降后的SARADC的量化误差，delta(0)的值为

基于初始误差值e(1)以及误差更新公式获取e(n)。

将已知的初始误差值e(1)应用至误差更新公式(6)，并采用梯度下降法对误差更新公式(6)进行迭代计算，能够获取e(n)。

在一些实施例中，在不同轮次的梯度下降计算中，可以根据迭代结果对η进行微调，以使e(n)符合预期。具体地，这里指的e(n)符合预期可以为误差值达到一个趋于0的状态，或者基于e(n)计算的得到的权重值达到收敛稳定状态。

在操作S41中，采用梯度下降法计算第一权重更新公式以及第二权重更新公式，以更新对应的电容阵列中的第i位电容至第j位电容的每一电容的权重值，直至权重值符合预期。

在一些实施例中，权重值符合预期包括：权重值达到收敛稳定状态。

在一些实施例中，两组电容阵列均包括：依次连接的第i位电容至第j位电容，且第i位电容至第j位电容的权重值逐渐增大，方法包括：

对应计算第i位电容至第j位电容的第一权重更新公式以及第二权重更新公式中，μ(i：j)的取值随第i位电容至第j位电容的权重值的增大而增大。

例如，在计算第i位电容的权重值时，由于第i位电容的权重值最小，因此，μ(ij)的取值可以为误差值的1/64。在计算第j为电容的权重值时，由于第j为电容的权重值最大，因此，μ(i：j)的取值可以为误差值的1/8。根据电容阵列中的电容的权重值的大小来确定μ(i：j)，电容的权重值越大，则μ(i：j)的取值越大，进而使得不同的权重失配有不同的梯度下降步长，可以使得权重收敛得更加精确，进而提高SAR ADC的精度。在一些实施例中，可以基于迭代的结果对μ(i：j)进行微调，例如，将μ(i：j)加上随机数，以使迭代结果收敛。

图5为根据本公开实施例的SAR ADC电容校准方法中进行梯度下降计算的数字模块的结构图。

参考图5，两个量化结果Dcali_p和Dcali_n，SAR ADC正常工作模式下的输入信号的量化值Dout，SAR ADC正常工作模式下的输入信号的量化输出值Vout。两个量化结果Dcali_p和Dcali_n进入梯度下降数字模块后分别乘以电容阵列101初始权重和电容阵列102初始权重，将结果相加后再与量化理论值1-delta相减得到误差信号e(n)，两个量化结果Dcali_p和Dcali_n分别与自己做内积之后与α相加，再分别除两个量化结果Dcali_p和Dcali_n，最后与两组电容阵列对应的权重向量μ和误差信号e(n)相乘，反馈到电容阵列101和电容阵列102，更新电容阵列101和电容阵列102的权重。

SAR ADC正常工作模式下的输入信号的量化输出值Vout公式(7)：

其中，D。ut是SARADC正常工作下输入的差分信号的量化结果，

图6为采用本公开实施例提供的SAR ADC电容校准方法进行校准前的SARADC动态性能仿真图，图7为采用本公开实施例提供的SARADC电容校准方法进行校准后的SAR ADC动态性能仿真图。

参考图6以及图7，采用的SAR ADC的位数是12bit，采用的样本点数为N＝65536，单位电容失配标准差为10％，校准后的SAR ADC，信纳比SNDR从59.01dB上升到68.12dB，上升了约9dB，有效位ENOB从9.51bit上升到11.02bit，上升了约1.5bit，无杂散动态范围SFDR从67.56dB上升到78.60dB，上升了约11dB，说明本公开实施例提供的SAR ADC校准方法可以提高SARADC校准精度。

图8是根据本公开实施例的SAR ADC电容阵列的校准电路的结构示意图。

本公开的另一方面提供了一种SAR ADC电容阵列的校准电路，可以应用于上述实施例提供的SAR ADC电容阵列的校准方法。

参考图8，SAR ADC电容阵列的校准电路包括：结构相同的两组电容阵列，分别为电容阵列101和电容阵列102。

SAR ADC电容阵列的校准电路还包括：两个校准比较器以及一个目标比较器105，两个校准比较器分别为校准比较器103、校准比较器104。

其中，一组电容阵列101分别接入其中一个校准比较器103的正端以及目标比较器105的负端，另一组电容阵列102分别接入另一个校准比较器104的负端以及目标比较器105的正端；两个电容阵列分别用于对输入信号进行采样并输入至对应的校准比较器进行比较，以使两个校准比较器分别输出对应的第一数据以及第二数据。

SARADC电容阵列的校准电路还包括：量化结果获取模块106，用于基于第一数据获取第一量化结果，以及基于第二数据获取第二量化结果。

SARADC电容阵列的校准电路还包括：权重更新模块107，用于将第一量化结果与第二量化结果的和值与量化理论值作差，得到误差值，并基于误差值以及梯度下降法对两组电容阵列中的每一电容的权重值进行迭代计算，直至每一电容的权重值符合预期；两个电容阵列还用于：分别对输入信号进行采样并输入至目标比较器105，目标比较器105基于符合预期的权重值对输入信号进行采样以输出量化输出值。

本公开还提供了一种计算机设备，包括处理器和存储器；其中，处理器执行存储器中保存的计算机程序时实现上述实施例提供的SAR ADC电容阵列的校准方法。

本公开还提供了一种计算机可读存储介质，该计算机可读存储介质可以是上述实施例中描述的设备/装置/系统中所包含的；也可以是单独存在，而未装配入该设备/装置/系统中。上述计算机可读存储介质承载有一个或者多个程序，当上述一个或者多个程序被执行时，实现根据本公开实施例的SAR ADC电容阵列的校准方法。

根据本公开的实施例，计算机可读存储介质可以是非易失性的计算机可读存储介质，例如可以包括但不限于：便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。例如，根据本公开的实施例，计算机可读存储介质可以包括上文描述的ROM和/或RAM和/或ROM和RAM以外的一个或多个存储器。

以上的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。