立体存储器元件及其制备方法

技术领域

本发明内容是有关于一种存储器元件及其制备方法，且特别是有关于一种具有高存储密度的立体存储器元件及其制备方法。

背景技术

存储器元件系可携式电子装置，例如MP3播放器、数字相机、笔记本电脑、智能型手机等...中重要的数据存储元件。随着各种应用程序的增加及功能的提升，对于存储器元件的需求，也趋向较小的尺寸、较大的存储容量。而为了因应这种需求，目前设计者转而开发一种包含有多个存储单元阶层叠层的立体存储器元件，例如垂直通道式立体NAND闪存元件。

然而，随着元件的关键尺寸微缩至一般存储单元技术领域的极限，如何在现有设备的工艺能力限制下，获得到更高的存储存储容量，已成了该技术领域所面临的重要课题。例如，在高密度三维存储器件中，如何减小金属线之间电容并增加击穿电压是重要的问题。因此，有需要提供一种先进的立体存储器元件及其制备方法，来解决已知技术所面临的问题。

发明内容

本说明书的一实施例公开一种立体存储器元件，其包含衬底、多个水平导电层、多个垂直存储器结构以及垂直导电板体。多个水平导电层位于衬底上，这些导电层二紧邻者之间形成第一空气间隙。存储器结构穿越这些导电层而连接至衬底。导电板体位于这些存储器结构其中二紧邻者之间，且穿越这些导电层而连接至衬底，导电板体与这些水平导电层紧邻者的边缘之间形成第二空气间隙。

在本说明书的其他实施例中，第一空气间隙连通至第二空气间隙。

在本说明书的其他实施例中，立体存储器元件还包含一共形氧化层形成于这些导电层、这些存储器结构以及导电板体裸露于第一、二空气间隙的表面上。

在本说明书的其他实施例中，每一存储器结构包含一存储层接触这些导电层以及一通道层接触存储层。

在本说明书的其他实施例中，第一空气间隙的宽度为约10纳米至约50纳米，第二空气间隙的宽度为约10纳米至约100纳米。

在本说明书的其他实施例中，立体存储器元件还包含一非共形层，其覆盖于这些导电层、这些存储器结构以及导电板体的顶部的上方。

在本说明书的其他实施例中，非共形层包含一第三空气间隙位于导电板体与这些存储器结构之一紧邻者之间，第三空气间隙不连通至第一、二空气间隙。

在本说明书的其他实施例中，立体存储器元件还包含一非共形层，其覆盖于这些存储器结构以及该导电板体的顶部的上方，第三空气间隙形成于非共形层下方，且位于导电板体与这些存储器结构之一紧邻者之间，第三空气间隙连通至第一、二空气间隙。

本说明书的另一实施例公开一种立体存储器元件的制备方法，其包含以下步骤：交替沉积多个第一绝缘层以及第二绝缘层于一衬底上；刻蚀多个第一通孔穿越这些第一、二绝缘层；形成垂直存储器结构于这些第一通孔内；刻蚀一沟道于这些存储器结构其中二紧邻者之间；通过沟道刻蚀这些第一绝缘层以形成这些第二绝缘层之间的空隙；通过沟道沉积导电材料至空隙以形成这些第二绝缘层之间的多个水平导电层；沉积一第三绝缘层覆盖沟道的侧壁；沉积垂直导电板体于沟道内且位于第三绝缘层内；以及移除这些第二绝缘层与第三绝缘层以形成这些水平导电层二紧邻者之间的第一空气间隙以及该导电板体与这些水平导电层紧邻者的边缘之间的第二空气间隙。

在本说明书的其他实施例中，立体存储器元件的制备方法还包含形成一共形氧化层于这些导电层、这些存储器结构以及导电板体裸露于第一、二空气间隙的表面上。

根据前述实施例，本发明的立体存储器元件在紧邻字线之间具有空气间隙，且在源极线与紧邻字线之间具有空气间隙，能有效地减小它们之间的电容值，且有效地增加它们之间的击穿电压。因此，牺牲绝缘层可以制备的更薄，因而更容易叠层更多的层，且可以减小源极线和紧邻字线之间的间隙，使得立体存储器元件的存储密度得以增加。

以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：

图1～图10D系绘示依照本说明书的实施例的半导体存储元件制备方法于多个步骤中的剖面图。

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：

102...衬底

104...绝缘层

104a...空气间隙

106...绝缘层

106a...空隙

108...导电层

110...硬掩模层

113...盖氧化物层

114...存储器结构

114a...存储层

114b...通道层

115a...外延硅

115b...接合焊垫

116...通孔

126...沟道

130...导电板体

132...绝缘层

132a...空气间隙

136...氧化层

140...非共形层

150...非共形层

152...空气间隙

160...非共形层

162...空气间隙

170...非共形层

172...空气间隙

W1...宽度

W2...宽度

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本说明书是提供一种立体存储器元件的制备方法，可在更微小的元件尺寸之中，获得到更高的存储存储容量，同时又能兼顾元件的操作稳定性。为了对本说明书的上述实施例及其他目的、特征和优点能更明显易懂，下文特举一存储器元件及其制备方法作为优选实施例，并配合所附附图作详细说明。

但必须注意的是，这些特定的实施案例与方法，并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。优选实施例的提出，仅系用以例示本发明的技术特征，并非用以限定本发明的权利要求书。该本领域技术人员，将可根据以下说明书的描述，在不脱离本发明的精神范围内，作均等的修饰与变化。在不同实施例与附图之中，相同的元件，将以相同的元件符号加以表示。

应当理解，尽管「第一」与「第二」等在本文中可以用于描述各种元件、部件、区域、层及/或部分，但是这些元件、部件、区域、及/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个元件、部件、区域、层或部分区分开。

本文使用的术语仅仅是为了描述本发明特定的实施例，而不是用来限制本发明。举例来说，本文使用的「一」、「一个」和「该」并非限制元件为单数形式或多个形式。本文使用的「或」表示「及/或」。如本文所使用的，术语「及/或」包括一个或多个相关所列项目的任何和所有组合。还应当理解，当在本说明书中使用时，术语「包括」或「包含」指定所述特征、区域、整体、步骤、操作、元件的存在及/或部件，但不排除一个或多个其它特征、区域、整体、步骤、操作、元件、部件及/或其组合的存在或添加。

请参照图1～图10D，其绘示依照本说明书的实施例的半导体存储元件制备方法于多个步骤中的剖面图。

参照图1，多个绝缘层104和绝缘层106交替地沉积在半导体衬底102上或半导体衬底上方的氧化物层上，以形成多层叠层结构。在本说明书的一些实施例中，绝缘层104可以由包括例如氧化硅的氧化物材料的介电材料制成，并且绝缘层106可以由例如氮化硅的氮化物材料的介电材料制成。硬掩模层110进一步沉积在多层叠层结构上，并且硬掩模层110可以由不同于绝缘层104的介电材料制成。在本实施例中，硬掩模层110可以沉积在最顶部的绝缘层104之上。

参照图2，进行刻蚀步骤以在多层叠层结构上形成多个通孔116，从而形成通孔的阵列(即多个行通孔)。每个通孔116穿过多层叠层结构(104、106)和硬掩模层110以暴露出衬底102。在本说明书的一些实施例中，多个通孔116可以具有O形、圆形、椭圆形或矩形等外形，但不限于此。在本说明书的一些实施例中，使用硬掩模层110作为刻蚀掩模来执行非等向性刻蚀工艺，例如反应离子刻蚀(RIE)工艺，以图案化多个通孔116穿过多层叠层结构。

参照图3，然后通过沉积工艺在每个通孔116的底部和侧壁上形成存储层114a和通道层114b，以形成垂直存储器结构114。在本说明书的一些实施例中，存储层114a可以是氧化硅(silicon oxide)层、氮化硅(silicon nitride)层和氧化硅层的复合层(即ONO复合层)，但存储层的结构并不以此为限。在本说明书的其他实施例中，存储层的复合层还可以选自于由一硅氧化物-氮化硅-硅氧化物-氮化硅-硅氧化物(oxide-nitride-oxide-nitride-oxide，即ONONO)结构、一硅-硅氧化物-氮化硅-硅氧化物-硅(silicon-oxide-nitride-oxide-silicon，即SONOS)结构、一能隙工程硅-硅氧化物-氮化硅-硅氧化物-硅(bandgap engineered silicon-oxide-nitride-oxide-silicon，即BE-SONOS)结构、一氮化钽-氧化铝-氮化硅-硅氧化物-硅(tantalum nitride,aluminum oxide,siliconnitride,silicon oxide,silicon，TANOS)结构以及一金属高介电系数能隙工程硅-硅氧化物-氮化硅-硅氧化物-硅(metal-high-k bandgap-engineered silicon-oxide-nitride-oxide-silicon，MA BE-SONOS)结构所组成的一族群。在本实施例中，存储层114a包含ONO复合层。通道层114b可以由掺杂或未掺杂的半导体材料制成，并且在本实施例中可以由多晶硅制成。在一些其他实施例中，可以在每个通孔116的底部沉积外延硅(self-epitaxial-growth silicon)115a，并且可以在每个通孔116的顶部沉积接合焊垫115b。在硬掩模层110与通孔116上，亦可沉积盖氧化物层113以保护通孔116内的存储器结构114。

参照图4，执行刻蚀步骤以在紧邻的两个存储器结构114之间形成沟道126，以穿过多层叠层结构的绝缘层104与绝缘层106，从而裸露出衬底102。

参照图5，执行湿刻蚀工艺以去除多层叠层结构其中的绝缘层106，直到在每个沟道126中暴露出存储器结构114的侧壁为止。刻蚀的执行是通过填入刻蚀剂，其对绝缘层106的刻蚀速率比对绝缘层104和存储层114a的刻蚀速率快得多，因此能刻蚀绝缘层104之间的所有绝缘层106，从而在其余的(未被刻蚀的)绝缘层104之间形成空隙106a。因此，在每个沟道126中暴露出存储器结构114的侧壁(即存储层114a的侧壁)。存储器结构114用作支撑柱，以支持其余的绝缘层104不会因其间的空隙106a而塌陷。

参照图6，将导电材料沉积到每个沟道126中以形成导电层108填充到空隙中。每个导电层108应当延伸或触及存储器结构114的暴露的侧壁。导电材料可以包括金属，例如铜、铝、钨或其金属合金。执行额外的刻蚀工艺以去除沟道126中的过量导电材料，使相邻的导电层108彼此隔开，以防止在相邻的导电层108之间的桥接。导电层108也可以作为立体存储器元件中的「字线」。

参考图7，可以在每个沟道126的侧壁上沉积氧化物绝缘层132，并且在氧化物绝缘层132内沉积垂直导电墙或导电板体130，并与氧化物绝缘层132接触。导电板体130通过氧化物绝缘层132与导电层108和绝缘层104的边缘间隔开。垂直导电板体130包括金属，例如铜、铝、钨或其金属合金，并且也可以作为立体存储器元件中的「源极线」。

参照图8，执行另一湿刻蚀工艺以去除所有氧化物的层(包括绝缘层104、氧化物绝缘层132、硬掩模层110以及盖氧化物层113)。通过填入对氧化物材料的刻蚀速率比对导电层108、导电板体130和存储层114a的刻蚀速率快得多的刻蚀剂来执行湿刻蚀工艺，从而刻蚀所有氧化物的层而在剩余的(未被刻蚀的)导电层108和导电板体130之间形成空隙。存储器结构114仍然用作支撑柱，从而支持剩余的导电层108，例如导电层108不会因其间的空隙而塌陷。

在本说明书的一些实施例中，空气间隙104a形成在两个紧邻的导电层108之间，并且具有在大约10纳米至大约50纳米范围内的宽度(W1)。在本说明书的一些实施例中，空气间隙104a可具有小于约20纳米的宽度(W1)。在本说明书的一些实施例中，空气间隙132a形成在导电板体130与紧邻导电层108的边缘之间，且具有在约10纳米至约100纳米范围内的宽度(W2)。在本说明书的一些实施例中，空气间隙132a可具有小于约50纳米的宽度(W2)。在本说明书的一些实施例中，空气间隙104a连通至空气间隙132a。

参照图9，共形的氧化层136可以形成在导电层108、存储器结构114和导电板体130暴露于空气间隙(104a、132a)的表面外，但不限于此。在本说明书的一些实施例中，氧化层136可具有在约1纳米至约5纳米范围内的均匀厚度。共形氧化层136用以将导电层108牢固地固定在存储器结构114上，使得导电层108较不易因它们之间的空隙或空气间隙而塌陷。因此，空气间隙(104a、132a)被包围在氧化层136之间。

参照图10A，非共形层140沉积在导电层108、存储器结构114和导电板体130的顶部上方，并且未填充到空气间隙(104a、132a)中。

参照图10B，非共形层150沉积在导电层108、存储器结构114和导电板体130的顶部上方，并且未填充到空气间隙(104a、132a)中。空气间隙152形成在非共形层150内，且位在导电板体130与紧邻的存储器结构114之间。空气间隙152不连通至空气间隙(104a、132a)。

参照图10C，非共形层160沉积在导电层108、存储器结构114和导电板体130的顶部上方，并且未填充到空气间隙(104a、132a)中。空气间隙162形成在非共形层160内，且位在导电板体130与紧邻的存储器结构114之间。空气间隙162具有与空气间隙152不同的形状。空气间隙162不连通至空气间隙(104a、132a)。

参照图10D，非共形层170沉积在存储器结构114和导电板体130的顶部上方，并且未填充到空气间隙(104a、132a)中。因此，空气间隙172形成在非共形层170的下方，且位在导电板体130与紧邻的一个存储器结构114之间。空气间隙172连通至空气间隙(104a、132a)。

在本说明书的一些实施方案中，前述的非共形层(140、150、160、170)是由介电材料所制成，例如氧化物或氮化物。

根据前述实施例，本发明的立体存储器元件在紧邻字线(即导电层108)之间具有空气间隙，且在源极线(即导电板体130)与紧邻字线之间具有空气间隙，能有效地减小它们之间的电容值，且有效地增加它们之间的击穿电压。因此，牺牲绝缘层(即绝缘层104和106)可以制备的更薄，因而更容易叠层更多的层，且可以减小源极线和紧邻字线之间的间隙，使得立体存储器元件的存储密度得以增加。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。