一种干扰抑制电路及数字隔离电路

技术领域

本发明涉及模拟集成电路技术领域，尤其涉及到一种干扰抑制电路以及一种数字隔离电路。

背景技术

隔离是指系统中各种功能电路之间的电气分离，使得其之间并非通过直接导通路径传输信号，而是通过物理层隔开高压域和低压域，这样，在不同电路可以拥有不同的电位的情况下，最大的减少了两端电路的互相影响。目前，较为常用的为采用电容耦合方法，对应的电容隔离型驱动电路包括发送端(低压侧的调制模块)，接收端(高压侧的解调模块)和隔离电容，其中的发送端将传输信号进行调制为可以经过隔离电容模块的信号，接收端将经过隔离电容模块的信号解调为传输信号，隔离电容模块连接发送端和接收端。

随着工业和通讯设备的智能化，市场对数字隔离器的需求与日俱增，对其性能要求也越来越高。因而设计发明数字隔离器首先要解决的问题之一就是共模瞬态干扰。当前，通常采用差分电路实现改善数字隔离器的共模瞬态干扰，其主要通过电路中的两个电阻起作用降低共模干扰，但其工作范围较小，当共模电压超出其工作范围时，仍会导致通信失效。

因此，如何有效抑制数字隔离电路中的共模瞬态干扰成为亟待解决的问题。

发明内容

因此，为了解决现有技术中出现的上述问题，本申请提供了一种干扰抑制电路及数字隔离电路。

根据第一方面，本发明提供了一种干扰抑制电路，设置于数字隔离电路的接收端，并连接于隔离器的输出端和前置放大器之间；干扰抑制电路包括：

一对NMOS管和一对PMOS管，干扰抑制电路具有当隔离器的输出信号中包括高于共模电平的瞬态脉冲时，一对NMOS管关闭而一对PMOS管开启，以降低瞬态脉冲的第一状态，以及当隔离器的输出信号中包括低于共模电平的瞬态脉冲时，一对NMOS管开启而一对PMOS管关闭，以提高瞬态脉冲的第二状态，以及隔离器的输出信号即为共模电平时，一对NMOS管和一对PMOS管均关闭的第三状态。

进一步地，一对NMOS管包括NMOS管M1和NMOS管M3，一对PMOS管包括PMOS管M2和PMOS管M4；

NMOS管M1和PMOS管M2的栅极均连接至参考电压，且NMOS管M1的漏极连接至驱动电源的高电平输出端，源极连接至PMOS管M2的源极并接入正相输入端、接出正相输出端，PMOS管M2的的漏极接地；

NMOS管M3和PMOS管M4的栅极也均连接至参考电压，且NMOS管M3的漏极连接至驱动电源的高电平输出端，源极连接至PMOS管M4的源极并接入反相输入端、接出反相输出端，PMOS管M4的漏极接地。

进一步地，NMOS管M1的源极和正相输入端之间还设置有第一电容，NMOS管M3的源极和反相输入端之间还设置有第二电容。

根据第二方面，本发明还提供了一种数字隔离电路，包括发送端电路、隔离器和接收端电路，接收端电路包括前置放大器、解调电路以及上述第一方面任一实施方式中的干扰抑制电路，干扰抑制电路、前置放大器和解调电路依次连接。

进一步地，解调电路包括：

PMOS管M13，其栅极连接至第一偏置电压的输出端V

PMOS管M14、PMOS管M15和PMOS管M16，其源极均与PMOS管M13的漏极相连接，PMOS管M14的栅极连接至反相输入V

PMOS管M17和PMOS管M18，二者的栅极相互连接，且二者的源极均连接至驱动电源的高电平输出端V

PMOS管M19和PMOS管M20，二者的栅极相互连接并连接至第二偏置电压的输出端V

NMOS管M21和NMOS管M22，二者的的栅极相互连接并连接至第三偏置电压的输出端V

NMOS管M23和NMOS管M24，二者的栅极相互连接并连接至第四偏置电压的输出端V

PMOS管M25和NMOS管M26，二者的栅极相互连接并连接于PMOS管M20的漏极和NMOS管M22的漏极之间，二者的漏极相互连接并接出输出信号DE

本发明提供的技术方案，具有如下优点：

1、本发明提供的干扰抑制电路，通过设置其包括一对NMOS管和一对PMOS管的干扰抑制电路，并设置当隔离器的输出信号中包括高于共模电平的瞬态脉冲时一对NMOS管关闭而一对PMOS管开启，实现对此瞬态脉冲的脉冲幅度的降低，当隔离器的输出信号中包括低于共模电平的瞬态脉冲时一对NMOS管开启而一对PMOS管关闭，实现对此瞬态脉冲的脉冲幅度的升高，最终实现了对共模瞬态干扰的有效抑制。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种干扰抑制电路的结构示意图；

图2为本发明实施例提供的一种数字隔离电路的结构示意图；

图3为本发明实施例提供的一种解调电路的结构示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

实施例1

图1示出了本实施例一种实施方式中的干扰抑制电路的结构示意图，具体地，如图2所示，该干扰抑制电路设置于数字隔离电路的接收端，并连接于隔离器的输出端和前置放大器(图2中的前放即为前置放大器)之间，且如图2所示，该干扰抑制电路的设置，并不影响数字隔离电路其他部分电路(如发送端电路、接收端解调电路、接收端放大电路等)的设置。

具体地，该干扰抑制电路包括一对NMOS管和一对PMOS管，且该干扰抑制电路具有当隔离器的输出信号中包括高于共模电平的瞬态脉冲时，一对NMOS管关闭而一对PMOS管开启，以降低瞬态脉冲的第一状态，以及当隔离器的输出信号中包括低于共模电平的瞬态脉冲时，一对NMOS管开启而一对PMOS管关闭，以提高瞬态脉冲的第二状态，以及隔离器的输出信号即为共模电平时，一对NMOS管和一对PMOS管均关闭的第三状态。

具体地，如图2所示，经过该干扰抑制电路进行共模瞬态干扰抑制后的信号正常传输至前放和解调电路进行解调。

以一对NMOS管是指NMOS管M1和NMOS管M3，一对PMOS管是指PMOS管M2和PMOS管M4为例进行具体描述，则如图1所示，NMOS管M1、PMOS管M2、NMOS管M3和PMOS管M4的栅极均连接至参考电压V

具体地，设置参考电压V

在本实施例的一种具体实施方式中，还可以在NMOS管M1的源极和所述正相输入端V

本实施例中的干扰抑制修正电路，通过设置其包括一对NMOS管和一对PMOS管，并设置当隔离器的输出信号中包括高于共模电平的瞬态脉冲时一对NMOS管关闭而一对PMOS管开启，实现对此瞬态脉冲的脉冲幅度的降低，当隔离器的输出信号中包括低于共模电平的瞬态脉冲时一对NMOS管开启而一对PMOS管关闭，实现对此瞬态脉冲的脉冲幅度的升高，最终实现了对共模瞬态干扰的有效抑制。

实施例2

图2示出了本实施例一种实施方式中的数字隔离电路的结构示意图，如图1所示，发送端电路、隔离器和接收端电路，接收端电路包括前置放大器、解调电路以及上述实施例1中的干扰抑制电路；且干扰抑制电路、前置放大器和解调电路依次连接。

图3示出了本实施例一种实施方式中的接收端解调电路的结构示意图。如图3所示，解调电路可以包括：PMOS管M13，其栅极连接至第一偏置电压的输出端V

本实施例中的数字隔离电路，通过干扰抑制电路实现了共模瞬态干扰的有效抑制，具有较高的共模瞬变抗扰能力。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。