光电探测器及集成电路

技术领域

本发明涉及半导体技术领域，尤其涉及一种光电探测器及集成电路。

背景技术

衡量光电探测器的一个重要参数为响应时间。其中，响应时间越短，意味器件具有越快的光响应速度。而随着科技的发展，目前光电探测器的响应速度还无法满足人们的需求。

发明内容

本申请实施例的第一方面提供一种光电探测器，其包括：

N型半导体层；

P型半导体层；以及

光吸收层，位于所述N型半导体层与所述P型半导体层之间；

其中，所述光吸收层包括由异质结构成的应变层。

光电探测器在反向偏压的作用下会形成一个耗尽区，其中，耗尽区的光生载流子的渡越时间(t

本申请实施例的第二方面提供一种集成电路，其包括上述的光电探测器。由于该集成电路包括上述的光电探测器，因此其同样具有快的处理速度。

附图说明

图1为本申请一些实施例中，提供的光电探测器的结构示意图。

图2为各材料的响应波长与响应度之间的关系曲线图。

图3为本申请一些实施例中，提供的集成电路的结构示意图。

主要元件符号说明

集成电路 100

图像传感器 10

光电探测器 12

N型半导体层122

光吸收层 124

P型半导体层126

其他电子元器件 20

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

为能进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本发明作出如下详细说明。

图1为本申请一些实施例中，提供的光电探测器12的结构示意图。如图1所示，光电探测器12包括N型半导体层122、P型半导体层126、以及光吸收层124。光吸收层124位于所述N型半导体层122与所述P型半导体层126之间。其中，光吸收层124为本征层，图1中，光电探测器12为PIN光电二极管。可以理解，光电探测器12还包括与N型半导体层122直接接触并电性连接的N型接触电极(图未示)及与P型半导体层126直接接触并电性连接的P型接触电极(图未示)。当光电探测器12在反向偏压的作用下，利用光电效应，其可以吸收入射的特定波长范围光，并将其转换为电流。

具体地，光电探测器在反向偏压的作用下会形成一个耗尽区，其中，耗尽区的光生载流子的渡越时间(t

可见，耗尽区的光生载流子的渡越时间(t

本申请实施例的光电探测器12，光吸收层124包括由异质结构成的应变层，而应变层中产生的应变能够增大光吸收层124中的载流子的迁移率，如此，可以降低光电探测器12的响应时间，加快光电探测器12的调制频率，提升光电探测器12的响应速度。

在本申请的一些实施例中，所述应变层中产生的为压缩应变，以增大所述光吸收层124中的空穴的迁移率。例如，P型半导体层126的材料的晶格间距小于与其直接接触的应变层的材料的晶格间距，P型半导体层126会在应变层中引起压缩应变，以提升光吸收层124中的空穴的迁移率，进而提升光电探测器12的响应速度。

在本申请的一些实施例中，所述应变层中产生的为拉伸应变，以增大所述光吸收层124中的电子的迁移率。例如，N型半导体层122的材料的晶格间距大于与其直接接触的应变层的材料的晶格间距，N型半导体层122会在应变层中引起拉伸应变，以提升光吸收层124中的电子的迁移率，进而提升光电探测器12的响应速度。

在本申请的一些实施例中，所述应变层为多量子阱层、超晶格层或量子点层。其中，多量子阱层及超晶格层均是由两种极薄的不同材料的半导体连续周期性地交替生长的多层异质结构，每层薄膜一般含几个以至几十个原子层。当势垒厚度(宽带隙材料的厚度)>20nm和势垒高度大于0.5eV时，那么多个阱中的电子行为如同单个阱中电子行为的总和，这种结构材料称为多量子阱。如果势垒比较薄或高度比较低，由于隧道效应，使阱中电子隧穿势垒的几率变得很大，势阱中分立的子能级就形成了具有一定宽度的子能带，这种材料称为超晶格。而量子阱具有明显量子局限效应(Quantum Confinement Effect)的电子或空穴的势阱。粗略地说，量子阱只在一个维度上的尺寸在100nm以下，结构上可以近似认为是二维材料。量子点(Quantum Dot)是准零维(Quasi-zero-dimensional)的纳米材料，由少量的原子所构成。粗略地说，量子点三个维度的尺寸都在100nm以下，外观恰似一极小的点状物，其内部电子在各方向上的运动都受到局限，所以量子局限效应特别显著。

需要说明的是，多量子阱层、超晶格层或量子点层均会因为应变的引入，导致光电探测器12的能带结构发生变化。如此，可以增强光电探测器12的光量子效率和扩大光电探测器12能够检测的波长范围。

在本申请的一些实施例中，所述N型半导体层122包括N型硅；所述应变层包括硅/锗(Si/Ge)异质结、锗/硅锗(Ge/SiGe)异质结、硅/硅锗(Si/SiGe)异质结、III-V族半导体或II-VI族半导体或其组合构成的异质结中的至少一种。其中，应变层可通过外延生长于N型硅上。

例如，应变层为Si/Ge异质结，其可以采用外延生长于N型硅上形成连续周期性地交替生长的Si层与Ge层的多层结构。而应变层为Ge/SiGe异质结时，同样可以采用外延生长于N型硅上形成连续周期性地交替生长的Ge层与SiGe层的多层结构。类似的，Si/SiGe异质结为连续周期性地交替生长的Si层与SiGe层的多层结构。而III-V族半导体例如可以为GaAs，InGaAs，InP，GaN等，其同样可以采用外延生长于N型硅上。II-VI族半导体例如可以为CdTe。

在本申请的一些实施例中，所述P型半导体层126包括P型硅锗(SiGe)层。其中，所述P型硅锗层可以为梯度掺杂的或者所述P型硅锗层的不同位置具有不同硅锗比。例如，P型硅锗层其掺杂浓度可以为沿其厚度方向，与应变层接触的位置掺杂浓度最小，然后逐渐增大；或者沿其厚度方向，与应变层接触的位置掺杂浓度最大，然后逐渐增小；或者，沿其厚度方向，先变大后变小，在此不作限定。同样的，P型硅锗层的不同位置可以具有不同硅锗比，以提升器件的性能。于其他实施例中，P型硅锗层中的掺杂浓度也可以为特定不变的，P型硅锗层中的硅锗比也可以为特定不变的。

在本申请的一些实施例中，所述应变层为锗/硅锗异质结或硅/硅锗异质结，所述光电探测器12的工作波长范围为400nm～1600nm。

由于硅的禁带宽度为1.12eV，使得传统的硅基光电探测器的检测波长范围为400nm～1100nm(如图2所示)。而锗的禁带宽度为0.67eV，使得传统的锗基光电探测器的检测波长范围为800nm～1600nm(如图2所示)。该光电探测器12，当其应变层为Ge/SiGe异质结或Si/SiGe异质结时，其可以通过调整硅锗的组分比例来控制和扩大光电探测器12的检测波长范围，使得其工作波长范围为400nm～1600nm，使得大于1100nm的红外光也可以被检测到。

在本申请的一些实施例中，所述光电探测器12为PIN光电二极管或者雪崩二极管。其中，光吸收层124作为PIN光电二极管或者雪崩二极管的本征层(I型层)。当光电探测器12为雪崩二极管时，还包括雪崩区，以利用载流子的雪崩倍增效应来放大光电信号以提高检测的灵敏度。

本申请的一些实施例中，还提供一种集成电路100。如图3所示，集成电路100包括图像传感器10及其他电子元器件20，所述图像传感器10包括多个光电探测器12。光电探测器12可以作为图像传感器10的感光元件，以将光信号转换为电信号。由于该集成电路100包括上述的光电探测器12，因此其同样具有快的处理速度。集成电路100可以为3D封装结构。图像传感器10可以为前照式(frontside illumination,FSI)图像传感器或背照式(backside illumination,BSI)图像传感器。其他电子元器件20可以为薄膜晶体管、电阻、电容等。

以上实施方式仅用以说明本发明的技术方案而非限制，尽管参照较佳实施方式对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。