超导量子比特自电容小型化设计方法及超导量子比特自电容

技术领域

本发明属于超导量子计算技术领域，特别涉及一种超导量子比特自电容小型化设计方法及超导量子比特自电容。

背景技术

超导量子比特自提出以来受到广泛关注，被认为是未来实现大规模实用化量子计算的最佳候选体系之一。当前的超导量子比特设计采用大的共面平行板电容器，用于稀释非晶界面电介质的能量参与。该电容结构存在以下问题：1、大尺寸的单量子规模以及微波设计的复杂性。平行板电容之间的寄生电容耦合会导致杂散量子比特耦合，增加相干误差，又影响到量子比特的保真度。2、超导量子比特芯片集成度受限。容错量子计算需要数量庞大的物理比特实现，在可预见的将来，超导量子芯片中的比特数目将迅速增加，因而对超导量子芯片的集成度要求更高。由于目前单一芯片上的量子比特受限，量子比特的尺寸也因此受到限制。3、集成度增加带来的问题：电荷噪声、电路串扰、损耗，影响着超导量子比特的性能表现。

发明内容

为此，本发明提供一种超导量子比特自电容小型化设计方法及超导量子比特自电容，在保持超导量子比特相干时间的同时来实现对自电容的小型化设计来满足当前超导量子比特芯片集成中的应用。

按照本发明所提供的设计方案，提供一种超导量子比特自电容小型化设计方法，包含如下内容：

将宽度作为电容小型化衡量标准，并设置电容基本参数为恒定数值，设置电容之间的相干时间为优化指标，设置电容形状为调整优化参数，其中，电容基本参数至少包含平行电极板尺寸、约瑟夫森结宽带、平行电极板间隔、及约瑟夫森结等效电感电容值；

借助第三方仿真软件来获取当前形状下电容性能参数，其中，性能参数至少包含：近似电容值、相干时间长度及电场分布，并依据性能参数选定电容形状下一步优化方向；

依据电容优化前后的性能参数，筛选出相干时间最优且电场分布最佳的电容形状，并通过比较筛选出的电容形状与平行板电容之间尺寸差来衡量小型化效果。

作为本发明中超导量子比特自电容小型化设计方法，进一步地，借助第三方仿真软件来获取当前形状下电容性能参数中，通过调整电容形状来改变超导量子比特性质，并借助Q3D模型仿真获取当前电容形状下的麦克斯韦电容矩阵，依据电容矩阵和LOM超导量子比特仿真得到近似电容值和相干时间长度；通过建立电场仿真图来分析当前形状下电容的电场分布和介电损耗。

作为本发明中超导量子比特自电容小型化设计方法，进一步地，电容形状优化方向包含：平行电极板板宽尺寸缩减及形状调整。

作为本发明中超导量子比特自电容小型化设计方法，进一步地，电容形状优化方向还包含：平行电极板之间凸起数量及形状调整。

进一步地，本发明还提供一种超导量子比特自电容，采用平行板电容结构，利用上述的方法来实现设计，包含：第一电极板，第二电极板，位于第一电极板和第二电极板之间的电介质，及设于第一电极板和第二电极板上的控制线，在第一电极板和第二电极板两者的内侧中央部位设置有相互对称交织并用于防止电容缺失的扩展凸起组件；所述扩展凸起组件包含分设在第一电极板内侧面和第二电极板内侧面上且相对应设置的凸起和凹槽。

作为本发明超导量子比特自电容，进一步地，所述凸起采用截面为弧状的凸起结构。

作为本发明超导量子比特自电容，进一步地，第二电极板上的凸起设置在第二电极板内侧面中间，第一电极板的凹槽设置在第一电极板内侧面中间，且第二电极板上的凹槽沿第二电极板的凸起中心线对称设置，第一电极板的凸起沿第一电极板凹槽中心线对称设置。

作为本发明超导量子比特自电容，进一步地，所述扩展凸起组件上还包含：分别设置在第一电极板和第二电极板两者内侧面上用于增加消相干时间的三角形电容凸起。

作为本发明超导量子比特自电容，进一步地，所述三角形电容凸起分设在第一电极板内侧面中间凹槽中心和第二电极板内侧面中间凸起中心，或分别设在第一电极板内侧面中间凸起中心和第二电极板内侧面中间凹槽中心。

作为本发明超导量子比特自电容，进一步地，所述三角形电容凸起采用截面为等腰三角形的结构。

本发明的有益效果：

本发明保证超导量子比特性质的前提下，通过改变电容形状，在大的共面平行板里添加圆角、三角结构等，通过对电容形状小型化设计来改变超导量子比特的性质，满足超导量子比特芯片集成中的应用；小型化设计出来的超导量子比特自电容，在保证电容性能的前提下，能够通过扩大平行板电容表面尺寸，较小介电损耗，并在一定程度上增大电容值，便于量子芯片集成中的应用。

附图说明：

图1为实施例中超导量子比特自电容小型化设计流程示意；

图2为实施例中电容小型化设计原理示意；

图3为实施例中超导量子比特自电容结构示意；

图4为实施例中平行板电容设计图示意；

图5为实施例中平行板电容电场分布图示意；

图6为实施例中椭圆平行板电容设计图示意；

图7为实施例中椭圆平行板电容电场分布图示意；

图8为实施例中平行板电容四角圆滑处理的设计图示意；

图9为实施例中平行板电容四角圆滑处理后的电场分布图示意；

图10为实施例中平行板内增加三角形状凸起的设计图示意；

图11为实施例中平行板内增加三角形状凸起后的电场分布图示意；

图12为实施例中圆角平行板内增加三角电容的设计图示意；

图13为实施例中圆角平行板内增加三角电容后的电场分布图示意；

图14为实施例中增加圆弧凸起的新型扩展电容设计图示意；

图15为实施例中增加圆弧凸起后的两种电容产品尺寸对比示意；

图16为实施例中增加三角形电容凸起及圆弧凸起的设计图示意；

图17为实施例中增加三角形电容凸起及圆弧凸起后的两种电容产品尺寸对比示意；

图18为实施例中增加三角形电容凸起及圆弧凸起后的电场分布图示意。

图中标号，标号1表示第一电极板、标号2代表第二电极板、标号3表示电介质，标号4表示控制线引脚。

具体实施方式：

为使本发明的目的、技术方案和优点更加清楚、明白，下面结合附图和技术方案对本发明作进一步详细的说明。

本发明实施例，参见图1所示，提供一种超导量子比特自电容小型化设计方法，包含：

S101、将宽度作为电容小型化衡量标准，并设置电容基本参数为恒定数值，设置电容之间的相干时间为优化指标，设置电容形状为调整优化参数，其中，电容基本参数至少包含平行电极板尺寸、约瑟夫森结宽带、平行电极板间隔、及约瑟夫森结等效电感电容值；

S102、借助第三方仿真软件来获取当前形状下电容性能参数，其中，性能参数至少包含：近似电容值、相干时间长度及电场分布，并依据性能参数选定电容形状下一步优化方向；

S103、依据电容优化前后的性能参数，筛选出相干时间最优且电场分布最佳的电容形状，并通过比较筛选出的电容形状与平行板电容之间尺寸差来衡量小型化效果。

设置电容各项参数为恒定值，通过改变电容形状，在大的共面平行板里添加圆角、三角结构等，通过对电容形状小型化设计来改变超导量子比特的性质，满足超导量子比特芯片集成中的应用。进一步地，借助第三方仿真软件来获取当前形状下电容性能参数中，通过调整电容形状来改变超导量子比特性质，并借助Q3D模型仿真获取当前电容形状下的麦克斯韦电容矩阵，依据电容矩阵和LOM超导量子比特仿真得到近似电容值和相干时间长度；通过建立电场仿真图来分析当前形状下电容的电场分布和介电损耗。

参见图2所示，由于电容小型化是以相干时间为衡量标准，可将新型电容和平行板电容的相干时间做对比，采用控制变量法，保持除形状以外各项参数的恒定；在保证比特性质的前提下，通过改变电容形状，在大的共面平行板里添加圆角、三角结构等，来改变超导量子比特的性质。例如，平行板电容可依照表1所示参数来设定，有三根控制线，可连接有三个对应的平板，设置约瑟夫森结的宽度和等效电感值、平行板板高、板宽等对应如下：

表1基本参数设定表

椭圆电容不同于基础参数的特殊设计参数可如表2所示：

表2椭圆电容参数表

对椭圆电容进行优化后的圆角电容的特殊设计参数可如表3所示：

表3圆角电容修正参数表

内三角电容不同于基础参数的特殊设计参数可如表4所示：

表4内三角电容参数表

将内三角电容和圆角电容相结合做优化后的电容的特殊设计参数可如表5所示：

表5圆角结合内三角电容参数表

本案实施例中小型化设计的电容不同于基础参数的特殊设计参数可如表6所示：

表6扩展形状电容参数表

对新形状电容优化后的电容的参数调整可如表7所示：

表7扩展形状内三角电容参数表

通过调节电容形状绘制出设计图，可借助qiskit-metal微调形状，为下一步仿真分析电容以及相干时间计算作准备；可借助Q3D模型仿真得到麦克斯韦电容矩阵，借助电容矩阵和LOM超导量子比特仿真计算得到近似电容值和相干时间长度；借助HFSS仿真方法建立电场仿真图像，分析电容的电场分布、介电损耗，从而对电容小型化的进一步设计提供依据；将电容值、相干时间与电场分布结果结合分析，衡量各个形状的优缺点，结合各个形状的优点，选定下一步电容形状的优化方向；不断更新和完善电容形状，筛选相干时间最优且电场分布情况最好的电容，从而得到当前电容参数设定下超导量子比特性能表现最优的电容形状。可通过比较新型电容形状与平行板电容之间的尺寸差来衡量小型化效果。

基于上述的方法，本发明实施例还提供一种超导量子比特自电容，采用平行板电容结构，包含：第一电极板，第二电极板，位于第一电极板和第二电极板之间的电介质，及设于第一电极板和第二电极板上的控制线，在第一电极板和第二电极板两者的内侧中央部位设置有相互对称交织并用于防止电容缺失的扩展凸起组件；所述扩展凸起组件包含分设在第一电极板内侧面和第二电极板内侧面上且相对应设置的凸起和凹槽。

参见图3所示的结构，能够使电场分布最佳，其中，凸起采用截面为弧状的凸起结构。第二电极板上的凸起设置在第二电极板内侧面中间，第一电极板的凹槽设置在第一电极板内侧面中间，且第二电极板上的凹槽沿第二电极板的凸起中心线对称设置，第一电极板的凸起沿第一电极板凹槽中心线对称设置。所述扩展凸起组件上还包含：分别设置在第一电极板和第二电极板两者内侧面上用于增加消相干时间的三角形电容凸起。所述三角形电容凸起分设在第一电极板内侧面中间凹槽中心和第二电极板内侧面中间凸起中心，或分别设在第一电极板内侧面中间凸起中心和第二电极板内侧面中间凹槽中心。所述三角形电容凸起可采用截面为等腰三角形的结构。

为验证本案方案有效性，下面结合试验数据做进一步解释说明：

基于经典平行板电容的设计图如图4所示，，三根控制线位列大平行板的两侧，将电容放置于pocket中央。将平行板电容的GDS文件导入HFSS软件中进行仿真，得到平行板电容的电容矩阵如表8所示，其中对角线表示各个平板本身的电容值，恒为正；非对角线表示任意两个部分的耦合电容值，恒为负：

表8平行板电容仿真电容矩阵

通过HFSS仿真得到的电容矩阵，可以借助LOM方法近似求出比特电容、消相干时间、比特频率等参数，经过15次迭代计算后，结果如表9：

表9平行板电容参数计算结果

该Q3D的平行板电容模型由430mm厚的蓝宝石基底和表面的平行板电容、耦合电容、pocket、约瑟夫森结和桥接部分组成。通过HFSS绘制出Mag_E电场分布图像，如图5。由于电场分布与电容器的尺寸有关，尺寸越大，量子比特器件的表面损耗效应越弱。因此，将该平行板电容的电场分布作为基准，分别比较不同电容形状下的电场分布变化。从图5可以发现，平行板电容的板内电场范围为1.1417-1.4271E+10V/m，主要集中在两个平行板中间，越靠近内部电场强度越明显。

如图6所示的椭圆平行板电容，对长方形电容板做圆滑处理，以减小电荷噪声和能量耗散，延长消相干时间，但其是以牺牲电容为代价，影响到电容设计体积的小型化。除与表1相同的参数以外，其他参数如表2所示。为实现电容的圆滑处理，在335μm宽、90μm厚的长方形板左右两侧分别增加一个半径为45μm的半圆(其中r＝pad_height/2)，保持总长度为425μm，与基础平行板电容参数相同。若以(0,0)为长方形电容板的初始位置，则以(0.1675mm，0)和(-0.1675mm，0)作为两个半圆的圆心所在位置，与平行板电容相结合。设定好参数后，调用HFSS进行仿真，计算得到的电容矩阵如表10所示：

表10椭圆平行板电容仿真电容矩阵

通过HFSS仿真得到的电容矩阵，可以借助LOM方法近似求出椭圆平行板电容的电容值、消相干时间、比特频率等参数，经过15次迭代计算后，结果如表11：

表11椭圆平行板电容参数计算结果

同时，也可以通过HFSS查看椭圆平行板电容结构的电场分布图，如图7。电场集中分布在内部约瑟夫森结之中，椭圆平行板的板内电场分布在1.1412-1.4265E+10V/m，相比于平行板电容的电场范围1.1417-1.4271E+10V/m有所减小。由于椭圆电容尺寸的过量缩减，极大影响了电容值，从而改变量子比特的性质。

参见图8所示，将平行板的四个角变成圆滑的弧形，缩小圆滑过程中损失的面积，增大电容值，防止消相干时间的过度减小。其是基于基础平行板电容，除与表1中平行板相同的参数以外，四个圆角设置修正如表3所示。425μm宽、90μm厚的长方形板的四个角进行圆滑处理：设置四个以30μm为半径的圆，拼接在365μm宽90μm厚的长方形板的四角，空余部分用30μm宽30μm厚的长板拼接。若以(0,0)为长方形电容板的初始位置，则也以(±182.5，±15)μm作为拼接圆弧的圆心所在位置，分别与平行板电容结合。设定好参数后，调用HFSS进行仿真，计算得到的电容矩阵如表12所示：

表12修正后圆角电容仿真电容矩阵

通过HFSS仿真得到的电容矩阵，可以借助LOM方法近似求出修正后圆角电容的电容值、消相干时间、比特频率等参数，经过15次迭代计算后，结果如表13，T1时间从原来的198.341307μs增大到211.456076μs，电容也增加到了61.440766fF：

表13修正后圆角电容参数计算结果

通过HFSS查看修正后的圆角电容结构的电场分布图，如图9，电容板内部电场强度介于1.1309-1.4136V/m之间，而最大电场强度聚集在电容内部的中心，相比平行板电容的1.1417-1.4271E+10V/m减小。说明在一定范围内，平行板角度变圆滑，量子器件的表面损耗会变小。由于圆滑过程对电容的损失较大，若保持电容与普通平行板电容相同，延长圆角电容的长度到440μm，计算得到的参数如表4.13，其中消相干时间为240.200063us，相比于平行板电容的226.351758us增长了6.12％，相比于圆角电容的211.456076us增长了13.59％。

参见图10所示，在两个平行板内侧增加梯形或三角形形状的电容凸起，以增加消相干时间。由于增加了长方形内部的小三角形，可以削弱量子比特器件表面损耗。基于基础平行板电容，除与表1中平行板相同的参数以外，内部小三角设置修正如表4所示。425μm宽、90μm厚的长方形板内部增加一对边长s＝20μm，钝角为120°的等腰三角形，若以(0,0)为长方形电容板的初始位置，则也以(0，0)作为等腰三角形所在位置，以正向角度旋转90°后与平行板电容结合。设定好参数后，调用HFSS进行仿真，计算得到的电容矩阵如表14所示：

表14内三角电容仿真电容矩阵

通过HFSS仿真得到的电容矩阵，可以借助LOM方法近似求出内三角电容的电容值、消相干时间、比特频率等参数，经过15次迭代计算后，结果如表15，T1时间从原来的230.865608μs增大到237.054564μs，电容也有少许增加：

表15平行板内三角电容参数计算结果

通过HFSS查看内三角电容结构的电场分布图，如图11，发现电容板内部电场强度介于1.1567-1.3495E+10V/m，最大电场强度仅仅聚集在电容最内部的约瑟夫森结处。平行板内增加三角形减弱了电场分布的集中性，因此，可以借鉴来改进电容形状。

如图12所示，圆角平行板内三角电容源于内三角电容和圆角平行板电容的结合，由于以上两种电容形状的仿真结果效果较好，对长方形电容板做圆滑处理，可以减小电荷噪声和能量耗散，内部增加小三角可以降低超导量子器件表面损耗，故而大幅度增大了消相干时间，因此将两者相结合来验证该电容是否有更好的效果。基于延长的圆角平行板电容和内三角电容，参数结合表1、表3、表4，具体实现如表5所示。一方面，该电容形状实现了电容的圆滑处理，设置四个以30μm为半径的圆，拼接在380μm宽90μm厚的长方形板的四角，空余部分用30μm宽30μm厚的长板拼接。若以(0,0)为长方形电容板的初始位置，则也以(±190，±15)μm作为拼接圆弧的圆心所在位置，分别与平行板电容结合。另一方面，在长方形板内部增加一对边长s＝20μm，角120°的等腰三角形，若以(0,0)为长方形电容板的初始位置，则也以(0，0)作为等腰三角形所在位置与平行板电容结合。设定好参数后，调用HFSS进行仿真，计算得到的电容矩阵如表16所示：

表16圆角平行板内三角电容仿真电容矩阵

通过HFSS仿真得到的电容矩阵，可以借助LOM方法近似求出圆角平行板内三角电容的电容值、消相干时间、比特频率等参数，经过15次迭代计算后，结果如表17：

表17圆角平行板内三角电容比特性质参数计算结果

同时，也可以通过HFSS查看圆角平行板内三角电容结构的电场分布图，如图13，电容板内部电场范围为1.1243-1.4054E+10V/m，相比增加小三角之前的1.1309-1.4136E+10V/m有所降低。

因为圆角电容的延长，虽然提高了消相干时间，却改变了电容的尺寸。因此，可总结出两个电容优化方向：第一，电场强度分布随着电容板角度越圆滑而越弱，可以用圆弧代替直角，削弱损耗；第二，两板内侧增加三角电容可以提高比特性能表现，则可以将电容在内部进行优化。由于电容的圆滑程度会影响量子比特性能的表现，还会影响消相干时间，但是损失的电容太大，还要想办法弥补电容的损失。尝试将圆弧类似于内三角电容一样放在两个板的内侧，这样就可以避免由于平行板角度优化引起的电容缺失。综上考虑，参见图14所示的新型扩展电容设计图纸，将圆弧添加于两板内侧，具体的参数设计如表6所示，通过HFSS仿真得到的电容矩阵，可以借助LOM方法近似求出扩展电容的电容值、消相干时间、比特频率等参数，计算得到的仿真结果如表18所示：

表18扩展形状电容参数计算结果

这个扩展形状的电容仿真结果的消相干时间从226.35176us增大到335.471349us，提高了100μs以上。从当前仿真的数据也可以看出来，新形状能够增大消相干时间的原因是：相同尺寸下，这种形状增大了电容值。因为量子比特的大规模扩展，不能以损失比特性能为代价，需要在保证量子比特性能的前提下，保持固定的电容值，使电容尺寸尽可能小。所以调节电容尺寸，比如缩小板长，使扩展形状电容的消相干时间保持在与平行板电容相当的226μs左右。尺寸对比为：平行板电容的面积为425μm宽*90μm高；新形状电容的面积为373μm宽*90μm高。宽度缩短了52μm，如图15所示。

结合内三角电容的优势，在新形状的两个圆弧内侧增加两个相对的小三角，验证相干时间的表现情况。首先利用qiskit-metal绘制出设计图，如图16。其中两板分别相互对称交织三个圆弧，在正中心的圆弧顶点设立两个三角形，具体参数设定如表7所示，通过HFSS仿真得到的电容矩阵，可以借助LOM方法近似求出扩展形状内三角电容的电容值、消相干时间、比特频率等参数，计算得到的仿真结果如表19所示：

表19扩展形状内三角电容参数计算结果

内部增加小三角之后的新形状扩展电容的消相干时间从335.471349μs增加到344.272928μs，提高效果更加明显。缩小该电容的板宽，将消相干时间控制在227us左右，得到的小型化电容尺寸为369μm宽×90μm高。在保证超导量子比特性能不变的情况下，相比平行板电容尺寸缩小了56μm，如图17所示。利用HFSS对扩展电容的电场分布进行仿真，如图18所示，其中最大强度电场聚集在中心，约为7.9987E+09V/m-1.1198E+10V/m，相比于其他形状电容的电场强度均下降，说明该形状能够有效降低介电损耗，改善电场分布情况，可以在保持消相干时间不变的情况下，把平行板的尺寸从425μm减小到369μm，实现电容的小型化。

综上所述，本案实施例中，可通过采用电容角度圆滑机制和降低介电损耗的方法来优化电容形状，以减小能量参与比，提高超导量子比特相干时间，实现保持超导量子比特相干时间表现下的电容小型化。通过实验数据可知，与平行板电容相比，本案电容新形状宽度从425μm缩短到369μm，宽度缩短了56μm，占原平行板尺寸的13.18％。基于角校正值的影响，通过改变电容角的圆滑程度来改变消相干时间，当平行电容板角度越圆滑，介电损耗越小，消相干时间表现值越大；同时，又考虑到了电容的缺失，将圆滑处理置于平行板的内侧，这样，一方面扩大了平行板电容的表面尺寸，减小介电损耗；另一方面，又在一定程度上增大了电容值；最后再结合内三角电容的优良表现，在两圆弧内侧也增加一对小三角形，能够实现更小的介电损耗，优化电场分布情况。并采取电场分布来分析介电损耗，以消相干时间的表现作为超导量子比特性能的衡量标准，通过实验对比，可使最大电场分布从原来平行板电容的1.4271E+10V/m降低到新形状电容的1.1198E+10V/m，能够对于进一步实现超导量子比特小型化具有指导促进作用。

除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对步骤、数字表达式和数值并不限制本发明的范围。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

结合本文中所公开的实施例描述的各实例的单元及方法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已按照功能一般性地描述了各示例的组成及步骤。这些功能是以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域普通技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不认为超出本发明的范围。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如：只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。