显示基板及其制备方法、显示装置

本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。

有机发光二极管(Organic Light Emitting Diode，简称OLED)和量子点发光二极管(Quantum-dot Light Emitting Diodes，简称QLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED或QLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的显示装置已成为目前显示领域的主流产品。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

一种显示基板，包括多个像素发光区以及位于相邻像素发光区之间的多个像素间隔区；在垂直于所述显示基板的平面内，所述显示基板包括基底和设置在所述基底上的发光结构层，所述发光结构层至少包括阳极、像素定义层和至少一个隔垫柱，所述像素定义层在所述像素发光区设置有像素开口，所述像素开口暴露出所述阳极，所述像素定义层在所述像素间隔区设置有间隔开口，所述隔垫柱设置在所述间隔开口内，所述隔垫柱在所述基底上的正投影位于所述间隔开口在所述基底上的正投影的范围之内。

在示例性实施方式中，所述隔垫柱的侧壁与所述间隔开口的侧壁之间设置有凹槽。

在示例性实施方式中，沿着远离所述基底的方向，所述隔垫柱的侧壁与所述间隔开口的侧壁之间的横向距离逐渐增加，所述横向距离是平行于所述 显示基板的平面内的尺寸。

在示例性实施方式中，至少一个阳极包括主体部和至少一个凸出部，所述像素开口暴露出所述阳极的主体部，所述凹槽在所述基底上的正投影与所述阳极的凸出部在所述基底上的正投影没有交叠。

在示例性实施方式中，所述凸出部在所述基底上的正投影与所述隔垫柱在所述基底上的正投影至少部分交叠，所述凹槽的形状为“C”字形，所述凹槽设置在所述凸出部的以外区域。

在示例性实施方式中，所述凸出部至少包括第一凸出部和第二凸出部，所述驱动电路层设置有连接电极，所述第一凸出部的第一端与所述主体部连接，所述第一凸出部的第二端通过过孔与所述连接电极的第一端连接，所述第二凸出部的第一端通过过孔与所述连接电极的第二端连接，所述第二凸出部的第二端向着远离所述主体部的方向延伸，所述第二凸出部在所述基底上的正投影与所述隔垫柱在所述基底上的正投影至少部分交叠，所述连接电极在所述基底上的正投影与所述凹槽在所述基底上的正投影至少部分交叠。

在示例性实施方式中，至少一个阳极包括主体部和至少一个凸出部，所述像素开口暴露出所述阳极的主体部，所述凹槽为环绕所述隔垫柱的环状的凹槽，所述凹槽在所述基底上的正投影与所述阳极的凸出部在所述基底上的正投影至少部分交叠，形成连接交叠区；在所述连接交叠区，所述凹槽靠近所述基底一侧的表面与所述基底之间的距离大于所述阳极远离所述基底一侧的表面与所述基底之间的距离。

在示例性实施方式中，在所述连接交叠区，所述凸出部具有第一宽度，在所述连接交叠区以外区域，所述凸出部具有第二宽度，所述第一宽度小于所述第二宽度，所述第一宽度和第二宽度为沿着所述凹槽延伸方向的尺寸。

在示例性实施方式中，所述凸出部至少包括第一凸出部、第二凸出部和第三凸出部，所述第一凸出部的第一端与所述主体部连接，所述第一凸出部的第二端与所述第三凸出部的第一端连接，所述第三凸出部的第二端向着远离所述主体部的方向延伸后，与所述第二凸出部的第一端连接，所述第二凸出部的第二端向着远离所述主体部的方向延伸，所述第二凸出部在所述基底上的正投影与所述隔垫柱在所述基底上的正投影至少部分交叠，所述第三凸 出部在所述基底上的正投影与所述凹槽在所述基底上的正投影至少部分交叠，所述第三凸出部具有所述第一宽度，所述第一凸出部或者第二凸出部具有所述第二宽度。

在示例性实施方式中，所述第一宽度为0.5μm至2μm，所述第二宽度为8μm至12μm。

在示例性实施方式中，所述凹槽内靠近基底一侧表面的宽度为0.5μm至5.0μm，所述宽度为垂直于所述凹槽的延伸方向的尺寸。

在示例性实施方式中，所述连接交叠区中的所述凸出部的表面具有第一粗糙度，所述连接交叠区以外区域中的所述凸出部的表面具有第二粗糙度，所述第一粗糙度大于所述第二粗糙度。

在示例性实施方式中，所述隔垫柱和像素定义层的材料相同，且通过同一次图案化工艺同步形成。

在示例性实施方式中，所述显示基板还包括设置在所述基底上的驱动电路层，所述发光结构层设置在所述驱动电路层远离所述基底的一侧；所述驱动电路层包括构成多个单元行和多个单元列的多个电路单元，多个电路单元在所述单元行上对齐设置，多个子像素在所述单元列上对齐设置；所述发光结构层包括构成多个像素行和多个像素列的多个子像素，多个子像素在所述像素行上对齐设置，多个子像素在所述像素列上错位设置。

在示例性实施方式中，至少一个电路单元包括像素驱动电路，所述像素驱动电路分别与第一扫描信号线、第二扫描信号线和发光控制线连接，所述像素驱动电路至少包括存储电容，第M单元行中，所述第一扫描信号线位于所述存储电容靠近第M+1单元行的一侧，所述第二扫描信号线位于所述存储电容远离第M+1单元行的一侧，所述发光控制线位于所述存储电容和第二扫描信号线之间；至少一个子像素包括与所述像素驱动电路连接的阳极，第2M-1像素行中的阳极位于第M单元行中所述发光控制线远离第M+1单元行的一侧，第2M像素行中的阳极位于第M单元行中所述发光控制线靠近第M+1单元行的一侧，1≤M≤K，K为单元行的行数。

在示例性实施方式中，第2M-1像素行中的阳极在基底上的正投影与第M单元行中第二扫描信号线在基底上的正投影至少部分交叠，第2M像素行 中的阳极在基底上的正投影与所述存储电容在基底上的正投影至少部分交叠。

在示例性实施方式中，第2M-1像素行中的阳极在基底上的正投影与第M单元行中2个像素驱动电路在基底上的正投影至少部分交叠，第2M像素行中的阳极在基底上的正投影与第M单元行中2个像素驱动电路在基底上的正投影至少部分交叠。

在示例性实施方式中，至少一个隔垫柱位于相邻的阳极之间，包括如下任意一种或多种：至少一个隔垫柱位于一个像素行中相邻的阳极之间，至少一个隔垫柱位于一个像素列中相邻的阳极之间，至少一个隔垫柱位于第2M-1像素行中的阳极和第2M像素行中的阳极之间。

在示例性实施方式中，所述隔垫柱的形状为矩形状，包括长边和短边，所述隔垫柱至少包括长边沿着所述像素列方向延伸的第一隔垫柱、长边沿着所述像素行方向延伸的第二隔垫柱、以及长边沿着倾斜方向延伸的第三隔垫柱，所述倾斜方向与所述像素列方向具有第一夹角，或者，所述倾斜方向与所述像素行方向具有第二夹角，所述第一夹角和所述第二夹角大于0°，小于90°。

在示例性实施方式中，所述第一隔垫柱设置在一个像素行中相邻的阳极之间，所述第二隔垫柱设置在一个像素列中相邻的阳极之间，所述第三隔垫柱设置在第2M-1像素行的阳极和第2M像素行中的阳极之间。

在示例性实施方式中，所述第三隔垫柱在基底上的正投影与所述发光控制线在基底上的正投影至少部分交叠。

在示例性实施方式中，多个隔垫柱构成多个隔垫柱行和多个隔垫柱列，三个像素行与四个隔垫柱行相对应。

一种显示装置，包括前述的显示基板。

一种显示基板的制备方法，所述显示基板包括多个像素发光区以及位于相邻像素发光区之间的多个像素间隔区；所述制备方法包括：

在基底上形成发光结构层，所述发光结构层至少包括阳极、像素定义层和至少一个隔垫柱，所述像素定义层在所述像素发光区设置有像素开口，所 述像素开口暴露出所述阳极，所述像素定义层在所述像素间隔区设置有间隔开口，所述隔垫柱设置在所述间隔开口内，所述隔垫柱在所述基底上的正投影位于所述间隔开口在所述基底上的正投影的范围之内。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种OLED显示装置的结构示意图；

图2为一种显示装置的剖面结构示意图；

图3为一种显示基板的剖面结构示意图；

图4为一种像素驱动电路的等效电路示意图；

图5为本公开实施例一种显示基板中驱动电路层的平面结构示意图；

图6为本公开示例性实施例一种电路单元的平面结构示意图；

图7为本公开实施例一种显示基板中发光结构层的平面结构示意图；

图8a和图8b为本公开示例性实施例一种子像素的结构示意图；

图9a至图9c为本公开示例性实施例另一种子像素的结构示意图；

图10a至图10c为本公开示例性实施例又一种子像素的结构示意图；

图11a至图11c为本公开示例性实施例又一种子像素的结构示意图；

图12a至图12c为本公开示例性实施例又一种子像素的结构示意图；

图13为本公开示例性实施例形成驱动结构层图案后的示意图；

图14a和图14b为本公开示例性实施例形成阳极导电层图案后的示意图；

图15a和图15b为本公开示例性实施例形成隔垫柱图案后的示意图；

图16为本公开示例性实施例一种曝光方式的示意图；

图17为本公开示例性实施例另一种曝光方式的示意图；

图18a为一种像素定义层和隔垫柱曝光方式的示意图；

图18b为一种像素定义层和隔垫柱的剖面结构示意图；

图19为一种显示基板出现漏光问题的示意图。

附图标记说明:

10—基底；20—驱动电路层；21—第一扫描信号线；

22—第二扫描信号线；23—发光控制线；24—第一极板；

25—连接电极；30—发光结构层；31—阳极；

32—像素定义层；33—有机发光层；34—阴极；

50—隔垫柱；60—凹槽；60-1—第一侧壁；

60-2—第二侧壁；60-3—底壁；61—连接交叠区；

71—像素开口；72—间隔开口；91—主体部；

92—凸出部；92-1—第一凸出部；92-2—第二凸出部；

92-3—第三凸出部；93—粗糙表面区；100—半色调掩膜板；

101—不曝光区域； 102—部分曝光区域； 103—完全曝光区域。

200—灰色调掩膜板； 201—不曝光区域； 202—第一部分曝光区域；

203—第二部分曝光区域； 204—完全曝光区域； 300—显示结构层；

400—盖板玻璃； 500—玻璃胶。

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意 组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一 极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

在本说明书中，所采用的“同层设置”是指两种(或两种以上)结构通过同一次图案化工艺得以图案化而形成的结构，它们的材料可以相同或不同。例如，形成同层设置的多种结构的前驱体的材料是相同的，最终形成的材料可以相同或不同。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光控制线(E1到Eo)连接。像素阵列 可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路分别与扫描信号线、发光控制线和数据信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光控制线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光控制线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种显示装置的剖面结构示意图，示意了一种玻璃(Frit)胶和盖板玻璃相结合的封装方式。如图2所示，在垂直于显示装置的平面上，显示装置的主体结构可以包括基底10、显示结构层300、盖板玻璃400和玻璃胶500。显示结构层300设置在刚性的基底10上，被配置为出射光线，显示结构层300可以称为显示基板。盖板玻璃400设置在显示结构层300远离基底10的一侧，被配置为通过玻璃(Frit)胶500实现封装。玻璃胶500设置在基底10和盖板玻璃400之间，且分别与基底10和盖板玻璃400固接，使得基底10、玻璃胶500和盖板玻璃400形成容置空间，将显示结构层300密封 在该容置空间内。在示例性实施方式中，显示结构层300上可以设置多个隔垫柱，隔垫柱被配置为与玻璃胶一起支撑盖板玻璃。

图3为一种显示基板的剖面结构示意图。如图3所示，在垂直于显示基板的平面上，显示基板可以至少包括设置在基底10上的驱动电路层20以及设置在驱动电路层20远离基底10一侧的发光结构层30。在一些可能的实现方式中，显示基板可以包括其它膜层，本公开在此不做限定。

在示例性实施方式中，基底10可以是刚性基底。驱动电路层20可以包括规则排布的多个电路单元，电路单元可以至少包括像素驱动电路，像素驱动电路分别与扫描信号线、数据信号线和发光控制线等信号线连接。发光结构层30可以包括规则排布的多个发光器件，发光器件可以至少包括阳极31、有机发光层33和阴极34。像素驱动电路被配置为在扫描信号线和发光控制线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，电路单元的像素驱动电路可以包括多个晶体管和存储电容，图3中仅以像素驱动电路包括一个晶体管20A和一个存储电容20B作为示例。发光器件的阳极31通过过孔与晶体管20A的漏电极连接，有机发光层33与阳极31连接，阴极34与有机发光层33连接，有机发光层33在阳极31和阴极34驱动下出射相应颜色的光线。

在示例性实施方式中，发光结构层30还可以包括像素定义层32，像素定义层32上设置有像素开口，像素开口暴露出发光器件的阳极31，形成发光区域。有机发光层33可以包括发光层(EML)以及如下任意一层或多层：空穴注入层HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。在示例性实施方式中，所有子像素的空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层和电子注入层中的一层或多层可以是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的。

在一些可能的示例性实施方式中，基底可以是柔性基底，显示基板可以包括设置在发光结构层远离基底一侧的薄膜封装层，薄膜封装层可以包括叠 设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光结构层。

图4为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C，像素驱动电路可以与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光控制线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接， 第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的大小。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光控制线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光控制线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光控制线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体 管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(Low Temperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在示例性实施方式中，第一扫描信号线S1、第二扫描信号线S2、发光控制线E和初始信号线INIT可以沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线D可以沿竖直方向延伸。

在示例性实施方式中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。

在示例性实施方式中，以7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光控制线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化(复位)，清除存储电容中原有电荷。第二扫描信号线S2的信号为低电平信号使第七晶体管T7导通，初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化。第一扫描信号线S1和发光控制线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发 光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光控制线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2和第四晶体管T4导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光控制线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光控制线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光控制线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

图5为本公开示例性实施例一种显示基板中驱动电路层的平面结构示意图。如图5所示，在示例性实施方式中，在平行于显示基板的平面上，驱动 电路层可以包括多个电路单元QD，至少一个电路单元QD可以包括像素驱动电路，像素驱动电路被配置为向所连接的发光器件输出相应的电流，使该发光器件发出相应亮度的光。

在示例性实施方式中，多个电路单元QD可以组成多个单元行和多个单元列。沿着水平方向依次排布的多个电路单元QD可以称为单元行，沿着竖直方向依次排布的多个电路单元QD可以称为单元列，多个单元行和多个单元列构成阵列排布的电路单元阵列。在示例性实施方式中，驱动电路层可以包括K个单元行，K为大于1的正整数。

在示例性实施方式中，在单元行方向上，多个电路单元QD可以按照对齐方式依次设置，在单元列方向上，多个电路单元QD可以按照对齐方式依次设置，形成水平对齐和竖直对齐的布局。

图6为本公开示例性实施例一种电路单元的平面结构示意图，示意了3个单元行和7个单元列中像素驱动电路的结构。如图6所示，至少一个电路单元可以包括像素驱动电路，像素驱动电路可以与多条信号线连接。在示例性实施方式中，多条信号线可以至少包括沿着水平方向延伸的第一扫描信号线21、第二扫描信号线22和发光控制线23，像素驱动电路可以至少包括存储电容C和7个晶体管(第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7)，存储电容C至少包括第一极板24。

在示例性实施方式中，在垂直于基底的平面内，至少一个电路单元可以至少包括在基底上叠设的第一绝缘层、半导体层、第二绝缘层、第一导电层、第三绝缘层、第二导电层、第四绝缘层和第三导电层，半导体层可以至少包括第一晶体管T1至第七晶体管T7的有源层，第一导电层可以至少包括第一晶体管T1至第七晶体管T7的栅电极和存储电容C的第一极板，第二导电层可以至少包括存储电容C的第二极板和初始信号线，第三导电层可以至少包括数据信号线、第一电源线以及第一晶体管T1至第七晶体管T7的第一极和第二极，为了清楚地说明各个晶体管的位置，图7仅示意了半导体层和第一导电层的部分结构。

在示例性实施方式中，每个电路单元的半导体层可以至少包括第一晶体 管T1的第一有源层至第七晶体管T7的第七有源层，且第一有源层至第七有源层为相互连接的一体结构，每个单元列中第M单元行中电路单元的第二有源层与第M+1单元行中电路单元的第一有源层相互连接，即每个单元列中相邻电路单元的半导体层为相互连接的一体结构，1≤M≤K，K为单元行的行数。

在示例性实施方式中，每个晶体管的有源层可以包括第一区、第二区以及位于第一区和第二区之间的沟道区。在示例性实施方式中，第一有源层的第一区可以作为第七有源层的第一区，被配置为与初始信号线连接。第一有源层的第二区可以同时作为第二有源层的第一区，第三有源层的第一区可以同时作为第四有源层的第二区和第五有源层的第二区，第三有源层的第二区可以同时作为第二有源层的第二区和第六有源层的第一区，第六有源层的第二区可以作为第七有源层的第二区。第四有源层的第一区可以单独设置，被配置为与数据信号线连接。第五有源层的第一区可以单独设置，被配置为与第一电源线连接。

在示例性实施方式中，第一扫描信号线21、第二扫描信号线22和发光控制线23可以设置在第一导电层，可以为主体部分沿着水平方向延伸的线形状，存储电容C可以位于第一扫描信号线21和发光控制线23之间。第M单元行中的第一扫描信号线21可以位于存储电容C靠近第M+1单元行的一侧，第二扫描信号线22可以位于存储电容C远离第M+1单元行的一侧，发光控制线23可以位于存储电容C和第二扫描信号线22之间。

本公开中，“靠近”和“远离”是在基底上的正投影的角度下描述的。例如，A在基底上的正投影简称A投影，B在基底上的正投影简称B投影，D在基底上的正投影简称D投影，“A位于D靠近B的一侧”是指，A投影位于D投影靠近B投影的一侧。

在示例性实施方式中，存储电容C的第一极板24可以作为第三晶体管(驱动晶体管)T3的栅电极，第一扫描信号线21与第二有源层和第四有源层相重叠的区域可以分别作为第二晶体管T2的栅电极和第四晶体管T4的栅电极，第二扫描信号线22与第一有源层和第七有源层相重叠的区域可以分别作为第一晶体管T1的栅电极和第七晶体管T7的栅电极，发光控制线23与第五有源层和第六有源层相重叠的区域可以分别作为第五晶体管T5的栅电 极和第六晶体管T6的栅电极。

在示例性实施方式中，第M单元行中像素驱动电路的第一晶体管T1、第五晶体管T5、第六晶体管T6和第七晶体管T7可以位于存储电容C远离第M+1单元行的一侧，第二晶体管T2和第四晶体管T4可以位于存储电容C靠近第M+1单元行的一侧。

在示例性实施方式中，第N单元列中像素驱动电路的第四晶体管T4和第五晶体管T5可以位于存储电容C靠近第N+1单元列的一侧，第二晶体管T2和第六晶体管T6可以位于存储电容C远离第N+1单元列的一侧，N为大于或等于1的正整数。

每个电路行中的多个像素驱动电路的形状相同且对齐设置，第M单元行中的像素驱动电路与第M+1像素行中的像素驱动电路的形状相同且对齐设置。

图7为本公开示例性实施例一种显示基板中发光结构层的平面结构示意图。如图7所示，在示例性实施方式中，在平行于显示基板的平面上，发光结构层可以包括以矩阵方式排布的多个像素单元P，多个像素单元P的至少一个可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，三个子像素可以均包括发光器件，三个子像素的发光器件分别与相应电路单元中的像素驱动电路连接，发光器件被配置为响应所连接的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一子像素P1可以是出射红色光线的红色(R)子像素，第二子像素P2可以是出射蓝色光线的蓝色(B)子像素，第三子像素P3可以是出射绿色光线的绿色(G)子像素，三个子像素的形状可以是三角形、矩形状、菱形、五边形或六边形等，本公开在此不做限定。

在示例性实施方式中，多个子像素可以组成多个像素行和多个像素列。沿着水平方向依次排布的多个子像素可以称为像素行，沿着竖直方向依次排布的多个子像素可以称为像素列，多个像素行和多个像素列构成阵列排布的像素阵列。在示例性实施方式中，发光结构层可以包括2K个像素行，K为 驱动电路层中单元行的行数。

在示例性实施方式中，在像素行方向上，第一子像素P1、第二子像素P2和第三子像素P3可以按照对齐方式依次设置，在像素列方向上，第一子像素P1、第二子像素P2和第三子像素P3可以按照错位方式依次设置，形成子像素的品字布局。例如，奇数行中的第一子像素P1可以位于偶数行中相邻的第二子像素P2和第三子像素P3之间，或者，偶数行中的第一子像素P1可以位于奇数行中相邻的第二子像素P2和第三子像素P3之间。又如，奇数行中的第二子像素P2可以位于偶数行中相邻的第一子像素P1和第三子像素P3之间，或者，偶数行中的第二子像素P2可以位于奇数行中相邻的第一子像素P1和第三子像素P3之间。再如，奇数行中的第三子像素P3可以位于偶数行中相邻的第一子像素P1和第二子像素P2之间，或者，偶数行中的第三子像素P3可以位于奇数行中相邻的第一子像素P1和第二子像素P2之间。

在示例性实施方式中，多个像素单元P可以组成形成像素单元的品字布局。

本公开中所说的电路单元是按照驱动电路层划分的区域，每个电路单元包括像素驱动电路，本公开中所说的子像素是按照发光结构层划分的区域，每个子像素包括发光器件。在示例性实施方式中，子像素与电路单元两者的位置可以是对应的，或者，子像素与电路单元两者的位置可以是不对应的。

在示例性实施方式中，每个子像素可以包括发光区域和非发光区域，本公开中，将每个子像素的发光区域称为像素发光区，每个子像素的不发光区域称为像素间隔区。在示例性实施方式中，每个子像素的像素定义层上设置有像素开口，像素开口暴露出阳极，使得有机发光层通过像素开口与阳极连接，由于有机发光层是在像素定义层所限定的像素开口区域出射光线，因而像素开口区域为像素发光区，像素开口以外区域为像素间隔区，像素间隔区位于像素发光区的外围。例如，第一子像素和第二子像素中的像素开口区域为像素发光区，第一子像素的像素发光区与第二子像素的像素发光区之间的区域为像素间隔区。这样，显示基板可以包括周期性排布的多个像素发光区，以及位于相邻像素发光区之间的多个像素间隔区。

在示例性实施方式中，发光结构层可以包括发光器件、像素定义层和至 少一个隔垫柱(Photo Spacer，简称PS)，发光器件可以包括阳极、有机发光层和阴极，至少一个隔垫柱可以设置在像素间隔区。在示例性实施方式中，对于玻璃(Frit)胶和盖板玻璃相结合的封装方式，隔垫柱被配置为与支撑盖板玻璃。

本公开示例性实施例提供了一种显示基板。在示例性实施方式中，在平行于所述显示基板的平面内，所述显示基板可以包括多个像素发光区以及位于相邻像素发光区之间的多个像素间隔区。在垂直于所述显示基板的平面内，所述显示基板可以包括基底、设置在所述基底上的驱动电路层以及设置在所述驱动电路层远离所述基底一侧的发光结构层，所述发光结构层至少包括阳极、像素定义层和至少一个隔垫柱，所述像素定义层在所述像素发光区设置有像素开口，所述像素开口暴露出所述阳极，所述像素定义层在所述像素间隔区设置有间隔开口，所述隔垫柱设置在所述间隔开口内，所述隔垫柱在所述基底上的正投影位于所述间隔开口在所述基底上的正投影的范围之内。

在示例性实施方式中，所述隔垫柱的侧壁与所述间隔开口的侧壁之间设置有凹槽。

在示例性实施方式中，沿着远离所述基底的方向，所述隔垫柱的侧壁与所述间隔开口的侧壁之间的横向距离逐渐增加，所述横向距离是平行于所述显示基板的平面内的尺寸。

在示例性实施方式中，所述隔垫柱和像素定义层的材料相同，且通过同一次图案化工艺同步形成。

在一种示例性实施方式中，至少一个阳极包括主体部和凸出部，所述像素开口暴露出所述阳极的主体部，所述凹槽在所述基底上的正投影与所述阳极的凸出部在所述基底上的正投影没有交叠。

在另一种示例性实施方式中，至少一个阳极包括主体部和凸出部，所述像素开口暴露出所述阳极的主体部，所述凹槽为环绕所述隔垫柱的环状的凹槽，所述凹槽在所述基底上的正投影与所述阳极的凸出部在所述基底上的正投影至少部分交叠，形成连接交叠区；在所述连接交叠区，所述凹槽靠近所 述基底一侧的表面与所述基底之间的距离大于所述阳极远离所述基底一侧的表面与所述基底之间的距离。

在又一种示例性实施方式中，在所述连接交叠区，所述凸出部具有第一宽度，在所述连接交叠区以外区域，所述凸出部具有第二宽度，所述第一宽度小于所述第二宽度，所述第一宽度和第二宽度为沿着所述凹槽延伸方向的尺寸。

在又一种示例性实施方式中，所述连接交叠区中的所述凸出部的表面具有第一粗糙度，所述连接交叠区以外区域中的所述凸出部的表面具有第二粗糙度，所述第一粗糙度大于所述第二粗糙度。

在示例性实施方式中，所述驱动电路层可以包括构成多个单元行和多个单元列的多个电路单元，多个电路单元在所述单元行上对齐设置，多个子像素在所述单元列上对齐设置；所述发光结构层包括构成多个像素行和多个像素列的多个子像素，多个子像素在所述像素行上对齐设置，多个子像素在所述像素列上错位设置。

在示例性实施方式中，至少一个电路单元包括像素驱动电路，所述像素驱动电路分别与第一扫描信号线、第二扫描信号线和发光控制线连接，所述像素驱动电路至少包括存储电容，第M单元行中，所述第一扫描信号线位于所述存储电容靠近第M+1单元行的一侧，所述第二扫描信号线位于所述存储电容远离第M+1单元行的一侧，所述发光控制线位于所述存储电容和第二扫描信号线之间；至少一个子像素包括与所述像素驱动电路连接的阳极，第2M-1像素行中的阳极位于第M单元行中所述发光控制线远离第M+1单元行的一侧，第2M像素行中的阳极位于第M单元行中所述发光控制线靠近第M+1单元行的一侧，1≤M≤K，K为单元行的行数。

在示例性实施方式中，第2M-1像素行中的阳极在基底上的正投影与第M单元行中第二扫描信号线在基底上的正投影至少部分交叠，第2M像素行中的阳极在基底上的正投影与所述存储电容在基底上的正投影至少部分交叠。

在示例性实施方式中，第2M-1像素行中的阳极在基底上的正投影与第 M单元行中2个像素驱动电路在基底上的正投影至少部分交叠，第2M像素行中的阳极在基底上的正投影与第M单元行中2个像素驱动电路在基底上的正投影至少部分交叠。

在示例性实施方式中，至少一个隔垫柱位于一个像素行中相邻的阳极之间，或者，至少一个隔垫柱位于一个像素列中相邻的阳极之间。

在示例性实施方式中，至少一个隔垫柱位于第2M-1像素行中的阳极和第2M像素行中的阳极之间。

在示例性实施方式中，位于第2M-1像素行中的阳极和第2M像素行中的阳极之间的隔垫柱在基底上的正投影与第M单元行中发光控制线在基底上的正投影至少部分交叠。

图8a为本公开示例性实施例一种子像素的平面结构示意图，示意了一种阳极、像素开口和隔垫柱的结构，图8b为图8a中A-A向的剖视图。如图8a和图8b所示，在平行于显示基板的平面上，显示基板可以至少包括多个像素发光区PA以及位于相邻像素发光区PA之间的像素间隔区PK。

在示例性实施方式中，在垂直于显示基板的平面上，显示基板可以包括设置在基底10上的驱动电路层20和设置在驱动电路层20远离基底一侧的发光结构层30，发光结构层30可以至少包括阳极31、像素定义层32和至少一个隔垫柱50。阳极31可以设置在驱动电路层20远离基底10的一侧，像素定义层32设置在阳极31远离基底10的一侧，像素定义层32上可以设置有像素开口71和间隔开口72，像素开口71暴露出阳极31的表面，像素开口71形成像素发光区PA以及位于相邻像素发光区PA之间的像素间隔区PK。间隔开口72可以设置在像素间隔区PK，隔垫柱50设置在间隔开口72内，隔垫柱50在基底上的正投影位于间隔开口72在基底上的正投影的范围之内。

在示例性实施方式中，隔垫柱50在基底上的正投影的面积小于间隔开口72在基底上的正投影的面积，隔垫柱50与间隔开口72之间形成凹槽60。隔垫柱50与间隔开口72之间形成凹槽60是指，隔垫柱50的外侧壁与间隔开口72的内侧壁之间形成间隙，间隙的第一侧壁60-1是隔垫柱50的外侧壁，间隙的第二侧壁60-2是间隔开口72的内侧壁，间隙的底壁60-3分别连接第 一侧壁60-1和第二侧壁60-2，底壁60-3的表面与基底之间的距离，不仅小于隔垫柱50远离基底一侧的表面与基底之间的距离，而且小于像素定义层32远离基底一侧的表面与基底之间的距离。

在示例性实施方式中，在垂直于显示基板的平面上，沿着远离基底10的方向，隔垫柱50的外侧壁(第一侧壁60-1)与间隔开口72的内侧壁(第二侧壁60-2)之间的横向距离逐渐增加，横向距离是平行于基底平面的尺寸。

在示例性实施方式中，凹槽60内靠近基底一侧表面的宽度B可以约为1μm至2μm，凹槽60内靠近基底一侧表面可以是底壁60-3，宽度B可以是垂直于凹槽的延伸方向的尺寸。例如，宽度B可以约为1.0μm左右，或者，宽度B可以约为1.5μm左右。

在示例性实施方式中，隔垫柱50远离基底一侧的表面与基底之间的距离大于像素定义层32远离基底一侧的表面与基底之间的距离。

在示例性实施方式中，在平行于基底的平面内，像素开口71的形状可以包括如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形，间隔开口72的形状可以包括如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形，隔垫柱50的形状可以包括如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形。

在示例性实施方式中，在垂直于基底的平面内，像素开口71的截面形状可以为倒梯形或者类倒梯形，倒梯形或者类倒梯形的侧壁可以为直线形、折线形或者曲线形。

在示例性实施方式中，在垂直于基底的平面内，间隔开口72的截面形状可以为倒梯形或者类倒梯形，倒梯形或者类倒梯形的侧壁可以为直线形、折线形或者曲线形。

在示例性实施方式中，在垂直于基底的平面内，隔垫柱50的截面形状可以为正梯形或者类正梯形，正梯形或者类正梯形的侧壁可以为直线形、折线形或者曲线形。例如，隔垫柱50的截面形状可以为圆冠状或者半圆形状。

在示例性实施方式中，可以通过设计隔垫柱50的形状、大小、位置等，将间隔开口72和隔垫柱50设置在像素间隔区PK中尽可能避开阳极31的位 置，使得间隔开口72在基底上的正投影与阳极31在基底上的正投影没有交叠，或者，使得隔垫柱50在基底上的正投影与阳极31在基底上的正投影没有交叠，或者，使得凹槽60在基底上的正投影与阳极31在基底上的正投影没有交叠。

在示例性实施方式中，至少一个阳极31可以包括主体部91和至少一个凸出部92，主体部91的形状可以包括如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形，凸出部92的形状可以为条形状，凸出部92的第一端与主体部91连接，凸出部92的第二端向着远离主体部91的方向延伸。

在示例性实施方式中，像素开口71的位置与阳极31的主体部91的位置相对应，像素开口71暴露出阳极31的表面是指像素开口71暴露出阳极31的主体部91的表面。

在示例性实施方式中，间隔开口72在基底上的正投影与阳极31在基底上的正投影没有交叠是指间隔开口72在基底上的正投影与阳极31的凸出部92在基底上的正投影没有交叠，隔垫柱50在基底上的正投影与阳极31在基底上的正投影没有交叠是指隔垫柱50在基底上的正投影与阳极31的凸出部92在基底上的正投影没有交叠，凹槽60在基底上的正投影与阳极31在基底上的正投影没有交叠是指凹槽60在基底上的正投影与阳极31的凸出部92在基底上的正投影没有交叠。

在示例性实施方式中，驱动电路层20可以包括多个电路单元，至少一个电路单元可以包括像素驱动电路，像素驱动电路可以与多条信号线连接。在示例性实施方式中，多条信号线可以至少包括沿着水平方向延伸的第一扫描信号线21、第二扫描信号线22和发光控制线23，像素驱动电路可以至少包括存储电容和多个晶体管，存储电容可以至少包括第一极板24，多个晶体管可以至少包括作为驱动晶体管的第三晶体管，第一极板24可以作为第三晶体管的栅电极。

在示例性实施方式中，阳极31可以包括红色子像素的第一阳极31A、蓝色子像素的第二阳极31B和绿色子像素的第三阳极31C，第一阳极31A、第二阳极31B和第三阳极31C均可以包括主体部和至少一个凸出部，第一阳极 31A、第二阳极31B和第三阳极31C的主体部的形状可以不同，第一阳极31A、第二阳极31B和第三阳极31C的凸出部的连接位置和形状可以不同。

在示例性实施方式中，由于驱动电路层20的电路单元为对齐排列，发光电路层30的子像素为“品”字形排列，因而电路单元的位置和形状与子像素的位置和形状是不对应的，即像素驱动电路的位置和形状与所连接的阳极的位置和形状是不对应的，发光电路层30的两个像素行与驱动电路层20的一个单元行相对应。

在示例性实施方式中，第2M-1像素行中，第一阳极31A的主体部、第二阳极31B的主体部和第三阳极31C的主体部可以位于第M单元行中发光控制线23远离第M+1单元行的一侧。第2M像素行中，第一阳极31A的主体部、第二阳极31B的主体部和第三阳极31C的主体部可以位于第M单元行中发光控制线23靠近第M+1单元行的一侧。

在示例性实施方式中，第2M-1像素行中第一阳极31A的主体部、第二阳极31B的主体部和第三阳极31C的主体部在基底上的正投影与第M单元行中第二扫描信号线22在基底上的正投影至少部分交叠。

在示例性实施方式中，第2M像素行中第一阳极31A的主体部、第二阳极31B的主体部和第三阳极31C的主体部在基底上的正投影与第M单元行中第一极板24在基底上的正投影至少部分交叠。

在示例性实施方式中，第一阳极31A的主体部、第二阳极31B的主体部和第三阳极31C的主体部的宽度可以大于一个电路单元的宽度，宽度为水平方向的尺寸。

在示例性实施方式中，第2M-1像素行中的阳极在基底上的正投影与第M单元行中2个像素驱动电路在基底上的正投影至少部分交叠，第2M像素行中的阳极在基底上的正投影与第M单元行中2个像素驱动电路在基底上的正投影至少部分交叠。

在示例性实施方式中，第2M-1像素行中，第一阳极31A的主体部在基底上的正投影不仅与第N单元列的像素驱动电路在基底上的正投影至少部分交叠，而且与第N+1单元列的像素驱动电路在基底上的正投影至少部分交 叠。第2M像素行中，第二阳极31B的主体部在基底上的正投影不仅与第N单元列的像素驱动电路在基底上的正投影至少部分交叠，而且与第N-1单元列的像素驱动电路在基底上的正投影至少部分交叠。第三阳极31C的主体部在基底上的正投影不仅与第N+1单元列的像素驱动电路在基底上的正投影至少部分交叠，而且与第N+2单元列的像素驱动电路在基底上的正投影至少部分交叠。

在示例性实施方式中，隔垫柱50的形状可以为矩形状，矩形状的角部可以设置倒角，包括相对设置的两个长边和相对设置的两个短边。

在示例性实施方式中，隔垫柱50可以至少包括长边沿着像素列方向延伸的第一隔垫柱50A、长边沿着像素行方向延伸的第二隔垫柱50B和长边沿着倾斜方向延伸的第三隔垫柱50C，倾斜方向与像素列方向具有第一夹角，或者，倾斜方向与像素行方向具有第二夹角，第一夹角和第二夹角大于0°，小于90°。

在示例性实施方式中，至少一个隔垫柱50可以设置在相邻的阳极31之间，以使得间隔开口72在基底上的正投影与阳极31在基底上的正投影没有交叠，或者，使得隔垫柱50在基底上的正投影与阳极31在基底上的正投影没有交叠，或者，使得凹槽60在基底上的正投影与阳极31在基底上的正投影没有交叠。

在示例性实施方式中，至少一个隔垫柱50设置在相邻的阳极31之间可以包括如下任意一种或多种：第一隔垫柱50A可以设置在一个像素行中相邻的阳极31之间，第二隔垫柱50B可以设置在一个像素列中相邻的阳极31之间，第三隔垫柱50C可以设置在第2M-1像素行的阳极和第2M像素行中的阳极之间，第2M-1像素行的阳极和第2M像素行中的阳极相邻。

在示例性实施方式中，第三隔垫柱50C在基底上的正投影与发光控制线在基底上的正投影至少部分交叠。

在示例性实施方式中，多个隔垫柱50可以组成多个隔垫柱行和多个隔垫柱列。沿着水平方向依次排布的多个隔垫柱50可以称为隔垫柱行，沿着竖直方向依次排布的多个隔垫柱50可以称为隔垫柱列，多个隔垫柱行和多个隔垫 柱列构成规则排布的隔垫柱阵列。

在示例性实施方式中，至少一个像素行中，隔垫柱的数量大于阳极的数量。例如，第2M像素行中，不仅包括多个第一隔垫柱50A，还包括多个第三隔垫柱50C。

在示例性实施方式中，三个像素行与四个隔垫柱行相对应，即在三个像素行所在区域，设置有四个隔垫柱行。例如，第2M-2像素行、第2M-1像素行和第2M像素行所在区域，设置有两个包括多个第一隔垫柱50A的隔垫柱行、一个包括多个第二隔垫柱50B的隔垫柱行以及一个包括多个第三隔垫柱50C的隔垫柱行。

图9a为本公开示例性实施例另一种子像素的平面结构示意图，示意了另一种阳极、像素开口和隔垫柱的结构，图9b为图9a中一个阳极的平面结构示意图，图9c为图9a中A-A向的剖视图。如图9a至图9c所示，像素发光区的像素定义层32上可以设置像素开口71，像素开口71内的像素定义层被去掉，暴露出阳极31的表面。像素间隔区的像素定义层32上可以设置至少一个间隔开口72，隔垫柱50设置在间隔开口72内，隔垫柱50在基底上的正投影可以位于间隔开口72在基底上的正投影的范围之内，隔垫柱50与间隔开口72之间形成环绕整个隔垫柱50的环形状的凹槽60。

在示例性实施方式中，凹槽60内靠近基底一侧表面的宽度B可以约为1μm至2μm，宽度B可以为垂直于凹槽的延伸方向的尺寸。例如，宽度B可以约为1.0μm左右，或者，宽度B可以约为1.5μm左右。

在示例性实施方式中，阳极31可以设置在驱动电路层20远离基底的一侧，至少一个阳极31可以包括主体部91和至少一个凸出部92，主体部91的形状可以包括如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形，凸出部92的形状可以为条形状，凸出部92的第一端与主体部91连接，凸出部92的第二端向着远离主体部91的方向延伸到像素间隔区PK。在一种示例性实施方式中，凸出部92被配置为与驱动电路层20的像素驱动电路连接。在另一种示例性实施方式中，凸出部92可以被配置为遮挡相应的晶体管，以避免光照影响晶体管的电学性能。在又一种示例性实施方式中，凸出部92可以被配置为形成相应的寄生电容。

在示例性实施方式中，间隔开口72在基底上的正投影与阳极31的凸出部92在基底上的正投影至少部分交叠，隔垫柱50在基底上的正投影与阳极31的凸出部92在基底上的正投影至少部分交叠。

在示例性实施方式中，凹槽60在基底上的正投影与阳极31的凸出部92在基底上的正投影至少部分交叠，形成连接交叠区61。

在示例性实施方式中，在连接交叠区61所在区域，凹槽60的底壁60-3的表面与基底之间的距离，大于阳极31的凸出部92远离基底一侧的表面与基底之间的距离，即凹槽60的底壁60-3覆盖凸出部92的表面。

在示例性实施方式中，在连接交叠区61所在区域，凸出部92可以具有第一宽度L1，在连接交叠区61以外区域，凸出部92可以具有第二宽度L2，第一宽度L1可以小于第二宽度L2，第一宽度L1和第二宽度L2可以为沿着环状的凹槽60延伸方向的尺寸。

在示例性实施方式中，至少一个条形状的凸出部92可以包括第一凸出部92-1、第二凸出部92-2和第三凸出部92-3。第一凸出部92-1的第一端与主体部91连接，第一凸出部92-1的第二端向着远离主体部91的方向延伸后，与第三凸出部92-3的第一端连接，第三凸出部92-3的第二端向着远离主体部91的方向延伸后，与第二凸出部92-2的第一端连接，第二凸出部92-2的第二端向着远离主体部91的方向延伸。

在示例性实施方式中，第二凸出部92-2在基底上的正投影与隔垫柱50在基底上的正投影至少部分交叠，第一凸出部92-1和第二凸出部92-2在基底上的正投影与凹槽60在基底上的正投影没有交叠，第三凸出部92-3在基底上的正投影与凹槽60在基底上的正投影至少部分交叠，第三凸出部92-3具有第一宽度L1，第一凸出部92-1或者第二凸出部92-2具有第二宽度L2，因而实现了凸出部在连接交叠区61的宽度小于凸出部在连接交叠区61以外区域的宽度。

在示例性实施方式中，第一宽度L1可以约为第二宽度L2的1/4至1/20。

在示例性实施方式中，第一宽度L1可以约为0.5μm至2μm。例如，第一宽度L1可以约为1μm。

在示例性实施方式中，第二宽度L2可以约为8μm至12μm。例如，第二宽度L2可以约为10μm。

在其它示例性实施方式中，第一凸出部92-1的宽度可以与第三凸出部92-3的宽度相同，或者，第二凸出部92-2的宽度可以与第三凸出部92-3的宽度相同，或者，第一凸出部92-1和第二凸出部92-2的宽度均与第三凸出部92-3的宽度相同，即凸出部92为具有第一宽度L1的等宽度结构，本公开在此不做限定。

在示例性实施方式中，第2M-1像素行中，多个阳极31的主体部可以位于第M单元行中发光控制线23远离第M+1单元行的一侧。第2M像素行中，多个阳极31的主体部可以位于第M单元行中发光控制线23靠近第M+1单元行的一侧。

在示例性实施方式中，第2M-1像素行中多个阳极31的主体部在基底上的正投影与第M单元行中第二扫描信号线22在基底上的正投影至少部分交叠。

在示例性实施方式中，第2M像素行中多个阳极31的主体部在基底上的正投影与第M单元行中第一极板24在基底上的正投影至少部分交叠。

在示例性实施方式中，至少一个阳极31的主体部的宽度可以大于一个电路单元的宽度。第2M-1像素行中，至少一个阳极31的主体部在基底上的正投影与两个单元列的像素驱动电路在基底上的正投影至少部分交叠。

在示例性实施方式中，至少一个隔垫柱50可以设置在相邻的阳极31之间，包括如下任意一种或多种：隔垫柱50可以设置在一个像素行中相邻的阳极31之间，隔垫柱50可以设置在一个像素列中相邻的阳极31之间。

图10a为本公开示例性实施例又一种子像素的平面结构示意图，示意了又一种阳极、像素开口和隔垫柱的位置关系，图10b为图10a中一个阳极的平面结构示意图，图10c为图10a中A-A向的剖视图。本示例性实施例像素定义层和隔垫柱的结构与前述实施例结构基本上相同，所不同的是，隔垫柱50在基底上的正投影与阳极31的凸出部92在基底上的正投影至少部分交叠，但凹槽60在基底上的正投影与阳极31的凸出部92在基底上的正投影没 有交叠。

如图10a至图10c所示，在示例性实施方式中，凸出部92可以包括间隔设置的第一凸出部92-1和第二凸出部92-2。第一凸出部92-1的第一端与主体部91连接，第一凸出部92-1的第二端向着远离主体部91的方向延伸。第二凸出部92-2的第一端设置在第一凸出部92-1远离主体部91的一侧，第二凸出部92-2的第二端向着远离主体部91的方向延伸，第二凸出部92-2在基底上的正投影与隔垫柱50在基底上的正投影至少部分交叠，第一凸出部92-1和第二凸出部92-2在基底上的正投影与凹槽60在基底上的正投影没有交叠。

在示例性实施方式中，驱动电路层20中设置有连接电极25，连接电极25在基底上的正投影与凹槽60在基底上的正投影至少部分交叠。第一凸出部92-1的第二端通过过孔与连接电极25的第一端连接，第二凸出部92-2的第一端通过过孔与连接电极25的第二端连接。这样，不仅实现了第一凸出部92-1和第二凸出部92-2通过连接电极25的相互连接，而且实现了凸出部92在基底上的正投影与凹槽60在基底上的正投影没有交叠。

图11a为本公开示例性实施例又一种子像素的平面结构示意图，示意了又一种阳极、像素开口和隔垫柱的位置关系，图11b为图11a中一个阳极的平面结构示意图，图11c为图11a中A-A向的剖视图。本示例性实施例像素定义层和隔垫柱的结构与前述实施例结构基本上相同，所不同的是，隔垫柱50与间隔开口72之间形成的凹槽60没有环绕整个隔垫柱50，在阳极31的凸出部92所在区域，隔垫柱50与像素定义层32之间没有设置凹槽60。

如图11a至图11c所示，在示例性实施方式中，凸出部92的形状可以为等宽度的条形状，凸出部92的第一端与主体部91连接，凸出部92的第二端向着远离主体部91的方向延伸到隔垫柱50所在区域，使得阳极31的凸出部92在基底上的正投影与隔垫柱50在基底上的正投影至少部分交叠。

在示例性实施方式中，凹槽60的形状可以为“C”字形，环绕部分隔垫柱50，设置在凸出部92的以外区域。在凸出部92的以外区域，隔垫柱50与间隔开口72之间形成的凹槽60，在凸出部92所在区域内，隔垫柱50与像素定义层32之间没有形成凹槽60，因而实现了凸出部92在基底上的正投 影与凹槽60在基底上的正投影没有交叠。

在一种示例性实施方式中，凸出部92可以为具有第二宽度的常规结构，凸出部92的宽度可以约为8μm至12μm。

在另一种示例性实施方式中，凸出部92的宽度可以采用具有第一宽度的整体缩窄结构，凸出部92的宽度可以约为0.5μm至2μm。

图12a为本公开示例性实施例又一种子像素的平面结构示意图，示意了又一种阳极、像素开口和隔垫柱的位置关系，图12b为图12a中阳极的平面结构示意图，图12c为图12a中A-A向的剖视图。本示例性实施例像素定义层和隔垫柱的结构与前述实施例结构基本上相同，所不同的是，隔垫柱50与间隔开口72之间形成环绕整个隔垫柱50的环形状的凹槽60，凹槽60在基底上的正投影与阳极31的凸出部92在基底上的正投影至少部分交叠，形成连接交叠区61，连接交叠区61所在区域的凸出部92具有较粗糙的表面。

如图12a至图12c所示，在示例性实施方式中，凸出部92的形状可以为等宽度的条形状，凸出部92的第一端与主体部91连接，凸出部92的第二端向着远离主体部91的方向延伸到隔垫柱50所在区域，使得阳极31的凸出部92在基底上的正投影与隔垫柱50在基底上的正投影至少部分交叠。

在示例性实施方式中，凸出部92包括至少一个粗糙表面区93，粗糙表面区93可以通过离子轰击凸出部92的表面形成，粗糙表面区93所在区域的表面具有第一粗糙度，粗糙表面区93以外区域的表面具有第二粗糙度，第一粗糙度可以大于第二粗糙度。

在示例性实施方式中，粗糙表面区93在基底上的正投影与凹槽60在基底上的正投影至少部分交叠。

在一种示例性实施方式中，凸出部92可以为具有第二宽度的常规结构，凸出部92的宽度可以约为8μm至12μm。

在另一种示例性实施方式中，凸出部92的宽度可以采用具有第一宽度的整体缩窄结构，凸出部92的宽度可以约为0.5μm至2μm。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模 曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，以显示基板的三个子像素为例，显示基板的制备过程可以包括如下操作。

(1)形成驱动电路层图案。在示例性实施方式中，形成驱动电路层图案可以包括：

在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖整个基底的第一绝缘层，以及设置在第一绝缘层上的半导体层图案，半导体层图案至少包括位于每个子像素中的有源层。

随后，依次沉积第二绝缘薄膜和第一金属薄膜，通过图案化工艺对第一金属薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一金属层图案，第一金属层图案至少包括位于每个子像素中的栅电极和第一极板。

随后，依次沉积第三绝缘薄膜和第二金属薄膜，通过图案化工艺对第二金属薄膜进行图案化，形成覆盖第一金属层的第三绝缘层，以及设置在第三绝缘层上的第二金属层图案，第二金属层图案至少包括位于每个子像素中的第二极板，第二极板在基底上的正投影与第一极板在基底上的正投影至少部分重叠。

随后，沉积第四绝缘薄膜，通过图案化工艺形成覆盖第二金属层的第四绝缘层图案，第四绝缘层上形成有多个第一过孔，第一过孔内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉，暴露出有源层的两端。

随后，沉积第三金属薄膜，通过图案化工艺对第三金属薄膜进行图案化，在第四绝缘层上形成第三金属层图案，第三金属层图案至少包括位于每个子像素中的第一极和第二级，第一极和第二级分别通过第一过孔与有源层连接。

随后，涂覆平坦薄膜，通过图案化工艺对平坦薄膜进行图案化，形成覆盖第三金属层的平坦层，平坦层上形成有第二过孔，第二过孔内的平坦薄膜被刻蚀掉，暴露出每个子像素中的第二级。

至此，在基底10上制备完成驱动电路层20图案，如图13所示。在示例性实施方式中，每个子像素的驱动电路层20可以包括构成像素驱动电路的多个晶体管和存储电容，图13中仅以像素驱动电路包括一个晶体管20A和一个存储电容20B作为示例。在示例性实施方式中，晶体管20A可以包括有源层、栅电极、第一极和第二级，存储电容20B可以包括第一极板和第二极板。

在示例性实施方式中，基底可以是刚性基底，刚性基底可以采用玻璃或石英等材料。在一些可能的实施方式中，基底可以是柔性基底，或者可以是硅片(Wafer)，柔性基底可以采用聚酰亚胺(PI)或者聚对苯二甲酸乙二脂(PET)等材料，柔性基底可以是单层结构，或者可以是无机材料层和柔性材料层构成的叠层结构，本公开在此不做限定。

在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称为栅绝缘(GI)层，第四绝缘层称为层间绝缘(ILD)层。平坦层可以采用有机材料，如树脂(Resin)等。第一金属层、第二金属层和第三金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌 合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。

在示例性实施方式中，驱动电路层20还可以包括电源线、连接电极和第五绝缘层(PVX)等结构，本公开在此不做限定。

(2)形成阳极导电层图案。在示例性实施方式中，形成阳极导电层图案可以包括：在形成前述图案的基底上沉积阳极导电薄膜，通过图案化工艺对阳极导电薄膜进行图案化，形成阳极导电层图案，阳极导电层图案至少包括位于每个子像素中的阳极31，阳极31通过第二过孔与晶体管的第二级连接，如图14a和图14b所示，图14b为图14a中C区域的平面示意图。

在示例性实施方式中，阳极导电层可以采用金属材料或者透明导电材料，金属材料可以包括银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，透明导电材料可以包括氧化铟锡(ITO)或氧化铟锌(IZO)。在示例性实施方式中，阳极导电层可以是单层结构，或者是多层复合结构，如ITO/Al/ITO等。

在示例性实施方式中，至少一个阳极31可以包括相互连接的主体部91和至少一个凸出部92。主体部91的形状可以包括如下任意一种或多种：三角形、矩形状、菱形、五边形和六边形，凸出部92的形状可以条形，凸出部92的第一端与主体部91连接，凸出部92的第二端向着远离主体部91的方向延伸，凸出部92可以被配置为通过第二过孔与像素驱动电路中晶体管20A的第二级连接。在一种示例性实施方式中，凸出部92可以被配置为遮挡相应的晶体管，以避免光照影响晶体管的电学性能。在另一种示例性实施方式中，凸出部92可以被配置为形成相应的寄生电容。

在示例性实施方式中，条形状的凸出部92可以包括第一凸出部92-1、第二凸出部92-2和第三凸出部92-3。第一凸出部92-1的第一端与主体部91连接，第一凸出部92-1的第二端向着远离主体部91的方向延伸后，与第三凸出部92-3的第一端连接，第三凸出部92-3的第二端向着远离主体部91的 方向延伸后，与第二凸出部92-2的第一端连接，第二凸出部92-2的第二端向着远离主体部91的方向延伸。

在示例性实施方式中，第三凸出部92-3具有第一宽度L1，第一凸出部92-1或者第二凸出部92-2具有第二宽度L2，第一宽度L1可以小于第二宽度L2。

在示例性实施方式中，第一宽度L1可以约为第二宽度L2的1/4至1/20。

在示例性实施方式中，第一宽度L1可以约为0.5μm至2μm，第二宽度L2可以约为8μm至12μm。例如，第一宽度L1可以约为1μm，第二宽度L2可以约为10μm。

在示例性实施方式中，第三凸出部92-3的位置与后续形成的凹槽的位置相对应，即第三凸出部92-3在基底上的正投影与后续形成的凹槽在基底上的正投影至少部分交叠，第三凸出部92-3被配置为减小凸出部对曝光光线的反射，减弱凹槽所在区域像素定义薄膜的曝光程度。

(3)形成像素定义层和隔垫柱图案。在示例性实施方式中，形成像素定义层和隔垫柱图案可以包括：在形成前述图案的基底上涂覆像素定义薄膜，通过半色调掩膜板的图案化工艺对像素定义薄膜进行图案化，形成像素定义层32和隔垫柱50图案，如图15a和图15b所示，图15b为图15a中C区域的平面示意图。

在示例性实施方式中，像素定义层32图案可以包括多个像素开口71和位于相邻像素开口71之间的间隔开口72。像素开口71内全部厚度的像素定义层被去掉，暴露出阳极31的表面。位于相邻像素开口71之间的间隔开口72内部分厚度的像素定义层被去掉，保留部分厚度的像素定义层。

在示例性实施方式中，隔垫柱50设置在间隔开口72内，隔垫柱50在基底上的正投影可以位于间隔开口72在基底上的正投影的范围之内，隔垫柱50与间隔开口72的侧壁之间形成环绕隔垫柱50的环形状的凹槽60。

在示例性实施方式中，隔垫柱50的高度大于像素定义层32的高度，即隔垫柱50远离基底一侧的表面与基底之间的距离大于像素定义层32远离基底一侧的表面与基底之间的距离。

在示例性实施方式中，凹槽60在基底上的正投影与第三凸出部92-3在基底上的正投影至少部分交叠，形成连接交叠区，而第一凸出部92-1和第二凸出部92-2在基底上的正投影与凹槽60在基底上的正投影没有交叠。

在示例性实施方式中，在连接交叠区所在区域，凹槽60的底壁的表面与基底之间的距离，大于第三凸出部92-3远离基底一侧的表面与基底之间的距离，凹槽60的底壁覆盖第三凸出部92-3，即凹槽60内没有暴露出第三凸出部92-3。

在示例性实施方式中，凹槽60的宽度可以约为1μm至2μm，宽度可以为垂直于凹槽的延伸方向的尺寸。例如，凹槽60的宽度可以约为1.0μm左右，或者，凹槽60的宽度可以约为1.5μm左右。

图16为本公开示例性实施例一种曝光方式的示意图。如图16所示，在示例性实施方式中，曝光采用的半色调掩膜板100可以至少包括不曝光区域101、部分曝光区域102和完全曝光区域103，曝光方式可以称为HPDL Mask曝光。不曝光区域101不透过曝光光线，使该区域对应的像素定义薄膜不曝光。部分曝光区域102透过部分曝光光线，使该区域对应的像素定义薄膜的部分厚度曝光。完全曝光区域103完全透过曝光光线，使该区域对应的像素定义薄膜完全曝光。

在示例性实施方式中，不曝光区域101与隔垫柱50所在位置的区域相对应，部分曝光区域102与像素定义层32所在位置的区域相对应，完全曝光区域103与像素开口71和凹槽60所在位置的区域相对应。

在示例性实施方式中，不曝光区域101所对应的像素定义薄膜显影和固化后，全部厚度的像素定义薄膜被全部保留，形成隔垫柱50图案。

在示例性实施方式中，部分曝光区域102所对应的像素定义薄膜显影和固化后，部分厚度的像素定义薄膜被保留，形成像素定义层32图案。

在示例性实施方式中，完全曝光区域103所对应的像素定义薄膜可以包括强曝光区和弱曝光区。对于完全曝光区域103在基底上的正投影与阳极31中主体部91在基底上的正投影相重叠的区域，由于主体部91对曝光光线的反射加剧了该区域的曝光程度，因而该区域为强曝光区，显影和固化后该区 域的像素定义薄膜被全部去除，形成像素开口71图案，像素开口71暴露出主体部91的表面。对于完全曝光区域103在基底上的正投影与阳极31中第三凸出部92-3在基底上的正投影相重叠的区域，由于第三凸出部92-3的宽度较小，第三凸出部92-3对曝光光线的反射较少，因而该区域为弱曝光区，显影和固化后该区域会保留有部分厚度的像素定义薄膜，形成的凹槽60的底壁覆盖第三凸出部92-3，即凹槽60内没有暴露出第三凸出部92-3。

图17为本公开示例性实施例另一种曝光方式的示意图。如图17所示，曝光采用的灰色调掩膜板200可以至少包括不曝光区域201、第一部分曝光区域102、第二部分曝光区域203和完全曝光区域204。不曝光区域201是不透过曝光光线，使该区域对应的像素定义薄膜不曝光。第一部分曝光区域202是透过约一半的曝光光线，使该区域对应的像素定义薄膜约一半的厚度曝光。第二部分曝光区域203是透过约3/4的曝光光线，使该区域对应的像素定义薄膜约3/4的厚度曝光。完全曝光区域204是完全透过曝光光线，使该区域对应的像素定义薄膜完全曝光。

在示例性实施方式中，不曝光区域201可以与隔垫柱50所在位置的区域相对应，形成隔垫柱50图案。第一部分曝光区域202可以与像素定义层32所在位置的区域相对应，形成像素定义层32图案。第二部分曝光区域203可以与凹槽60所在位置的区域相对应，形成凹槽60图案，凹槽60的底壁覆盖第三凸出部92-3。完全曝光区域204可以与像素开口71所在位置的区域相对应，形成像素开口71图案，像素开口71暴露出阳极的主体部的表面。

在示例性实施方式中，通过在灰色调掩膜板上设置四个曝光区域，可以保证凹槽的底壁的厚度，即使凸出部的宽度较宽，也可以保证凹槽的底壁覆盖阳极的凸出部。

在示例性实施方式中，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等，本公开在此不做限定。

后续制备中，可以包括形成有机发光层和阴极图案，形成封装结构等工艺，这里不再赘述。

一种显示基板中，像素定义层和隔垫柱通过两次单独的图案化工艺分别 形成，先通过一次图案化工艺形成像素定义层，然后通过另一次图案化工艺在像素定义层上形成隔垫柱。为了缩短工艺时间且减少掩膜板数量，另一种显示基板中通过半色调掩膜板(Halftone Mask)的一次图案化工艺同时形成像素定义层和隔垫柱。图18a为现有技术一种像素定义层和隔垫柱曝光方式的示意图，图18b为现有技术一种像素定义层和隔垫柱的剖面结构示意图。曝光采用的半色调掩膜板100包括不曝光区域101、部分曝光区域102和完全曝光区域103，不曝光区域101与隔垫柱50所在位置的区域相对应，部分曝光区域102与像素定义层32所在位置的区域相对应，完全曝光区域103与像素开口71所在位置的区域相对应。经本申请发明人研究发现，由于像素定义薄膜的流动性，使得固化后像素定义层和隔垫柱完全没有界限，形貌差，且整体高度偏低，高度较低的隔垫柱不仅支撑效果差，而且会导致牛顿环等不良。

本公开示例性实施例所提供的显示基板，通过调整半色调掩膜板中完全曝光区域的位置，在隔垫柱周边形成环绕隔垫柱的凹槽，凹槽可以在后续烘烤(oven)工艺中阻止像素定义薄膜的流动，结合工艺曝光量控制，使得固化后的像素定义层和隔垫柱界限分明，形貌良好，且整体高度较高，隔垫柱的高度符合要求，不仅提高了支撑效果，而且避免了出现牛顿环等不良，提高了产品质量和显示品质。

图19为一种显示基板出现漏光问题的示意图。在示例性实施方式中，图19中阳极可以采用图11b所示结构，阳极31可以包括主体部91和凸出部92，条形状的凸出部92为等宽度设计。凹槽60在基底上的正投影与阳极31中凸出部92在基底上的正投影，形成连接交叠区。经本申请发明人研究发现，由于连接交叠区中凸出部92的宽度较宽，因而凸出部92对曝光光线的反射加剧了连接交叠区的曝光程度，连接交叠区中像素定义薄膜的曝光程度较高，使得连接交叠区的像素定义薄膜被全部去除，暴露出凸出部92的表面。由于后续形成的有机发光层与凸出部92连接，因而导致连接交叠区出射光线，出现漏光问题。

本公开示例性实施例所提供的一种显示基板，通过对隔垫柱的形状和位置进行设计，使得凹槽在基底上的正投影与阳极的凸出部在基底上的正投影 没有交叠，有效避免了暴露出凸出部表面的情况，有效避免了漏光问题。

本公开示例性实施例所提供的另一种显示基板，对于凹槽在基底上的正投影与阳极的凸出部在基底上的正投影存在交叠时，通过对阳极的凸出部进行针对性设计，减小部分凸出部的宽度，减小了连接交叠区的面积，减小了凸出部对曝光光线的反射，有效减弱了连接交叠区像素定义薄膜的曝光程度，可以保证凹槽的底壁能够覆盖凸出部，避免了连接交叠区出射光线，消除了漏光问题，提高了显示品质。

本公开示例性实施例所提供的又一种显示基板，对于凹槽在基底上的正投影与阳极的凸出部在基底上的正投影存在交叠时，通过对阳极的凸出部进行隔断设计，利用设置在驱动电路层中的连接电极连接被隔断的凸出部，使得凹槽在基底上的正投影与阳极的凸出部在基底上的正投影没有交叠，有效避免了暴露出凸出部表面的情况，有效避免了漏光问题。

本公开示例性实施例所提供的又一种显示基板，对于隔垫柱在基底上的正投影与阳极的凸出部在基底上的正投影存在交叠时，在连接交叠区取消凹槽，即在凸出部的以外区域形成凹槽，而在凸出部所在区域没有形成凹槽，使得凹槽在基底上的正投影与阳极的凸出部在基底上的正投影没有交叠，有效避免了暴露出凸出部表面的情况，有效避免了漏光问题。

本公开示例性实施例所提供的又一种显示基板，对于凹槽在基底上的正投影与阳极的凸出部在基底上的正投影存在交叠时，通过对凸出部的表面进行粗糙处理，利用粗糙表面形成漫反射，可以有效减弱连接交叠区像素定义薄膜的曝光程度，可以保证凹槽的底壁能够覆盖凸出部，避免了连接交叠区出射光线，消除了漏光问题，提高了显示品质。

从以上描述的显示基板的结构以及制备过程可以看出，本公开通过在隔垫柱周边形成凹槽，保证了隔垫柱的高度和形貌，不仅提高了支撑效果，而且避免了出现牛顿环等不良。本公开通过避免凹槽与阳极的凸出部交叠，或者减小凹槽与阳极的凸出部的交叠面积，或者减弱连接交叠区像素定义薄膜的曝光程度，有效避免了漏光问题，提高了显示品质。本公开制备方法对工艺改进较小，兼容性高，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。

本公开还提供了一种显示基板的制备方法。在示例性实施方式中，所述显示基板包括多个像素发光区以及位于相邻像素发光区之间的多个像素间隔区；所述制备方法可以包括：

在基底上形成发光结构层，所述发光结构层至少包括阳极、像素定义层和至少一个隔垫柱，所述像素定义层在所述像素发光区设置有像素开口，所述像素开口暴露出所述阳极，所述像素定义层在所述像素间隔区设置有间隔开口，所述隔垫柱设置在所述间隔开口内，所述隔垫柱在所述基底上的正投影位于所述间隔开口在所述基底上的正投影的范围之内。

本公开还提供了一种显示装置，包括前述的显示基板。显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、车载显示器、智能手表、智能手环等任何具有显示功能的产品或部件。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。