半导体装置与其制造方法

技术领域

本发明是关于一种半导体装置与其制造方法。

背景技术

基板通孔件可用于将一个半导体晶片连接至另一个半导体晶片或封装体基板。举例而言，基板通孔件可用在各种半导体装置中，例如影像传感器、存储器堆叠或中介层。相较于使用打线接合来连接半导体晶片，使用基板通孔件来连接半导体晶片可在速度、动力消耗与/或微型化方面具有优势。

发明内容

本发明的一些实施方式提供一种制造半导体装置的方法，包含将第一晶圆接合至第二晶圆，其中第二晶圆包含基板、嵌入于基板的隔离结构、在基板上的晶体管与在晶体管上的互连结构。执行第一蚀刻工艺，以形成第一通孔开口与第二通孔开口于基板中，其中第二通孔开口延伸至隔离结构，晶体管在第一通孔开口与第二通孔开口之间，且第二通孔开口比第一通孔开口还深。执行第二蚀刻工艺，使得第一通孔开口延伸至基板的底部。执行第三蚀刻工艺，使得第一通孔开口与第二通孔开口暴露互连结构，且第二通孔开口贯穿隔离结构。形成第一通孔件于第一通孔开口中，且形成第二通孔件于第二通孔开口中。

在一些实施方式中，第二通孔开口比第一通孔开口还宽。

在一些实施方式中，在执行第一蚀刻工艺之前，方法还包含：研磨第二晶圆的基板的背侧表面。形成介电层于基板的背侧表面。

在一些实施方式中，方法还包含：形成光阻层于第二晶圆的基板的背侧表面，其中光阻层包含第一开口与第二开口，且第一开口比第二开口还窄。执行第一蚀刻工艺，以形成连接光阻层的第一开口的第一通孔开口，且形成连接光阻层的第二开口的第二通孔开口。

在一些实施方式中，方法还包含：在执行第三蚀刻工艺与形成第一通孔件与第二通孔件之前，沿着第一通孔开口与第二通孔开口的多个侧壁形成衬垫层。

在一些实施方式中，形成第一通孔件与第二通孔件包含：沉积导电材料于第一通孔开口与第二通孔开口中及第二晶圆上。平坦化第二晶圆以移除导电材料的多余部分，以形成第一通孔件与第二通孔件。

在一些实施方式中，第一蚀刻工艺蚀刻基板比蚀刻隔离结构还快。

在一些实施方式中，第一蚀刻工艺与第二蚀刻工艺使用相同的蚀刻气体。

在一些实施方式中，在第二蚀刻工艺中，第二通孔开口的深度保持相同。

在一些实施方式中，执行第一蚀刻工艺以形成第一通孔开口包含：通过包含开口的光阻层，形成第一通孔开口于基板中。沿着第一通孔开口的多个侧壁与底部表面形成钝化层。移除在第一通孔开口的底部表面的钝化层。蚀刻第一通孔开口的底部，以加深第一通孔开口。重复形成钝化层、移除在第一通孔开口的底部表面的钝化层与蚀刻第一通孔开口的底部，直到第一通孔开口的底部达到预设高度。

本发明的一些实施方式提供一种半导体装置，包含第一晶圆、第二晶圆、第一通孔件与第二通孔件。第二晶圆接合至第一晶圆。第二晶圆包含基板、隔离结构、晶体管与互连结构。隔离结构嵌入于基板。晶体管在基板与第一晶圆之间。互连结构在晶体管与第一晶圆之间。第一通孔件在第二晶圆的中央区域，且接触互连结构。第二通孔件在第二晶圆的周边区域，且接触互连结构，其中隔离结构部分地围绕第二通孔件。

在一些实施方式中，第二通孔件比第一通孔件还宽。

在一些实施方式中，第一通孔件包含第一部分与在第一部分之下的第二部分，且第二部分比第一部分还窄。

在一些实施方式中，第一通孔件的第二部分的高度比晶体管的源极/漏极区域的高度还高。

在一些实施方式中，半导体装置还包含衬垫层，包覆第二通孔件。

在一些实施方式中，衬垫层接触基板与隔离结构两者。

在一些实施方式中，半导体装置还包含介电层，在基板上且围绕第一通孔件与第二通孔件。

本发明的一些实施方式提供一种半导体装置，包含第一晶圆、第二晶圆、电源通孔件与信号通孔件。第二晶圆在第一晶圆上，其中第二晶圆包含基板、隔离结构、第一晶体管与第二晶体管与互连结构。隔离结构在基板中。第一晶体管与第二晶体管相邻隔离结构。互连结构在晶体管与第一晶圆之间。电源通孔件贯穿基板与隔离结构至互连结构。信号通孔件贯穿基板与隔离结构，其中信号通孔件在第一晶体管与第二晶体管之间，但与隔离结构分隔。

在一些实施方式中，信号通孔件包含第一部分与在第一部分与互连结构之间的第二部分，且第一部分比第二部分还宽。

在一些实施方式中，第二部分的顶部比隔离结构的顶部还高。

本发明的一些实施方式的形成半导体装置的方式可控制不同宽度的通孔开口的蚀刻速率差异。举例而言，隔离结构可用作具有较大宽度的通孔开口的蚀刻停止层。因此，可减少不同宽度的通孔开口之间的蚀刻时间差异。此外，在一些实施方式中的信号通孔件具有较窄的底部部分。因为有信号通孔件的窄的底部部分存在，晶体管较不容易被信号通孔件影响。晶体管可紧密地排列。因此，可提升单位面积中的晶体管数量。

本发明的一些实施方式的形成半导体装置的方式可控制不同宽度的通孔开口的蚀刻速率差异。因此，可减少不同宽度的通孔开口之间的蚀刻时间差异。此外，信号通孔件的较窄的第二部分使信号通孔件较不易影响晶体管。

附图说明

图1A至图7绘示本发明的一些实施方式的半导体装置的工艺的中间阶段的横截面视图。

图8A至图8E绘示图7的区域M中的第一蚀刻工艺的详细机制。

图9绘示本发明的一些实施方式的半导体装置的工艺的中间阶段的横截面视图。

图10A至图10D绘示图9的区域N中的第二蚀刻工艺的详细机制。

图11至图14绘示本发明的一些实施方式的半导体装置的工艺的中间阶段的横截面视图。

图15绘示本发明的一些实施方式中的半导体装置的俯视图。

具体实施方式

以下将以附图说明本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有惯用的结构与元件在附图中将以简单示意的方式绘示。

本发明是关于控制具有不同宽度的通孔件开口的蚀刻速率差异。因此，半导体装置中可形成具有不同宽度的通孔件，且具有不同宽度的通孔件可具有不同用途。

图1A至图7、图9与图11至图14绘示本发明的一些实施方式的半导体装置的工艺的中间阶段的横截面视图。参考图1A，提供第一晶圆100。第一晶圆100可包含基板102、晶体管104、互连结构106、介电层108与接合垫110。基板102可包含任何适合的材料，例如半导体材料(例如硅)。晶体管104置于基板102上，且晶体管104包含在基板102中的源极/漏极区域105。互连结构106用于提供晶体管104之间的电性互连，且由导电材料制成。互连结构106在晶体管104上。在一些实施方式中，互连结构106为包含导电通孔件与导电线的多层结构。导电通孔件可连接在不同层中的导电线以形成互连结构106。介电层108覆盖基板102、晶体管104与互连结构106，以电性隔绝互连结构106中的相邻的导电通孔件与导电线。介电层108可通过任何适合的材料制成。在一些实施方式中，介电层108可由二氧化硅、碳化硅、低介电常数材料或类似者制成。接合垫110可置于互连结构106上，且接合垫110可电性连接至互连结构106。

参考图1B，提供第二晶圆200。第二晶圆200可包含基板202、晶体管204、互连结构206、介电层208、接合垫210与隔离结构212。晶体管204置于基板202的中央区域R1中，且隔离结构212嵌入于基板202的周边区域R2。这里的用语“中央区域”指的是晶体管204紧密形成的区域，且用语“周边区域”指的是围绕中央区域的区域。周边区域R2远离晶体管204。隔离结构212可由任何适合的介电材料制成，例如二氧化硅，且隔离结构212的材料不同于基板202。基板202、晶体管204、源极/漏极区域205、互连结构206、介电层208与接合垫210可分别类似或相同于基板102、晶体管104、源极/漏极区域105、互连结构106、介电层108与接合垫110。因此，详细描述不在此讨论。

参考图2，执行混合接合工艺，且将第一晶圆100接合至第二晶圆200。在混合接合工艺期间，将第二晶圆200翻转并置于第一晶圆100上，以形成半导体装置。第一晶圆100的前侧表面接合至第二晶圆200的前侧表面，使得接合垫110分别接合至接合垫210。此外，第一晶圆100的介电层108也接合至第二晶圆200的介电层208。在将第一晶圆100接合至第二晶圆200后，隔离结构212仍在基板202的周边区域。

参考图3，研磨第二晶圆200的基板202的背侧表面。可通过任何适合的工艺来研磨基板202，例如化学机械研磨(chemical mechanical polish，CMP)。参考图4，在基板202的背侧表面形成介电层220。在一些实施方式中，介电层220可由二氧化硅、氮化硅、碳氮化硅、碳化硅、其组合或类似物制成。

参考图5，在第二晶圆200的基板202的背侧表面形成光阻层PR。更具体而言，先在第二晶圆200的基板202的背侧表面形成光阻材料。接着，执行光刻工艺以形成具有图案的光阻层PR。光阻层PR包含第一开口O1与第二开口O2，且第一开口O1比第二开口O2还窄。第一开口O1形成在基板202的中央区域R1上，但不在晶体管104与晶体管204的正上方。第二开口O2形成在基板202的周边区域R2上，且在隔离结构212的正上方。在一些实施方式中，第一开口O1可排列成数组。第一开口O1与第二开口O2暴露介电层220。

参考图6，第一开口O1与第二开口O2延伸至介电层220中。更具体而言，使用光阻层PR为遮罩，来蚀刻介电层220。第一开口O1与第二开口O2暴露第二晶圆200的基板202。

参考图7，执行第一蚀刻工艺，以形成第一通孔开口V1与第二通孔开口V2于基板202中。第二通孔开口V2延伸至隔离结构212，晶体管204在第一通孔开口V1与第二通孔开口V2之间，且第二通孔开口V2比第一通孔开口V1还深。在图7中，形成第一通孔开口V1的第一部分V11。

更具体而言，使用光阻层PR与图案化介电层220为遮罩，来执行第一蚀刻工艺。因此，第一通孔开口V1连接光阻层PR的第一开口O1，且第二通孔开口V2连接光阻层PR的第二开口O2。因为第二开口O2宽于第一开口O1，第二通孔开口V2亦宽于第一通孔开口V1。第二通孔开口V2与第一通孔开口V1之间的宽度差异导致第一蚀刻工艺期间的负载效应(loadingeffect)，且负载效应导致第二通孔开口V2与第一通孔开口V1之间的蚀刻速率差异。因为蚀刻气体较容易移动至较宽的开口的底部，较宽的开口，例如第二通孔开口V2，比较窄的开口，例如第一通孔开口V1，以更快的速率被蚀刻。当第二通孔开口V2的底部到达且暴露隔离结构212时，第一通孔开口V1的底部高于第二通孔开口V2的底部。也就是说，第一通孔开口V1比第二通孔开口V2还浅。隔离结构212由不同于基板202的材料制成。因此。隔离结构212可用于停止第二通孔开口V2的蚀刻，而第一通孔开口V1的蚀刻仍继续，直到第一通孔开口V1的底部到达预设高度。换句话说，第一蚀刻工艺蚀刻基板202比蚀刻隔离结构212还快。在第一蚀刻工艺期间，第一通孔开口V1没有暴露基板202。

图8A至图8E绘示图7的区域M中的第一蚀刻工艺的详细机制。应注意，虽然图8A至图8E是以第一通孔开口V1为例，第二通孔开口V2也以类似的方法形成。参考图8A至图8B，通过光阻层PR的第一开口O1蚀刻基板202，形成第一通孔开口V1于基板202中。通过蚀刻气体，例如六氟化硫(SF

参考图9，执行第二蚀刻工艺，使得第一通孔开口V1延伸至基板202。在图9中，形成第一通孔开口V1的第二部分V12。第一通孔开口V1的第二部分V12比第一部分V11还窄，且原因会在图10A至图10D中解释。也就是说，第二通孔开口V2比第一通孔开口V1的第一部分V11还宽，且第一通孔开口V1的第一部分V11比第一通孔开口V1的第二部分V12还宽。由于晶体管204与第一通孔开口V1之间的横向距离增加，第一通孔开口V1的窄的第二部分V12可减少后续在第一通孔开口V1中形成的通孔件对晶体管204造成的干扰。若第一通孔开口V1形成如图9所示，第一部分V11的形成可用于减少第二蚀刻工艺期间的负载效应。举例而言，若第一通孔开口V1的宽度完全与第一通孔开口V1的第二部分V12一样，则第一通孔开口V1与第二通孔开口V2之间的宽度差距很显著，使得负载效应变得严重。若第一通孔开口V1的宽度完全与第一通孔开口V1的第一部分V11一样，后续形成的通孔件与晶体管204之间的距离很小。因此，后续形成的通孔件容易对晶体管204造成影响。第一蚀刻工艺与第二蚀刻工艺使用相同的蚀刻气体。因此，在第二蚀刻工艺中，第二通孔开口V2的深度保持相同。

图10A至图10D绘示图9的区域N中的第二蚀刻工艺的详细机制。参考图10A，通过沿着第一通孔开口V1的第一部分V11的钝化层PL1蚀刻基板202，以在基板202中形成第一通孔开口V1的第二部分V12。可使用图8B中所使用的蚀刻气体来蚀刻基板202。图10A中的工艺时间很短，且第一通孔开口V1的第二部分V12的深度很浅。参考图10B，接着，沿着介电层220与光阻层PR的侧壁、第一通孔开口V1的侧壁与底部表面形成钝化层PL2。可使用图8C中所使用的沉积气体来形成钝化层PL2。沉积钝化层PL2的时间较长，使得钝化层PL2比钝化层PL1厚。参考图10C，通过图10A中的蚀刻气体移除在第一通孔开口V1的底部表面的钝化层PL2。接着，蚀刻暴露于第一通孔开口V1的底部的基板202，并加深第一通孔开口V1。钝化层PL2可做为在第一通孔开口V1的垂直侧壁的遮罩，使得图10D中的第一通孔开口V1被垂直地蚀刻，但不被水平地蚀刻。因为钝化层PL2比钝化层PL1还厚，第一通孔开口V1的第二部分V12变得比较窄。图10D的蚀刻工艺与图10A的蚀刻工艺相同。重复形成钝化层PL2、移除在第一通孔开口V1的底部表面的钝化层PL2与蚀刻第一通孔开口V1的底部表面，直到第一通孔开口V1的底部到达基板202的底部。接着，移除钝化层PL2。应注意，虽然图10A至图10D绘示第一通孔开口V1的侧壁是螺旋状，第一通孔开口V1与第二通孔开口V2的侧壁也可以是直的。此外，第一通孔开口V1的整体侧壁与第二通孔开口V2的整体侧壁也可以视为直的，如图9所示。

参考图11，执行第三蚀刻工艺，使得第一通孔开口V1与第二通孔开口V2暴露互连结构206，且第二通孔开口V2贯穿隔离结构212。因为隔离结构212的存在，可减少第一通孔开口V1与第二通孔开口V2之间的蚀刻差异。更具体而言，因为负载效应的关系，第三蚀刻工艺以较快的速度蚀刻第二通孔开口V2。然而，对于第二通孔开口V2而言，蚀刻距离是较大的。因此，第二通孔开口V2与第一通孔开口V1可实质上在相同时间到达互连结构206。接着，移除光阻层PR。

参考图12，在执行第三蚀刻工艺之后，沿着第一通孔开口V1与第二通孔开口V2的侧壁形成衬垫层230。在一些实施方式中，先共形地沿着第一通孔开口V1与第二通孔开口V2的侧壁与底部及介电层220的顶表面形成介电层。接着，移除在第一通孔开口V1与第二通孔开口V2的底部及介电层220的顶表面的介电层，以沿着第一通孔开口V1与第二通孔开口V2的侧壁形成衬垫层230。在一些实施方式中，衬垫层230可由任何适合的介电材料形成，例如二氧化硅，且衬垫层230可通过化学气相沉积或原子层沉积制成。

参考图13至图14，形成第一通孔件250于第一通孔开口V1中，且形成第二通孔件260于第二通孔开口V2中。更具体而言，沉积导电材料240于第一通孔开口V1与第二通孔开口V2中及第二晶圆200上。导电材料240可包含依序沉积在第一通孔开口V1与第二通孔开口V2的侧壁上的屏障层、晶种层与金属层。导电材料240可由氮化钛、氮化钽、钽、钛、铜、其组合或类似物制成。接着，平坦化第二晶圆200以移除导电材料240的多余部分，以形成第一通孔件250与第二通孔件260。

所得的半导体装置绘示于图14中，且图15绘示本发明的一些实施方式中的半导体装置的俯视图。图14是沿着图15的线A-A的横截面视图。半导体装置包含第一晶圆100、第二晶圆200、第一通孔件250与第二通孔件260。第二晶圆200接合至第一晶圆100，且第二晶圆200包含基板202、嵌入于基板202的隔离结构212、在基板202与第一晶圆100之间的晶体管204以及在晶体管204与第一晶圆100之间的互连结构206。第一通孔件250在第二晶圆200的中央区域R1，且接触互连结构206。晶体管204相邻隔离结构212。也就是说，其中一个晶体管204在隔离结构212与另一个晶体管204之间。第一通孔件250在第二晶圆200的中央区域R1，且接触互连结构206。第二通孔件260在第二晶圆200的周边区域R2，且接触互连结构206。隔离结构212部分地围绕第二通孔件260。在图15中，第一通孔件250可排列成数组，且第二通孔件260排列在数组的周边区域。

第一通孔件250为用于传输信号的信号通孔件，且在晶体管204之间，但与隔离结构212分隔。第二通孔件260为用于传输电力的电源通孔件(例如VDD与VSS)，且贯穿基板202与隔离结构212至互连结构206。第二通孔件260比第一通孔件250还宽，且第一通孔件250包含第一部分252与在第一部分252之下的第二部分254。换句话说，第二部分254在第一部分252与互连结构206之间，且第一部分252比第二部分254还宽。第二部分254比第一部分252还窄。第一通孔件250的窄的第二部分254与相邻的晶体管204通过排除区域(keep-outzone)分隔开。若第一通孔件250与晶体管204间的距离小于排除区域，第一通孔件250可能会对第一通孔件250造成负面影响。因为第一通孔件250的第二部分254形成的更窄，因此本发明的一些实施方式的晶体管204可排列的更紧密。此外，第一通孔件250的第二部分254的高度比晶体管204的源极/漏极区域205的高度还高。因此，第一通孔件250的宽的第一部分252不会对晶体管204造成负面影响。第二部分254的顶部比隔离结构212的顶部还高。

半导体装置还包含衬垫层230与介电层220。衬垫层230包覆第一通孔件250与第二通孔件260，且衬垫层230接触基板202与隔离结构212两者。介电层220在基板202上且围绕第一通孔件250与第二通孔件260。

本发明的一些实施方式的形成半导体装置的方式可控制不同宽度的通孔开口的蚀刻速率差异。举例而言，隔离结构可用作具有较大宽度的通孔开口的蚀刻停止层。因此，可减少不同宽度的通孔开口之间的蚀刻时间差异。此外，在一些实施方式中的信号通孔件具有较窄的底部部分。因为有信号通孔件的窄的底部部分存在，晶体管较不容易被信号通孔件影响。晶体管可紧密地排列。因此，可提升单位面积中的晶体管数量。

虽然本发明已以实施方式说明如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

【符号说明】

100：第一晶圆

102：基板

104：晶体管

105：源极/漏极区域

106：互连结构

108：介电层

110：接合垫

200：第二晶圆

202：基板

204：晶体管

205：源极/漏极区域

206：互连结构

208：介电层

210：接合垫

212：隔离结构

220：介电层

230：衬垫层

240：导电材料

250：第一通孔件

252：第一部分

254：第二部分

260：第二通孔件

A-A：线

O1：第一开口

O2：第二开口

M：区域

N：区域

R1：中央区域

R2：周边区域

PL1：钝化层

PL2：钝化层

PR：光阻层

V1：第一通孔开口

V11：第一部分

V12：第二部分

V2：第二通孔开口。