一种用于片上时钟产生电路的电荷泵电路

技术领域

本发明属于集成电路技术领域，具体涉及一种用于片上时钟产生电路的电荷泵电路。

背景技术

高速模拟数字转换器(ADC)、高速串行链路收发器、时钟和数据恢复(CDR)电路等需要精确的时钟。锁相环因其具有稳定性高、无抖动累积和相位噪声低等特点，广泛用于系统时钟信号产生电路。电荷泵电路作为锁相环中一个重要的组成部分，其性能直接影响整个锁相环系统的性能，进而影响系统的性能特性。

图1为一种传统的电荷泵电路，其中MOS管M1和MOS管M4分别为充电电流源与放电电流源，MOS管M2和MOS管M3分别作为充电开关与放电开关，当MOS开关管M2闭合，MOS开关管M3断开时，作充电电流源的MOS管M1工作，电荷泵的充电电流注入到负载电容CL上，输出端Vctrl的电压上升；当MOS开关管M2断开，MOS开关管M3闭合时，作放电电流源的MOS管M4工作，电荷泵从电容上抽取放电电流，输出端Vctrl的电压下降；当MOS开关管M2和MOS开关管M3均断开时，两个电流源均不工作，电流源支路流出的净电流为零，输出端Vctrl的电压保持不变。传统电荷泵具有匹配范围、电流失配等问题，从而制约了电荷泵在高性能系统中的应用。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种用于片上时钟产生电路的电荷泵电路。本发明的技术方案如下：

一种用于片上时钟产生电路的电荷泵电路，其包括：偏置电路(1)、补偿电路(2)及电荷泵核心电路(3)，其中，所述偏置电路(1)的信号输出端连接所述补偿电路(2)及所述电荷泵核心电路(3)的信号输入端，所述补偿电路(2)的信号输出端连接所述电荷泵核心电路(3)的信号输入端；所述偏置电路(1)为所述补偿电路(2)及所述电荷泵核心电路(3)提供偏置信号，所述补偿电路(2)通过PMOS管M12、PMOS管M18、NMOS管M28、NMOS管M30为所述电荷泵核心电路(3)提供动态补偿电流，所述电荷泵核心电路(3)通过电荷泵电路的输出端Vctrl为后级电路的滤波电容提供充/放电电流。

进一步的，所述偏置电路(1)包括：电流源Iref、PMOS管M1、PMOS管M6、NMOS管M37、NMOS管M38、NMOS管M43、NMOS管M44、电阻R1以及电阻R2，其中电流源Iref的一端分别与PMOS管M1的源极以及外部电源VDD相连，电流源Iref的另一端分别与电阻R1的一端、NMOS管M37的栅极、NMOS管M38的栅极、NMOS管M39的栅极、NMOS管M40的栅极、NMOS管M41的栅极以及NMOS管M42的栅极相连，电阻R1的另一端分别与NMOS管M37的漏极、NMOS管M43的栅极、NMOS管M44的栅极、NMOS管M45的栅极、NMOS管M46的栅极、NMOS管M47的栅极以及NMOS管M48的栅极相连，NMOS管M37的源极与NMOS管M43的漏极相连，NMOS管M43的源极分别与NMOS管M44的源极以及外部地GND相连，PMOS管M1的漏极与PMOS管M6的源极相连，PMOS管M1的栅极分别与PMOS管M6的漏极、电阻R2的一端、PMOS管M2的栅极、PMOS管M3的栅极、PMOS管M4的栅极以及PMOS管M5的栅极相连，电阻R2的另一端分别与NMOS管M38的漏极、PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M8的栅极、PMOS管M9的栅极以及PMOS管M10的栅极相连，NMOS管M38的源极与NMOS管M44的漏极相连。

进一步的，所述偏置电路(1)中，NMOS管M37与NMOS管M38具有相同的沟道宽长比，NMOS管M44与NMOS管M43具有相同的沟道宽长比，使得PMOS管M1、PMOS管M6、NMOS管M37、NMOS管M38、NMOS管M43、NMOS管M44及电流源Iref具有相同的电流。

进一步的，所述补偿电路(2)包括：PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、NMOS管M23、PMOS管M24、NMOS管M25、NMOS管M26、NMOS管M27、NMOS管M28、NMOS管M29、NMOS管M30、NMOS管M31、NMOS管M32、NMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M39、NMOS管M40、NMOS管M41、NMOS管M45、NMOS管M46、NMOS管M47、电阻R3以及电阻R4，其中PMOS管M13的源极分别与PMOS管M2的源极、PMOS管M3的源极、PMOS管M11的源极、PMOS管M12的源极、PMOS管M16的源极、PMOS管M19的源极、PMOS管M17的源极、PMOS管M20的源极、PMOS管M21的源极、PMOS管M4的源极以及外部电源VDD相连，PMOS管M13的栅极分别与PMOS管M13的漏极、PMOS管M14的源极以及偏置端Vcmn2相连，PMOS管M14的栅极与偏置端DN相连，PMOS管M14的漏极与PMOS管M15的源极相连，PMOS管M15的栅极分别与NMOS管M25的栅极、NMOS管M23的源极、PMOS管M24的源极、放大器OP2的输出端以及放大器OP2的反相输入端相连，PMOS管M15的漏极分别与NMOS管M29的漏极、NMOS管M29的栅极以及NMOS管M28的栅极相连，NMOS管M29的源极分别与NMOS管M28的源极、NMOS管M32的源极、NMOS管M31的源极、NMOS管M33的源极、NMOS管M35的源极、NMOS管M27的源极、NMOS管M36的源极、NMOS管M45的源极、NMOS管M46的源极、NMOS管M47的源极以及外部地GND相连，PMOS管M2的漏极与PMOS管M7的源极相连，PMOS管M7的漏极与电阻R3的一端相连，电阻R3的另一端分别与NMOS管M30的栅极、NMOS管M31的漏极以及NMOS管M31的栅极相连，NMOS管M30的源极与NMOS管M32的漏极相连，PMOS管M3的漏极与PMOS管M8的源极相连，PMOS管M8的漏极分别与NMOS管M32的栅极、NMOS管M33的栅极、NMOS管M33的漏极以及NMOS管M34的漏极相连，NMOS管M34的栅极与偏置端DN相连，NMOS管M34的源极与NMOS管M35的漏极相连，NMOS管M35的栅极分别与NMOS管M36的栅极、NMOS管M36的漏极、PMOS管M9的漏极以及NMOS管M23的漏极相连，PMOS管M11的栅极分别与PMOS管M12的栅极、PMOS管M11的漏极以及NMOS管M25的漏极相连，NMOS管M25的源极与NMOS管M26的漏极相连，NMOS管M26的栅极与偏置端UP相连，NMOS管M26的源极分别与NMOS管M27的漏极、NMOS管M27的栅极以及偏置端Vcmp2相连，PMOS管M16的漏极与PMOS管M18的源极相连，PMOS管M18的栅极分别与PMOS管M19的栅极、PMOS管M19的漏极以及电阻R4的一端相连，电阻R4的另一端与NMOS管M39的漏极相连，NMOS管M39的源极与NMOS管M45的漏极相连，PMOS管M20的漏极与PMOS管M22的源极相连，PMOS管M22的栅极与偏置端UP相连，PMOS管M22的漏极分别与PMOS管M16的栅极、PMOS管M17的栅极、PMOS管M17的漏极及NMOS管M40的漏极相连，NMOS管M40的源极与NMOS管M46的漏极相连，PMOS管M21的漏极分别与PMOS管M21的栅极、PMOS管M20的栅极、PMOS管M24的漏极以及NMOS管M41的漏极相连，PMOS管M4的漏极与PMOS管M9的源极相连，NMOS管M41的源极与NMOS管M47的漏极相连。

进一步的，所述补偿电路(2)中，PMOS管M2与PMOS管M1具有相同的沟道宽长比，PMOS管M7与PMOS管M6具有相同的沟道宽长比，PMOS管M3与PMOS管M4具有相同的沟道宽长比且是PMOS管M1的α倍，PMOS管M8与PMOS管M9具有相同的沟道宽长比且是PMOS管M6的α倍，NMOS管M45与NMOS管M43具有相同的沟道宽长比，NMOS管M39与NMOS管M37具有相同的沟道宽长比，NMOS管M46与NMOS管M47具有相同的沟道宽长比且是NMOS管M43的α倍，NMOS管M40与NMOS管M41具有相同的沟道宽长比且是NMOS管M37的α倍，偏置端UP与偏置端UP具有相反信号，偏置端DN与偏置端DN具有相反信号，放大器OP2强制PMOS管M24的源极电压V

进一步的，所述补偿电路(2)中，当偏置端UP为低电平及偏置端DN为高电平时，NMOS管M34与PMOS管M14同时开启，NMOS管M26与PMOS管M22开始关闭，电荷泵电路放电，当电荷泵电路输出端Vctrl的电压V

进一步的，所述补偿电路(2)中，当偏置端UP为高电平及偏置端DN为低电平时，NMOS管M34与PMOS管M14同时关闭，NMOS管M26与PMOS管M22开始开启，电荷泵电路充电，当电荷泵电路输出端Vctrl的电压V

进一步的，所述电荷泵核心电路(3)包括：PMOS管M5、PMOS管M10、NMOS管M42、NMOS管M48、PMOS管M49、PMOS管M50、PMOS管M51、PMOS管M52、PMOS管M53、NMOS管M54、NMOS管M55、NMOS管M56、NMOS管M57、NMOS管M58、放大器OP1、放大器OP2、电阻R5以及电阻R6，其中PMOS管M5的源极分别与PMOS管M49的源极、PMOS管M50的源极、PMOS管M51的源极以及外部电源VDD相连，PMOS管M5的漏极与PMOS管M10的源极相连，PMOS管M10的漏极与电阻R5的一端相连，电阻R5的另一端分别与NMOS管M56的漏极、NMOS管M56的栅极、NMOS管M57的漏极以及NMOS管M58的栅极相连，NMOS管M56的源极分别与NMOS管M48的源极、NMOS管M57的源极、NMOS管M58的源极以及外部地GND相连，PMOS管M49的栅极分别与PMOS管M50的漏极、PMOS管M51的栅极、PMOS管M49的漏极以及电阻R6的一端相连，电阻R6的另一端与NMOS管M42的漏极相连，NMOS管M42的源极与NMOS管M48的漏极相连，PMOS管M51的漏极分别与PMOS管M12的漏极、PMOS管M18的漏极、PMOS管M52的源极以及PMOS管M53的源极相连，PMOS管M52的栅极与偏置端UP相连，PMOS管M52的漏极分别与放大器OP1的输出端、放大器OP1的反相输入端以及NMOS管M54的漏极相连，NMOS管M54的栅极与偏置端DN相连，PMOS管M53的栅极与偏置端UP相连，PMOS管M53的漏极与放大器OP1的同相输入端、放大器OP2的同相输入端、NMOS管M55的漏极、PMOS管M50的栅极、NMOS管M57的栅极以及电路输出端Vctrl相连，NMOS管M55的栅极与偏置端DN相连，NMOS管M55的源极分别与NMOS管M54的源极、NMOS管M28的漏极、NMOS管M30的漏极以及NMOS管M58的漏极相连。

进一步的，所述电荷泵核心电路(3)中，PMOS管M5与PMOS管M11具有相同的沟道宽长比，PMOS管M10与PMOS管M6具有相同的沟道宽长比，NMOS管M42与NMOS管M37具有相同的沟道宽长比，NMOS管M48与NMOS管M43具有相同的沟道宽长比，PMOS管M51的沟道宽长比是PMOS管M49的α倍，NMOS管M58的沟道宽长比是NMOS管M56的α倍，当偏置端UP为低电平，偏置端DN为高电平，电荷泵电路放电，电路输出端Vctrl的电压V

本发明的优点及有益效果如下：

本发明通过提供一种用于片上时钟产生电路的电荷泵电路，采用MOS管M11～M36以及运算放大器OP2组成动态补偿电流结构，动态采用电荷泵输出端Vctrl的电压且动态调整电荷泵充/放电流的补偿电流，并通过NMOS管M30的电流I

附图说明

图1是本发明提供优选实施例传统的电荷泵电路原理图；

图2为本发明提供优选实施例的一种用于片上时钟产生电路的电荷泵电路原理图；

图3为本发明提供优选实施例的一种用于片上时钟产生电路的电荷泵电路的充放电电流匹配仿真图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是：

本申请实施例中采用MOS管M11～M36以及运算放大器OP2组成动态补偿电流结构，并通过PMOS管M12、PMOS管M18、NMOS管M28、NMOS管M30等MOS管的电流对电荷泵充/放电流进行动态补偿，增大电荷泵的充/放电电流的匹配范围，采用PMOS管M50抑制沟道调制效应影响PMOS管M51电流以及NMOS管M57抑制沟道调制效应影响NMOS管M58电流的技术，提高电荷泵充放电电流的匹配性，从而实现一种用于片上时钟产生电路的高性能电荷泵电路。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。

实施例

一种用于片上时钟产生电路的电荷泵电路，如图2所示，包括偏置电路1、补偿电路2及电荷泵核心电路3；

其中，所述偏置电路1的信号输出端接所述补偿电路2及所述电荷泵核心电路3的信号输入端，所述补偿电路2的信号输出端接所述电荷泵核心电路3的信号输入端；所述偏置电路1为所述补偿电路2及所述电荷泵核心电路3提供偏置信号，所述补偿电路2通过PMOS管M12、PMOS管M18、NMOS管M28、NMOS管M30为所述电荷泵核心电路3提供动态补偿电流，所述电荷泵核心电路3通过电路输出端Vctrl为后级电路的滤波电容提供充/放电电流。

作为一种优选的技术方案，如图2所示，所述偏置电路1包括：电流源Iref、PMOS管M1、PMOS管M6、NMOS管M37、NMOS管M38、NMOS管M43、NMOS管M44、电阻R1以及电阻R2，其中电流源Iref的一端分别与PMOS管M1的源极以及外部电源VDD相连，电流源Iref的另一端分别与电阻R1的一端、NMOS管M37的栅极、NMOS管M38的栅极、NMOS管M39的栅极、NMOS管M40的栅极、NMOS管M41的栅极以及NMOS管M42的栅极相连，电阻R1的另一端分别与NMOS管M37的漏极、NMOS管M43的栅极、NMOS管M44的栅极、NMOS管M45的栅极、NMOS管M46的栅极、NMOS管M47的栅极以及NMOS管M48的栅极相连，NMOS管M37的源极与NMOS管M43的漏极相连，NMOS管M43的源极分别与NMOS管M44的源极以及外部地GND相连，PMOS管M1的漏极与PMOS管M6的源极相连，PMOS管M1的栅极分别与PMOS管M6的漏极、电阻R2的一端、PMOS管M2的栅极、PMOS管M3的栅极、PMOS管M4的栅极以及PMOS管M5的栅极相连，电阻R2的另一端分别与NMOS管M38的漏极、PMOS管M6的栅极、PMOS管M7的栅极、PMOS管M8的栅极、PMOS管M9的栅极以及PMOS管M10的栅极相连，NMOS管M38的源极与NMOS管M44的漏极相连。

所述补偿电路2包括：PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15、PMOS管M16、PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、NMOS管M23、PMOS管M24、NMOS管M25、NMOS管M26、NMOS管M27、NMOS管M28、NMOS管M29、NMOS管M30、NMOS管M31、NMOS管M32、NMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M39、NMOS管M40、NMOS管M41、NMOS管M45、NMOS管M46、NMOS管M47、电阻R3以及电阻R4，其中PMOS管M13的源极分别与PMOS管M2的源极、PMOS管M3的源极、PMOS管M11的源极、PMOS管M12的源极、PMOS管M16的源极、PMOS管M19的源极、PMOS管M17的源极、PMOS管M20的源极、PMOS管M21的源极、PMOS管M4的源极以及外部电源VDD相连，PMOS管M13的栅极分别与PMOS管M13的漏极、PMOS管M14的源极以及偏置端Vcmn2相连，PMOS管M14的栅极与偏置端DN相连，PMOS管M14的漏极与PMOS管M15的源极相连，PMOS管M15的栅极分别与NMOS管M25的栅极、NMOS管M23的源极、PMOS管M24的源极、放大器OP2的输出端以及放大器OP2的反相输入端相连，PMOS管M15的漏极分别与NMOS管M29的漏极、NMOS管M29的栅极以及NMOS管M28的栅极相连，NMOS管M29的源极分别与NMOS管M28的源极、NMOS管M32的源极、NMOS管M31的源极、NMOS管M33的源极、NMOS管M35的源极、NMOS管M27的源极、NMOS管M36的源极、NMOS管M45的源极、NMOS管M46的源极、NMOS管M47的源极以及外部地GND相连，PMOS管M2的漏极与PMOS管M7的源极相连，PMOS管M7的漏极与电阻R3的一端相连，电阻R3的另一端分别与NMOS管M30的栅极、NMOS管M31的漏极以及NMOS管M31的栅极相连，NMOS管M30的源极与NMOS管M32的漏极相连，PMOS管M3的漏极与PMOS管M8的源极相连，PMOS管M8的漏极分别与NMOS管M32的栅极、NMOS管M33的栅极、NMOS管M33的漏极以及NMOS管M34的漏极相连，NMOS管M34的栅极与偏置端DN相连，NMOS管M34的源极与NMOS管M35的漏极相连，NMOS管M35的栅极分别与NMOS管M36的栅极、NMOS管M36的漏极、PMOS管M9的漏极以及NMOS管M23的漏极相连，PMOS管M11的栅极分别与PMOS管M12的栅极、PMOS管M11的漏极以及NMOS管M25的漏极相连，NMOS管M25的源极与NMOS管M26的漏极相连，NMOS管M26的栅极与偏置端UP相连，NMOS管M26的源极分别与NMOS管M27的漏极、NMOS管M27的栅极以及偏置端Vcmp2相连，PMOS管M16的漏极与PMOS管M18的源极相连，PMOS管M18的栅极分别与PMOS管M19的栅极、PMOS管M19的漏极以及电阻R4的一端相连，电阻R4的另一端与NMOS管M39的漏极相连，NMOS管M39的源极与NMOS管M45的漏极相连，PMOS管M20的漏极与PMOS管M22的源极相连，PMOS管M22的栅极与偏置端UP相连，PMOS管M22的漏极分别与PMOS管M16的栅极、PMOS管M17的栅极、PMOS管M17的漏极及NMOS管M40的漏极相连，NMOS管M40的源极与NMOS管M46的漏极相连，PMOS管M21的漏极分别与PMOS管M21的栅极、PMOS管M20的栅极、PMOS管M24的漏极以及NMOS管M41的漏极相连，PMOS管M4的漏极与PMOS管M9的源极相连，NMOS管M41的源极与NMOS管M47的漏极相连。

所述电荷泵核心电路3包括：PMOS管M5、PMOS管M10、NMOS管M42、NMOS管M48、PMOS管M49、PMOS管M50、PMOS管M51、PMOS管M52、PMOS管M53、NMOS管M54、NMOS管M55、NMOS管M56、NMOS管M57、NMOS管M58、放大器OP1、放大器OP2、电阻R5以及电阻R6，其中PMOS管M5的源极分别与PMOS管M49的源极、PMOS管M50的源极、PMOS管M51的源极以及外部电源VDD相连，PMOS管M5的漏极与PMOS管M10的源极相连，PMOS管M10的漏极与电阻R5的一端相连，电阻R5的另一端分别与NMOS管M56的漏极、NMOS管M56的栅极、NMOS管M57的漏极以及NMOS管M58的栅极相连，NMOS管M56的源极分别与NMOS管M48的源极、NMOS管M57的源极、NMOS管M58的源极以及外部地GND相连，PMOS管M49的栅极分别与PMOS管M50的漏极、PMOS管M51的栅极、PMOS管M49的漏极以及电阻R6的一端相连，电阻R6的另一端与NMOS管M42的漏极相连，NMOS管M42的源极与NMOS管M48的漏极相连，PMOS管M51的漏极分别与PMOS管M12的漏极、PMOS管M18的漏极、PMOS管M52的源极以及PMOS管M53的源极相连，PMOS管M52的栅极与偏置端UP相连，PMOS管M52的漏极分别与放大器OP1的输出端、放大器OP1的反相输入端以及NMOS管M54的漏极相连，NMOS管M54的栅极与偏置端DN相连，PMOS管M53的栅极与偏置端UP相连，PMOS管M53的漏极与放大器OP1的同相输入端、放大器OP2的同相输入端、NMOS管M55的漏极、PMOS管M50的栅极、NMOS管M57的栅极以及电路输出端Vctrl相连，NMOS管M55的栅极与偏置端DN相连，NMOS管M55的源极分别与NMOS管M54的源极、NMOS管M28的漏极、NMOS管M30的漏极以及NMOS管M58的漏极相连。

所述偏置电路1中，NMOS管M37与NMOS管M38具有相同的沟道宽长比，NMOS管M44与NMOS管M43具有相同的沟道宽长比，使得PMOS管M1的漏极电流I

所述补偿电路2中，PMOS管M2与PMOS管M1具有相同的沟道宽长比，PMOS管M7与PMOS管M6具有相同的沟道宽长比，PMOS管M3与PMOS管M4具有相同的沟道宽长比且是PMOS管M1的α倍，PMOS管M8与PMOS管M9具有相同的沟道宽长比且是PMOS管M6的α倍，NMOS管M45与NMOS管M43具有相同的沟道宽长比，NMOS管M39与NMOS管M37具有相同的沟道宽长比，NMOS管M46与NMOS管M47具有相同的沟道宽长比且是NMOS管M43的α倍，NMOS管M40与NMOS管M41具有相同的沟道宽长比且是NMOS管M37的α倍，偏置端UP与偏置端UP具有相反信号，偏置端DN与偏置端DN具有相反信号。当偏置端UP为低电平及偏置端DN为高电平时，NMOS管M34与PMOS管M14同时开启，NMOS管M26与PMOS管M22开始关闭，电荷泵电路放电，电路输出端Vctrl的电压V

式中，μ

式中，μ

当偏置端UP为高电平及偏置端DN为低电平时，NMOS管M34与PMOS管M14同时关闭，NMOS管M26与PMOS管M22开始开启，电荷泵电路充电，电路输出端Vctrl的电压V

式中，(W/L)

式中，(W/L)

所述电荷泵核心电路3中，PMOS管M5与PMOS管M11具有相同的沟道宽长比，PMOS管M10与PMOS管M6具有相同的沟道宽长比，NMOS管M42与NMOS管M37具有相同的沟道宽长比，NMOS管M48与NMOS管M43具有相同的沟道宽长比，PMOS管M51的沟道宽长比是PMOS管M49的α倍，NMOS管M58的沟道宽长比是NMOS管M56的α倍，当偏置端UP为低电平，偏置端DN为高电平，电荷泵电路放电，电路输出端Vctrl的电压V

式中，ΔI

式中，(W/L)

当偏置端UP为高电平，偏置端DN为低电平，电荷泵电路充电，电路输出端Vctrl的电压V

I

式中，ΔI

式中，(W/L)

图3为本发明的一种用于片上时钟产生电路的电荷泵电路的充放电电流匹配仿真曲线，其中横坐标为电压，纵坐标为充放电流。仿真结果显示，输出电压范围为0.21V到0.94V时，电流的失配为2％。

本申请的上述实施例中，一种用于片上时钟产生电路的电荷泵电路，包括偏置电路、补偿电路及电荷泵核心电路。本申请实施例采用MOS管M11～M36以及运算放大器OP2组成动态补偿电流结构，并通过PMOS管M12、PMOS管M18、NMOS管M28、NMOS管M30等MOS管的电流对电荷泵充/放电流进行动态补偿，增大电荷泵的充/放电电流的匹配范围，采用PMOS管M50抑制沟道调制效应影响PMOS管M51电流以及NMOS管M57抑制沟道调制效应影响NMOS管M58电流的技术，提高电荷泵充放电电流的匹配性，从而实现一种用于片上时钟产生电路的高性能电荷泵电路。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。