一种对电源电压不敏感的真随机数发生电路

技术领域

本发明属于硬件安全集成电路设计技术领域，具体涉及一种对电源电压不敏感的真随机数发生电路。

背景技术

随着集成电路、互联网以及物联网产业的发展，硬件安全、信息安全的问题逐渐受到重视。随机数是信息加密的不可或缺的部分，在密钥生成、身份认证时，需要产生不可预测、不确定的随机数。随机数在密码学中已经被广泛运用，如作为伪随机数发生器的种子产生伪随机序列、在加密算法中用于生成密钥。随机数的随机性关系到信息的安全性。

真随机数发生器从物理学角度的随机过程、随机噪声和微观波动中提取出随机数，本质上比伪随机数发生器更加安全。电源注入攻击是对基于环形振荡器的真随机数发生器的常见攻击手段，该攻击方法通过在电源上加入数倍于环形振荡器频率的噪声信号锁住环形振荡器的振荡频率，减小环形振荡器中的时钟抖动，进而减少真随机数发生器所获得的熵。

发明内容

为了解决相关技术中存在的上述问题，本发明提供了一种对电源电压不敏感的真随机数发生电路。本发明要解决的技术问题通过以下技术方案实现：

本发明提供一种对电源电压不敏感的真随机数发生电路，包括：

基准电流源，用于输出与电源电压无关的偏置电流；

环形振荡器，与所述基准电流源和控制信号CLKB的输出端电连接，用于根据所述偏置电流和所述控制信号CLKB，输出可自动停止、具有随机周期数且对电源电压不敏感的振荡电压信号；所述控制信号CLKB为所述环形振荡器的复位端的驱动信号；

时钟整形电路，与所述环形振荡器电连接，用于对所述振荡电压信号进行整形，输出满摆幅的振荡电压信号；

随机数采集电路，与所述时钟整形电路的输出端和控制信号CLK的输出端电连接，用于根据所述控制信号CLK对所述满摆幅的振荡电压信号的周期数进行量化，产生随机数；所述控制信号CLKB和所述控制信号CLK的相位相反；

所述电源电压，与所述基准电流源、所述环形振荡器、所述时钟整形电路和所述随机数采集电路电连接，用于供电。

本发明具有如下有益技术效果：

本发明提出的对电源电压不敏感的真随机数发生电路对电源电压不敏感，使用了对电源电压不敏感的环形振荡器，使得电源电压不影响环形振荡器中随机熵，确保了真随机数发生器能从环形振荡器中提取熵，从而抵抗了对于真随机数发生器的电源注入攻击，进而提高了硬件安全系统的性能。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1为本发明实施例提供的对电源电压不敏感的真随机数发生电路的原理图；

图2为本发明实施例提供的随机数采集电路的原理图；

图3为本发明实施例提供的示例性的真随机数发生电路中提取随机数的工作波形示意图；

图4为本发明实施例提供的环形振荡器的原理图；

图5为本发明实施例提供的一个普通差分延迟单元的原理图；

图6为本发明实施例提供的一个可复位的差分延迟单元的原理图；

图7为本发明实施例提供的不同电源电压下普通环形振荡器生成的振荡电压信号的波形图；

图8为本发明实施例提供的不同电源电压下本申请的环形振荡器生成的振荡电压信号的波形图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

图1是本发明实施例提供的对电源电压不敏感的真随机数发生电路的一个原理图，该电路包括：基准电流源、环形振荡器、时钟整形电路、随机数采集电路和电源电压VDD(图1中未显示)。基准电流源用于输出与电源电压无关的偏置电流，如图1中的I

在一些实施例中，如图2所示，随机数采集电路包括：计数器和D触发器。计数器的输入端与时钟整形电路的输出端电连接，复位端与控制信号CLKB的输出端电连接，输出端与D触发器的输入端电连接，用于对满摆幅的振荡电压信号的随机周期数进行计数。D触发器的数据输入端连接计数器的输出端，时钟输入端连接控制信号CLK的输出端，D触发器的输出端用于输出随机数。

请参见图3，本发明实例中的真随机数发生电路的工作方式为：当控制信号CLKB为低电平时，环形振荡器的START端为低电平，可复位的延迟单元DLYB内的复位晶体管将DLYB的正相输出端置为高电平、反向输出端置为低电平，计数器的复位输出端的计数值COUNTER为0；当控制信号CLKB从低电平变为高电平时，从DLY1和DLY4同时注入的驱动信号导致环形振荡器进入亚稳态的振荡状态；当控制信号CLKB为高电平时，环形振荡器由于噪声的影响自动停止，计数器对振荡的随机周期数进行计数，示例性地假设计数值COUNTER为4；当控制信号CLKB从高电平变为低电平时，D触发器对计数器的输出端进行采样，输出随机数RANDOM。

在一些实施例中，环形振荡器包括：差分延迟单元DLYA，以及带有复位端的可复位的差分延迟单元DLYB；复位端接控制信号CLKB的输出端；可复位的延迟单元DLYB复位时将正相输出端置为高电平、反相输出端置为低电平。可复位的差分延迟单元DLYB的第一反相输出端与差分延迟单元DLYA的第一正相输入端连接，可复位的差分延迟单元DLYB的第一正相输出端与差分延迟单元DLYA的第一反相输入端连接；可复位的差分延迟单元DLYB的第一正相输入端与差分延迟单元DLYA的第一反相输出端连接，可复位的差分延迟单元DLYB的第一反相输入端与差分延迟单元DLYA的第一正相输出端连接。可复位的差分延迟单元DLYB的第二反相输出端与差分延迟单元DLYA的第二正相输入端连接，可复位的差分延迟单元DLYB的第二正相输出端与差分延迟单元DLYA的第二反相输入端连接；可复位的差分延迟单元DLYB的第二正相输入端与差分延迟单元DLYA的第二反相输出端连接，可复位的差分延迟单元DLYB的第二反相输入端与差分延迟单元DLYA的第二正相输出端连接。

具体的，可复位的差分延迟单元DLYB包括：带有复位端的第一差分延迟单元DLY1和带有复位端的第四差分延迟单元DLY4；差分延迟单元DLYA包括：第二差分延迟单元DLY2、第三差分延迟单元DLY3、第五差分延迟单元DLY5和第六差分延迟单元DLY6。第二差分延迟单元DLY2、第三差分延迟单元DLY3、第五差分延迟单元DLY5和第六差分延迟单元DLY6均为普通的差分延迟单元。当第一差分延迟单元DLY1和第四差分延迟单元DLY4复位时，第一差分延迟单元DLY1和第四差分延迟单元DLY4的正相输出端为高电平，第一差分延迟单元DLY1和第四差分延迟单元DLY4的反相输出端为低电平。

如图4所示，第一差分延迟单元DLY1的正相输入端与第六差分延迟单元DLY6的反相输出端V

具体而言，本发明实例中的环形振荡器采用六级差分延迟单元结构，每级提供60°的相位偏移。可复位的延迟单元DLYB用于锁定环振的初始状态，当控制信号CLKB为低电平时，可复位的延迟单元DLYB将可复位的延迟单元DLYB的正向输出端锁定为高电平；当控制信号CLKB从低电平变成高电平时，可复位的延迟单元DLYB和普通延迟单元DLYA共同构成偶数级环形振荡器，环形振荡器进入亚稳态，控制信号CLKB从第一延迟单元DLY1和第四延迟单元DLY4的正相、反向输出端同时传入环形振荡器，构成亚稳态振荡现象；当控制信号CLKB为高电平时，由于环形振荡器中噪声的存在，从第一延迟单元DLY1和第四延迟单元DLY4传入的驱动信号延迟不同，随着时间的推移，振荡信号的占空比逐渐趋向于100％或0，振荡现象消失，环形振荡器进入稳定状态。环形振荡器中噪声的随机性导致亚稳态振荡现象维持的时间是随机的，进一步导致环形振荡器进入亚稳态振荡现象的周期数是随机的。环形振荡器振荡频率越高，脱离亚稳态振荡现象所需的时间越短，最终输出端随机数的吞吐量越大；环形振荡器维持亚稳态振荡现象的周期数越大，工艺偏差带来的影响越小，随机性越强。

在一些实施例中，第二差分延迟单元DLY2、第三差分延迟单元DLY3、第五差分延迟单元DLY5和第六差分延迟单元DLY6中任意一个差分延迟单元，包括：正相输入端V

具体的，第一输入对管包括：晶体管M

示例性的，晶体管M

具体的，晶体管M

在一些实施例中，第一差分延迟单元DLY1或第四差分延迟单元DLY4，包括：正相输入端V

具体的，第二输入对管包括：晶体管M

示例性的，晶体管M

具体的，晶体管M

本发明实施例的真随机数发生电路对电源电压VDD不敏感的原因的具体分析如下：

真随机数发生电路对于电源电压VDD的敏感度主要来源于环形振荡器的振荡频率对于VDD的敏感度，本发明实例中环形振荡器的延迟单元的PMOS输入对管工作在线性区、亚阈值区或者截止区，环形振荡器的振荡摆幅由PMOS输入对管工作在线性区时漏源极的压降V

其中，μ为载流子迁移率，C

漏源电压V

由公式(2)可以看出，当

环形振荡器的频率主要与级数与延迟单元的延迟有关，当环形振荡器的级数确定时，环形振荡器的频率f

公式(3)中延迟单元的上升时间t

以下通过仿真图对环形振荡器对电源电压不敏感的原理进行解释。如7所示，在电源压变化时，普通环形振荡器的摆幅随电源电压的升高而升高，进而导致振荡电压信号的频率随电源电压的升高而增大；如图8所示，电源电压变换时，对电源电压不敏感的环形振荡器的输出摆幅基本不变，使得振荡电压信号的频率也对电源电压不敏感。

综上所述，本发明实施例提出的对电源电压不敏感的真随机数发生电路对电源电压不敏感，抵抗了对于真随机数发生器的电源注入攻击，进而提高了硬件安全系统的性能。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。