一种S型反相器链电荷共享测试结构

技术领域

本发明涉及共享测试结构领域，具体而言，涉及一种S型反相器链电荷共享测试结构。

背景技术

PMOS电荷共享的分离测量的S型反相器链电荷共享测试结构。在重离子试验中，电子器件面临着许多挑战，如电荷共享、单粒子效应等。为了解决这些问题，需要一种有效的测试结构。S型反相器链(SLIC)测试结构是一种被广泛使用的测试结构，但是现有的SLIC测试结构不能够分离测量轰击NMOS和轰击PMOS的电荷共享效应，这限制了其在重离子试验中的应用；

因此我们对此做出改进，提出一种S型反相器链电荷共享测试结构；本发明提供的S型反相器链电荷共享测试结构能够分离测量轰击NMOS和轰击PMOS的电荷共享效应，在重离子试验中具有较高的应用价值。同时，该测试结构具有较高的测量精度和稳定性，可靠性较高。

发明内容

本发明的目的在于：针对目前存在的背景技术提出的问题。为了实现上述发明目的，本发明提供了以下技术方案：一种S型反相器链电荷共享测试结构，包括电路的版图测试结构，所述电路的版图结构用于轰击NMOS和轰击PMOS电荷共享的分离测量，所述电路的版图测试结构由16个200级SLIC组成，分为4个相同的组，每个组包含4个200级SLIC，每个反相器链的布局结构与电路结构相似，且相邻的反相器或晶体管在逻辑或原理图中是相邻的，所述电路的版图测试结构包括四个片上集捕获电路，每个集捕获电路独立工作，具有120级的自触发触发器(FF)链，测量范围为32ps-1.28ns(80×16ps)，测量分辨率为16ps。

作为本发明优选的技术方案，所述电路的版图测试结构，每个反相器链通过OR4门连接到同一SET捕获电路，进行电路的布线，将各个组件之间的连线完成，以降低PIPB效应的影响。

作为本发明优选的技术方案，所述电路的版图测试结构，连接电路的输入和输出引脚；将每个反相器的输出引脚连接到下一个反相器的输入引脚，直到达到最后一个反相器，将OR4门的四个输入引脚分别连接到最后一个反相器链的四个反相器的输出引脚，连接OR4门的输出引脚到SET捕获电路。

作为本发明优选的技术方案，所述电路的版图测试结构，用于在重离子试验中分离测量轰击NMOS和轰击PMOS的电荷共享效应。

作为本发明优选的技术方案，所述电路的版图测试结构，包括一个NMOS和一个PMOS，并对NMOS和PMOS进行合理布局，连接电路的输入和输出引脚；将输入引脚连接到适当的信号源，将输出引脚连接到测量电路或其他需要进行观测的部分。

作为本发明优选的技术方案，所述电路的版图测试结构，电路的设计规则检查(DRC)和布局规则检查(LVS)，具有较高的测量精度和稳定性，可靠性较高。

作为本发明优选的技术方案，还包括反相器链，所述反相器链是由一系列连接在一起的反相器组成的；每个反相器都是一个基本的逻辑门，它接收一个输入信号，并将其反转输出；当一个反相器的输出被连接到下一个反相器的输入时，将形成一个反馈回路，将信号从一个反相器传递到下一个反相器。

作为本发明优选的技术方案，相邻的所述反相器或晶体管一般被放置在接近的位置，为了最小化电路中的延迟和电路面积；相邻的反相器之间通过金属连线进行连接，信号在它们之间传递。

作为本发明优选的技术方案，输入信号到达第一个反相器时，它将被反转并传递给下一个反相器；每个反相器都将输入信号进行反转并传递给下一个反相器，直到信号到达最后一个反相器；最后一个反相器将反转的信号作为输出信号，并将其传递到连接的电路中。

作为本发明优选的技术方案，所述反相器链实现逻辑功能，并将信号传递给其他部分的电路；在测试结构中，每个组包含4个200级SLIC，每个SLIC都包含一个反相器链。

作为本发明的优选方案，所述反相器链的级数、组数、反相器延时、测量分辨率均可以根据实际电路修改。上述中的具体级数为方便理解的实施案例。

与现有技术相比，本发明的有益效果：在本发明的方案中：本发明的测试结构由16个200级SLIC组成，分为4个相同的组，每个组包含4个200级SLIC。每个反相器链的布局结构与电路结构相似，且相邻的反相器或晶体管在逻辑或原理图中是相邻的。测试结构中包括四个片上集捕获电路，每个集捕获电路独立工作，具有120级的自触发触发器(FF)链，测量范围为32ps-1.28ns(80×16ps)，测量分辨率为16ps。每个反相器链通过或门(OR4)连接到同一SET捕获电路，以降低PIPB效应的影响。

附图说明

图1为本发明提供的电路的版图结构示意图；

图2为本发明提供的反相器或晶体管原理图；

图3为本发明提供的反相器或晶体管逻辑图；

图4为本发明提供的捕获SET的示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。

因此，以下对本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的部分实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围，需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征和技术方案可以相互组合，应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

实施例1：请参阅图1-4，一种S型反相器链电荷共享测试结构，包括电路的版图测试结构，电路的版图结构用于轰击NMOS和轰击PMOS电荷共享的分离测量，电路的版图测试结构由16个200级SLIC组成，分为4个相同的组，每个组包含4个200级SLIC，每个反相器链的布局结构与电路结构相似，且相邻的反相器或晶体管在逻辑或原理图中是相邻的，电路的版图测试结构包括四个片上集捕获电路，每个集捕获电路独立工作，具有120级的自触发触发器(FF)链，测量范围为32ps-1.28ns(80×16ps)，测量分辨率为16ps；电路的版图测试结构，每个反相器链通过OR4门连接到同一SET捕获电路，进行电路的布线，将各个组件之间的连线完成，以降低PIPB效应的影响。

电路的版图测试结构，连接电路的输入和输出引脚；将每个反相器的输出引脚连接到下一个反相器的输入引脚，直到达到最后一个反相器，将OR4门的四个输入引脚分别连接到最后一个反相器链的四个反相器的输出引脚，连接OR4门的输出引脚到SET捕获电路。电路的版图测试结构，用于在重离子试验中分离测量轰击NMOS和轰击PMOS的电荷共享效应。

电路的版图测试结构，包括一个NMOS和一个PMOS，并对NMOS和PMOS进行合理布局，连接电路的输入和输出引脚；将输入引脚连接到适当的信号源，将输出引脚连接到测量电路或其他需要进行观测的部分。电路的版图测试结构，电路的设计规则检查(DRC)和布局规则检查(LVS)，具有较高的测量精度和稳定性，可靠性较高。

反相器链是由一系列连接在一起的反相器组成的；每个反相器都是一个基本的逻辑门，它接收一个输入信号，并将其反转输出；当一个反相器的输出被连接到下一个反相器的输入时，将形成一个反馈回路，将信号从一个反相器传递到下一个反相器。

相邻的反相器或晶体管一般被放置在接近的位置，为了最小化电路中的延迟和电路面积；相邻的反相器之间通过金属连线进行连接，信号在它们之间传递。输入信号到达第一个反相器时，它将被反转并传递给下一个反相器；每个反相器都将输入信号进行反转并传递给下一个反相器，直到信号到达最后一个反相器；最后一个反相器将反转的信号作为输出信号，并将其传递到连接的电路中。

反相器链实现逻辑功能，并将信号传递给其他部分的电路；在测试结构中，每个组包含4个200级SLIC，每个SLIC都包含一个反相器链。

实施例2：一种S型反相器链电荷共享测试结构，本发明的测试结构由16个200级SLIC组成，分为4个相同的组，每个组包含4个200级SLIC。每个反相器链的布局结构与电路结构相似，且相邻的反相器或晶体管在逻辑或原理图中是相邻的。测试结构中包括四个片上集捕获电路，每个集捕获电路独立工作，具有120级的自触发触发器(FF)链，测量范围为32ps-1.28ns(80×16ps)，测量分辨率为16ps。每个反相器链通过或门(OR4)连接到同一SET捕获电路，以降低PIPB效应的影响。

本发明提供的S型反相器链电荷共享测试结构能够分离测量轰击NMOS和轰击PMOS的电荷共享效应，在重离子试验中具有较高的应用价值。同时，该测试结构具有较高的测量精度和稳定性，可靠性较高。

以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但本发明不局限于上述具体实施方式，因此任何对本发明进行修改或等同替换；而一切不脱离发明的精神和范围的技术方案及其改进，其均涵盖在本发明的权利要求范围当中。