阵列基板和显示面板

技术领域

本申请涉及显示技术领域，尤其是涉及一种阵列基板和显示面板。

背景技术

在显示器件中，会将栅极层中的信号线转接到源漏极层的连接线，然后通过源漏极层的连接线连接至驱动芯片，实现显示器件的扫描功能。现有显示器件的制备过程中为了减少掩模版，以降低成本、提高制备效率，会采用像素电极层中的电极将栅极层中的信号线和源漏极层中的连接线桥接，具体的，现有像素电极层中的电极搭接信号线和连接线的方式包括半搭孔方式和双孔连接方式，但半搭孔方式容易出现静电击伤像素电极层中的电极，导致显示器件良率较低的问题，双孔连接方式存在占用空间较大导致显示器件的边框较大的问题。

所以，现有显示器件中通过像素电极层中的电极连接信号线和连接线的方式存在无法兼顾高良率和窄边框的技术问题。

发明内容

本申请实施例提供一种阵列基板和显示面板，用以缓解现有显示器件中通过像素电极层中的电极连接信号线和连接线的方式存在无法兼顾高良率和窄边框的技术问题。

本申请实施例提供一种阵列基板，该阵列基板包括：

衬底；

第一金属层，设置于所述衬底一侧，所述第一金属层包括第一连接线；

栅极绝缘层，设置于所述第一金属层远离所述衬底的一侧，所述栅极绝缘层包括过孔；

第二金属层，设置于所述栅极绝缘层远离所述第一金属层的一侧，所述第二金属层包括第二连接线；

像素电极层，设置于所述第二金属层远离所述栅极绝缘层的一侧，所述像素电极层包括第三连接线；

其中，所述阵列基板还包括垫设结构，所述垫设结构设置于所述第二连接线与所述栅极绝缘层之间，所述垫设结构在靠近所述过孔的一侧超出所述第二连接线设置，所述第三连接线搭接在所述第二连接线以及所述垫设结构超出所述第二连接线的部分上，且所述第三连接线穿过所述过孔连接所述第一连接线，所述垫设结构与所述第二连接线绝缘接触。

在一些实施例中，所述阵列基板还包括有源层，所述有源层设置于所述栅极绝缘层与所述第二金属层之间，所述有源层包括有源图案和所述垫设结构，所述垫设结构与所述有源图案绝缘设置。

在一些实施例中，所述有源图案包括掺杂部和沟道部，所述垫设结构的掺杂离子浓度大于或者等于所述沟道部的掺杂离子浓度。

在一些实施例中，所述掺杂部包括第一掺杂部和第二掺杂部，所述第二掺杂部设置于所述第一掺杂部与所述沟道部之间，所述第二掺杂部的掺杂离子浓度大于所述沟道部的掺杂离子浓度，所述第二掺杂部的掺杂离子浓度小于所述第一掺杂部的掺杂离子浓度，所述垫设结构的掺杂离子浓度等于所述第二掺杂部的掺杂离子浓度、或者所述垫设结构的掺杂离子浓度等于所述沟道部的掺杂离子浓度。

在一些实施例中，所述掺杂部包括多个部分，所述第二金属层还包括源极和漏极，所述源极和所述漏极分别与所述掺杂部的多个部分连接，所述掺杂部与所述沟道部接触，所述垫设结构的掺杂离子浓度等于所述沟道部的掺杂离子浓度。

在一些实施例中，所述阵列基板还包括垫设层和有源层，所述垫设层设置于所述栅极绝缘层与所述第二金属层之间，所述垫设层包括所述垫设结构。

在一些实施例中，所述垫设结构在所述衬底上的投影、与所述过孔在所述衬底上的投影接触。

在一些实施例中，所述垫设结构在靠近所述过孔的一侧的侧面与所述第二连接线靠近所述过孔的一侧的侧面的间距大于或者等于1微米。

在一些实施例中，所述垫设结构的材料包括氧化铟镓锌、氧化锌、氧化锡、氧化铟锌、氧化镓锌、氧化锌锡、氧化铟锡中的一种。

同时，本申请实施例提供一种显示面板，该显示面板包括如上述实施例任一所述的阵列基板。

有益效果：本申请提供一种阵列基板和显示面板；该阵列基板包括衬底、第一金属层、栅极绝缘层、第二金属层和像素电极层，第一金属层设置于衬底一侧，第一金属层包括第一连接线，栅极绝缘层设置于第一金属层远离衬底的一侧，栅极绝缘层包括过孔，第二金属层设置于栅极绝缘层远离第一金属层的一侧，第二金属层包括第二连接线，像素电极层设置于第二金属层远离栅极绝缘层的一侧，像素电极层包括第三连接线，其中，阵列基板还包括垫设结构，垫设结构设置于第二连接线与栅极绝缘层之间，垫设结构在靠近过孔的一侧超出第二连接线设置，第三连接线搭接在第二连接线以及垫设结构超出第二连接线的部分上，且第三连接线穿过过孔连接第一连接线，垫设结构与第二连接线绝缘设置。本申请通过在第二连接线下设置垫设结构，使垫设结构在靠近过孔的一侧超出第二连接线设置，第三连接线通过搭接在第二连接线以及垫设结构超出第二连接线的部分上，且第三连接线穿过过孔连接第一连接线，使得第三连接线可以连接第一连接线和第二连接线，实现第一连接线的转线，且相较于双孔连接方式减小了阵列基板的边框，同时，垫设结构可以增加第一连接线和第二连接线之间的距离，从而可以减小静电产生的概率，提高阵列基板的良率，兼顾了第一连接线和第二连接线通过第三连接线连接时、阵列基板的高良率和窄边框。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有显示器件的示意图。

图2为本申请实施例提供的阵列基板的第一种示意图。

图3为本申请实施例提供的阵列基板的第二种示意图。

图4为本申请实施例提供的阵列基板的制备方法的各步骤对应的阵列基板的示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示，图1中的(a)为电极采用半搭孔连接信号线和连接线的显示器件的示意图，图1中的(b)为电极采用双孔连接信号线和连接线的显示器件的示意图。如图1所示，显示器件包括基板11、信号线12、第一绝缘层13、连接线14、第二绝缘层15和电极16，如图1中的(a)所示，现有显示器件为了减少制备过程中使用的掩模版的数量，会通过电极16采用半搭孔的方式将信号线12和连接线14连接，但由于连接线14靠近过孔的一侧与过孔内的信号线12的距离较近，连接线14容易出现尖端放电，导致烧断电极16，使连接线14与信号线12连接失效。如图1中的(b)所示，现有显示器件为了解决半搭孔方式带来的问题，会采用双孔连接信号线12和连接线14，具体的，会增加信号线12和连接线14之间的距离，使电极16通过两个过孔分别连接信号线12和连接线14，但这种方式会导致显示器件的边框较大。所以，现有显示器件中通过像素电极层中的电极连接信号线和连接线的方式存在无法兼顾高良率和窄边框的技术问题。

本申请实施例针对上述技术问题，提供一种阵列基板和显示面板，用以缓解上述技术问题。

如图2所示，本申请实施例提供一种阵列基板，该阵列基板2包括：

衬底21；

第一金属层22，设置于所述衬底21一侧，所述第一金属层22包括第一连接线221；

栅极绝缘层23，设置于所述第一金属层22远离所述衬底21的一侧，所述栅极绝缘层23包括过孔231；

第二金属层25，设置于所述栅极绝缘层23远离所述第一金属层22的一侧，所述第二金属层25包括第二连接线251；

像素电极层31，设置于所述第二金属层25远离所述栅极绝缘层23的一侧，所述像素电极层31包括第三连接线311；

其中，所述阵列基板2还包括垫设结构32，所述垫设结构32设置于所述第二连接线251与所述栅极绝缘层23之间，所述垫设结构32在靠近所述过孔231的一侧超出所述第二连接线251设置，所述第三连接线311搭接在所述第二连接线251以及所述垫设结构32超出所述第二连接线251的部分上，且所述第三连接线311穿过所述过孔231连接所述第一连接线221，所述垫设结构32与所述第二连接线251绝缘设置。

本申请实施例提供一种阵列基板，该阵列基板通过在第二连接线下设置垫设结构，使垫设结构在靠近过孔的一侧超出第二连接线设置，第三连接线通过搭接在第二连接线以及垫设结构超出第二连接线的部分上，且第三连接线穿过过孔连接第一连接线，使得第三连接线可以连接第一连接线和第二连接线，实现第一连接线的转线，且相较于双孔连接方式减小了阵列基板的边框，同时，垫设结构可以增加第一连接线和第二连接线之间的距离，从而可以减小静电产生的概率，提高阵列基板的良率，兼顾了第一连接线和第二连接线通过第三连接线连接时、阵列基板的高良率和窄边框。

具体的，如图2所示，垫设结构32靠近过孔231的侧面321朝向过孔231延伸，垫设结构32靠近过孔231的侧面321位于第二连接线251靠近过孔231的侧面251a的右侧，使得垫设结构32在靠近过孔231的一侧超出第二连接线251设置。具体的，垫设结构32在靠近过孔231的一侧超出第二连接线251的部分的宽度为垫设结构32靠近过孔231的侧面321与第二连接线251靠近过孔231的侧面251a的间距L1。

具体的，由于垫设结构32靠近过孔231的侧面321和第二连接线251靠近过孔231的侧面251a可能为斜面，因此，确定垫设结构32靠近过孔231的侧面321与第二连接线251靠近过孔231的侧面251a的间距时，可以同时以垫设结构32靠近过孔231的侧面321的最右侧的端点和第二连接线251靠近过孔231的侧面251a的最右侧的端点确定，但本申请实施例不限于此，例如可以垫设结构32靠近过孔231的侧面321的中点和第二连接线251靠近过孔231的侧面251a的中点确定两者的间距，还可以垫设结构32靠近过孔231的侧面321的最左侧的端点和第二连接线251靠近过孔231的侧面251a的最左侧的端点确定两者的间距。

具体的，在阵列基板中，由于走线设置在不同金属层，部分走线需要跨线以连接至绑定端子，因此，会通过第二金属层的第二连接线与第一连接线进行连接，实现第一金属层的走线的跨线。例如，扫描线需要通过跨线至第二金属层以连接至绑定端子，则第一连接线可以是扫描线、也可以是连接扫描线的走线，在其他信号线需要跨线至第二金属层以连接至绑定端子时，第一连接线也可以是其他信号线或者连接其他信号线的走线。

具体的，在第二连接线连接至其他膜层的走线时，第二连接线会传递其他膜层的走线的信号，因此，第二连接线可以与第二金属层中的其他走线和电极保持绝缘，例如第二金属层包括数据线、源极和漏极，则第二连接线需要与数据线、源极和漏极保持绝缘。

具体的，第三连接线连接第一连接线和第二连接线，第三连接线上会传递第一连接线上的信号，因此，第三连接线可以与同层的其他信号线和/或电极绝缘设置，例如像素电极还包括像素电极，则像素电极与第三连接线绝缘设置。

具体的，垫设结构与第二连接线绝缘设置是指垫设结构并不导电，垫设结构不会与第二连接线导通。

针对设置垫设结构会增加阵列基板的工艺步骤，降低阵列基板的制备效率的问题。在一种实施例中，如图2所示，所述阵列基板2还包括有源层24，所述有源层24设置于所述栅极绝缘层23与所述第二金属层25之间，所述有源层24包括有源图案241和所述垫设结构32，所述垫设结构32与所述有源图案241绝缘设置。通过使有源层包括有源图案和垫设结构，使得在形成有源层时，可以同时形成有源图案和垫设结构，无需单独形成垫设结构，从而无需增加阵列基板的工艺步骤，提高了阵列基板的制备效率，且有源层包括垫设结构，则设置垫设结构不会增加阵列基板的厚度，减小了阵列基板的厚度。

具体的，如图2所示，有源层24包括有源图案241和垫设结构32，在制备有源层24时，可以采用同一掩模版同步形成有源图案241和垫设结构32，无需增加工艺步骤，无需增加掩模版，提高了阵列基板的制备效率，降低了成本。同时，垫设结构32位于有源层24，可以调整位于垫设结构32上的绝缘层的厚度，从而无需增加阵列基板的厚度。

在一种实施例中，如图2所示，所述有源图案241包括掺杂部241a和沟道部241b，所述垫设结构32的掺杂离子浓度大于或者等于所述沟道部241b的掺杂离子浓度。通过使垫设结构的掺杂离子浓度大于或者等于沟道部的掺杂离子浓度，使得在形成垫设结构时，可以不对垫设结构进行离子掺杂，或者对垫设结构进行部分离子掺杂，使垫设结构与有源图案的制备过程同步进行，避免增加阵列基板的制备工艺，且使得垫设结构与第二连接线绝缘设置，增加第二连接线与第一连接线之间的距离，减小静电发生的概率，提高显示面板的良率。

具体的，使垫设结构的掺杂离子浓度大于或者等于沟道部的掺杂离子浓度，则可以不对垫设结构进行离子掺杂，或者对垫设结构进行部分离子掺杂，不会增加阵列基板的工艺步骤，且可以保持垫设结构与第二连接线绝缘设置。

在一种实施例中，如图3所示，所述掺杂部241a包括第一掺杂部341和第二掺杂部342，所述第二掺杂部342设置于所述第一掺杂部341与所述沟道部241b之间，所述第二掺杂部342的掺杂离子浓度大于所述沟道部241b的掺杂离子浓度，所述第二掺杂部342的掺杂离子浓度小于所述第一掺杂部341的掺杂离子浓度，所述垫设结构32的掺杂离子浓度等于所述第二掺杂部342的掺杂离子浓度、或者所述垫设结构32的掺杂离子浓度等于所述沟道部241b的掺杂离子浓度。通过使垫设结构的掺杂离子浓度等于沟道部或者第二掺杂部的掺杂离子浓度，使得在形成垫设结构时，可以对垫设结构进行遮挡，不对垫设结构进行离子掺杂，也可以对垫设结构进行轻掺杂，不增加阵列基板的工艺步骤，且使得垫设结构与第二连接线绝缘设置，避免第一连接线和第二连接线之间产生静电，提高阵列基板的良率。

具体的，使第二掺杂部的掺杂离子浓度大于所述沟道部的掺杂离子浓度，所述第二掺杂部的掺杂离子浓度小于所述第一掺杂部的掺杂离子浓度，可以避免沟道部和第一掺杂部之间的电势势垒过大，导致薄膜晶体管的功耗过大的问题，且沟道部不会直接与第一掺杂部接触，避免沟道直接被导通导致薄膜晶体管漏电。

具体的，在形成垫设结构时，可以使垫设结构和沟道部被遮挡，从而使垫设结构的掺杂离子浓度等于沟道部的掺杂离子浓度，还可以使垫设结构与第二掺杂部的同时进行掺杂，使垫设结构与第二掺杂部的掺杂离子浓度相同。

在一种实施例中，如图2所示，所述掺杂部241a包括多个部分，所述第二金属层25还包括源极252和漏极253，所述源极252和所述漏极253分别与所述掺杂部241a的多个部分连接，所述掺杂部241a与所述沟道部241b接触，所述垫设结构32的掺杂离子浓度等于所述沟道部241b的掺杂离子浓度。通过使垫设结构的掺杂离子浓度等于沟道部的掺杂离子浓度，使得在形成垫设结构时，可以对垫设结构进行遮挡，不对垫设结构进行离子掺杂，不增加阵列基板的工艺步骤，且垫设结构未进行离子掺杂，垫设结构不导电，使垫设结构与第二连接线绝缘设置，增加第一连接线和第二连接线之间的距离，避免第一连接线和第二连接线之间产生静电，提高阵列基板的良率。

在一种实施例中，所述有源层的材料包括氧化铟镓锌、氧化锌、氧化锡、氧化铟锌、氧化镓锌、氧化锌锡、氧化铟锡中的一种，通过采用金属氧化物形成有源层，使得在形成垫设结构后，对栅极绝缘层进行干刻时，不会刻蚀掉垫设结构，使垫设结构可以增加第一连接线和第二连接线之间的距离，且垫设结构可以作为栅极绝缘层干刻时的掩模版，避免产生静电，提高阵列基板的良率。

具体的，在采用非金属氧化物形成垫设结构时，由于后续需要对栅极绝缘层进行干刻，会导致非金属氧化物被刻蚀掉，进而导致位于垫设结构下的非金属氧化物被刻蚀掉，无法增加第一连接线和第二连接线之间的距离。本申请实施例通过使有源层的材料为金属氧化物，使得在对栅极绝缘层进行干刻时，垫设结构可以保护位于垫设结构下的栅极绝缘层，从而使得第一连接线和第二连接线之间的距离增大，避免第一连接线和第二连接线之间产生静电，提高阵列基板的良率。且在干刻栅极绝缘层形成过孔时，垫设结构可以作为掩模版，减少掩模版的数量，也无需进行对位，提高阵列基板的制备效率。且采用垫设结构作为掩模版，可以减少干刻栅极绝缘层时的静电，提高阵列基板的良率。

在一种实施例中，所述阵列基板还包括垫设层和有源层，所述垫设层设置于所述栅极绝缘层与所述第二金属层之间，所述垫设层包括所述垫设结构。在设置垫设结构时，还可以设置垫设层，使垫设层形成垫设结构，增加第一连接线和第二连接线之间的距离增大，避免第一连接线和第二连接线之间产生静电，提高阵列基板的良率。

在一种实施例中，垫设层的材料包括氧化铟镓锌、氧化锌、氧化锡、氧化铟锌、氧化镓锌、氧化锌锡、氧化铟锡中的一种。通过采用金属氧化物形成垫设层，使得在形成垫设结构后，对栅极绝缘层进行干刻时，不会刻蚀掉垫设结构，使垫设结构可以增加第一连接线和第二连接线之间的距离，且垫设结构可以作为栅极绝缘层干刻时的掩模版，避免产生静电，提高阵列基板的良率。

上述实施例以有源层包括垫设结构和垫设层包括垫设结构为例进行了详细说明，但本申请实施例不限于此，例如可以使垫设结构包括多层，采用有源层和垫设层分别形成垫设结构的多层。

在一种实施例中，如图2所示，所述垫设结构32在所述衬底21上的投影、与所述过孔231在所述衬底21上的投影接触。通过使垫设结构在衬底上的投影与过孔在衬底上的投影接触，使得垫设结构可以作为刻蚀栅极绝缘层的掩模版，减少掩模版的数量，且无需进行对位，提高了阵列基板的制备效率，且采用垫设结构作为掩模版，可以减少干刻栅极绝缘层时的静电，提高阵列基板的良率。

具体的，在形成阵列基板中的各个膜层后，会对栅极绝缘层进行刻蚀以形成过孔，使第三连接线能够穿过过孔连接至第一连接线，通过采用垫设结构作为刻蚀栅极绝缘层的掩模版，使垫设结构靠近过孔的一侧与过孔靠近垫设结构的一侧处于同一直线上，垫设结构可以保护位于垫设结构下的栅极绝缘层，使得第二连接线靠近过孔的边缘与对应过孔位置的第一连接线的部分的距离增大，避免产生静电，提高阵列基板的良率。

在一种实施例中，如图2所示，所述垫设结构32在靠近所述过孔231的一侧的侧面321与所述第二连接线251靠近所述过孔231的一侧的侧面251a的间距L1大于或者等于1微米。通过使垫设结构靠近过孔的一侧超出第二连接线的部分的宽度大于或者等于1微米，使得第二连接线靠近过孔的一侧与对应过孔位置的第一连接线之间的间距较大，避免第一连接线和第二连接线之间产生静电，提高阵列基板的良率。

在一种实施例中，所述垫设结构的材料包括氧化铟镓锌、氧化锌、氧化锡、氧化铟锌、氧化镓锌、氧化锌锡、氧化铟锡中的一种。通过采用金属氧化物形成垫设结构，使得在形成垫设结构后，对栅极绝缘层进行干刻时，不会刻蚀掉垫设结构，使垫设结构可以增加第一连接线和第二连接线之间的距离，且垫设结构可以作为栅极绝缘层干刻时的掩模版，避免产生静电，提高阵列基板的良率。

在一种实施例中，如图2所示，第一金属层22还包括栅极222，栅极222与第一连接线221绝缘设置。

在一种实施例中，如图2所示，阵列基板2还包括第一钝化层26、有机层27、公共电极层28、第二钝化层29。

具体的，在图2中以公共电极层28和像素电极层31位于阵列基板为例进行了说明，但本申请实施例不限于此，例如在阵列基板应用于液晶显示面板时，公共电极层可以设置在彩膜基板侧，在阵列基板应用于有机发光二极管显示面板时，阵列基板可以设置在发光层上。

在一种实施例中，如图2所示，像素电极层31还包括像素电极312，像素电极312与第三连接线311绝缘设置。

同时，本申请实施例提供一种阵列基板制备方法，该阵列基板制备方法制备如上述实施例任一所述的阵列基板，该阵列基板制备方法包括：

提供衬底，并在衬底上依次形成第一金属层、栅极绝缘层、有源层和第二金属层；该步骤对应的阵列基板的结构如图4中的(a)所示；

在第二金属层上依次形成第一钝化层、有机层、公共电极层和第二钝化层；该步骤对应的阵列基板的结构如图4中的(b)所示；

对栅极绝缘层、第一钝化层和第二钝化层刻蚀形成过孔；该步骤对应的阵列基板的结构如图4中的(c)所示；

在第二钝化层上形成像素电极层；该步骤对应的列基板的结构如图2所示。

同时，本申请实施例提供一种显示面板，该显示面板包括如上述实施例任一所述的阵列基板。

在一种实施例中，显示面板包括液晶显示面板，液晶显示面板包括如上述实施例任一所述的阵列基板、彩膜基板和设置于所述阵列基板和彩膜基板之间的液晶盒。

在一种实施例中，显示面板包括有机发光二极管显示面板，有机发光二极管显示面板包括如上述实施例任一所述的阵列基板，设置于所述阵列基板上的发光层和公共电极层。

根据上述实施例可知：

本申请实施例提供一种阵列基板和显示面板；该阵列基板包括衬底、第一金属层、栅极绝缘层、第二金属层和像素电极层，第一金属层设置于衬底一侧，第一金属层包括第一连接线，栅极绝缘层设置于第一金属层远离衬底的一侧，栅极绝缘层包括过孔，第二金属层设置于栅极绝缘层远离第一金属层的一侧，第二金属层包括第二连接线，像素电极层设置于第二金属层远离栅极绝缘层的一侧，像素电极层包括第三连接线，其中，阵列基板还包括垫设结构，垫设结构设置于第二连接线与栅极绝缘层之间，垫设结构在靠近过孔的一侧超出第二连接线设置，第三连接线搭接在第二连接线以及垫设结构超出第二连接线的部分上，且第三连接线穿过过孔连接第一连接线，垫设结构与第二连接线绝缘设置。本申请通过在第二连接线下设置垫设结构，使垫设结构在靠近过孔的一侧超出第二连接线设置，第三连接线通过搭接在第二连接线以及垫设结构超出第二连接线的部分上，且第三连接线穿过过孔连接第一连接线，使得第三连接线可以连接第一连接线和第二连接线，实现第一连接线的转线，且相较于双孔连接方式减小了阵列基板的边框，同时，垫设结构可以增加第一连接线和第二连接线之间的距离，从而可以减小静电产生的概率，提高阵列基板的良率，兼顾了第一连接线和第二连接线通过第三连接线连接时、阵列基板的高良率和窄边框。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种电子装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。