半导体封装装置

技术领域

本申请有关于一种半导体封装装置，尤指一种在封胶层形成沟槽的半导体封装装置。

背景技术

由于现有仪器设备的小型化需求不断增加，要求各种器件的封装尺寸尽量减小，才能满足使用要求。因此，需要一种小型化封装结构，通过这种结构不仅能够进一步减小相关封装尺寸，还能整合更多的功能。

发明内容

有鉴于此，在本申请一实施例中，提供一种半导体封装装置，利用调整半导体封装装置的封胶层外型，以达到提高集成密度的目的。

本申请一实施例揭露一种半导体封装装置，包括：基板，具有第一面、相对于上述第一面的第二面、以及线路层；第一电子装置，设置于上述基板；封胶层，形成于上述基板的上述第一面以覆盖上述第一电子装置，并露出上述第一面部份的露出区，其中上述封胶层具有沟槽；及电子遮蔽层，顺应性形成于上述封胶层的表面，且与上述线路层电性连接。

根据本申请一实施例，上述电子遮蔽层形成于上述沟槽的底面与侧壁。

根据本申请一实施例，上述电子遮蔽层形成于上述封胶层的表面，并具有既定厚度。

根据本申请一实施例，上述封胶层具有顶部以及侧壁，上述沟槽形成于上述顶部，上述侧壁朝上述沟槽内缩。

根据本申请一实施例，上述封胶层具有顶部、底部以及侧壁，上述沟槽形成于上述顶部，上述顶部的宽度超过上述底部的宽度。

根据本申请一实施例，上述电子遮蔽层与上述基板形成封闭空间。

根据本申请一实施例，上述电子遮蔽层与上述线路层形成封闭空间。

根据本申请一实施例，更包括第二电子装置，设置于上述露出区。

根据本申请一实施例，上述第二电子装置为天线组件。

根据本申请一实施例，上述线路层耦接于接地电位。

根据本申请实施例，利用在封胶层形成沟槽，使得封胶层的表面积增加，进而增加形成于封胶层表面的电子遮蔽层的面积，提高电性遮蔽效果。另外，封胶层侧壁朝封胶层中央方向内缩，提供更多空间设置电子装置或其他功能组件，有效提高半导体封装装置的集成密度，达到半导体封装装置小型化的目的。

附图说明

图1显示根据本申请一实施例所述的半导体封装装置的侧视剖面图。

图2A-图2F显示根据本申请一实施例所述的半导体封装装置的制造方法的剖面图。

主要组件符号说明

10:半导体封装装置

12:基板

121、122:表面

14:封胶层

16、20:电子装置

17:电子遮蔽层

18A、18B:电子组件

22:阻挡层

24:沟槽

A、B、C、E1、E2:区域

D1、D2:分界线

如下具体实施方式将结合上述附图进一步说明本申请。

具体实施方式

为了便于本领域普通技术人员理解和实施本申请，下面结合附图与实施例对本申请进一步的详细描述，应当理解，本申请提供许多可供应用的发明概念，其可以多种特定型式实施。本领域技术人员可利用这些实施例或其他实施例所描述的细节及其他可以利用的结构，逻辑和电性变化，在没有离开本申请的精神与范围之下以实施发明。

本申请说明书提供不同的实施例来说明本申请不同实施方式的技术特征。其中，实施例中的各组件的配置为说明之用，并非用以限制本发明。且实施例中图式标号的部分重复，系为了简化说明，并非意指不同实施例之间的关联性。其中，图示和说明书中使用的相同的组件编号系表示相同或类似的组件。本说明书的图示为简化的形式且并未以精确比例绘制。为清楚和方便说明起见，方向性用语(例如顶、底、上、下以及对角)系针对伴随的图示说明。而以下说明所使用的方向性用语在没有明确使用在以下所附的申请专利范围时，并非用来限制本发明的范围。

再者，在说明本申请一些实施例中，说明书以特定步骤顺序说明本申请的方法以及(或)程序。然而，由于方法以及程序并未必然根据所述的特定步骤顺序实施，因此并未受限于所述的特定步骤顺序。熟习此项技艺者可知其他顺序也为可能的实施方式。因此，于说明书所述的特定步骤顺序并未用来限定申请专利范围。再者，本申请针对方法以及(或)程序的申请专利范围并未受限于其撰写的执行步骤顺序，且熟习此项技艺者可了解调整执行步骤顺序并未跳脱本发明的精神以及范围。

图1显示根据本申请一实施例所述的半导体封装装置的侧视剖面图。根据本申请一实施例所述的半导体封装装置10，包括基板12，封胶层14、电子装置16、20、电子组件18A、18B以及电子遮蔽层17。根据本申请一实施例，基板12可以是完成前处理的双层或多层电路层的基板，也就是通过提供芯层板，并在该芯层板表面形成第一导电金属层，并图案化该第一导电金属层而形成第一电路层，接着，进行增层工序，以在第一电路层形成绝缘层，再于绝缘层形成第二导电金属层，之后，图案化该第二导电金属层以形成第二电路层，如此根据需求循环此方式，持续进行增层工序，以形成多层电路层的基板。其中，基板12中的绝缘层可以是环氧树脂(Expoxyresin)、聚酰亚胺(Polyimide)、氰酸脂(Cyanate Ester)、玻璃纤维、双马来酰亚胺三嗪(BT，Bismaleimide Triazine)或混合环氧树脂与玻璃纤维等绝缘有机材料或陶瓷材料构成；基板12中的导电金属层的材料可以是金、银、铜、铝、钨、锡、合金或其他合适的导电材料，一般是以导电性较高的铜为主，作为基板12传递信号的导线材料，并且基板12中的绝缘层中形成多个导电通孔(Via)，以便电性连接相邻的电路层。此外，基板12可通过压合法(Laminated)及增层法(Build-up)等方式形成，此为本领域技术人员所熟知，在此不予赘述以精简说明。基板12具有表面121(第一面，在图1中为顶面)以及与表面121相对的表面122(第二面，在图1中为底面)。

根据本申请一实施例，基板12的形成可以涉及多个沈积或涂布制程、多个图案化制程及多个平坦化制程。沈积或涂布制程可用于形成绝缘层或线路层12A。沈积或涂布制程可以包括旋转涂布制程、电镀制程(electroplating process)、化学镀制程(electrolessprocess)、化学气相沈积(chemical vapor deposition，CVD)制程、物理气相沈积(physical vapor deposition，PVD)制程、原子层沈积(atomic layer deposition，ALD)制程、或其他适用的制程及其组合。图案化制程可用于图案化所形成的绝缘层及线路层。图案化制程可以包括光微影制程、能量束钻孔制程(例如，激光束钻孔制程、离子束钻孔制程或电子束钻孔制程)、蚀刻制程、机械钻孔制程或其他适用的制程及其组合。平坦化制程可用于为所形成的绝缘层及线路层提供平坦的顶表面，以利于后续的制程。平坦化制程可以包括机械研磨制程、化学机械研磨(chemical mechanical polishing，CMP)制程或其他适用的制程及其组合。

如图1所示，基板12的表面121可区分为区域A、B、C，区域A与区域B以分界线D1为界，而区域A与区域C以分界线D2为界。电子装置16与电子组件18A设置于区域A，电子装置20设置于区域B，而电子组件18B设置于区域C。区域B、C属于未被封胶层覆盖的露出区。在图1中，仅显示电子装置16、20以及二个电子组件18A、18B，然而，实际数量并不限于此，本领域技术人员可根据实际需要设置特定个数的电子装置16、20以及电子组件18A与18B于基板12的表面121。电子装置16可为半导体晶粒、半导体芯片或包括多个电子装置的封装。电子装置16可经由例如金线、铜线或铝线等导电线连接到基板12的线路层。电子装置16可为有关于光电装置(optoelectronic devices)、微机电系统(Micro-electromechanicalSystems，MEMS)、功率放大芯片、电源管理芯片、生物辨识装置、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package，WSP)制程的影像感测装置、发光二极管(light-emitting diodes，LEDs)、太阳能电池(solar cells)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(inkprinter heads)等半导体芯片。电子组件18A、18B可电性连接到基板12的线路层。根据本申请一实施例，电子组件18A、18B可为无源器件(被动组件)，例如电阻器、电容器、电感器、滤波器、振荡器等。在其他实施例中，电子组件18A、18B还可以是端子。

电子装置16、20与电子组件18A、18B可以倒装方式设置于基板12，并与基板12中的线路层电性连接。根据本申请一实施例，电子装置20可为天线组件，天线组件的种类可包括环形天线、宽带偶极、单极天线、折迭式偶极天线、微带或贴片天线、平面倒F天线(planarinverted-F antenna，PIFA)、倒F天线(inverted-F antenna,IFA)、渐变线天线(taperedslot antenna，TSA)、开槽的波导天线、半波以及四分之一波天线等。天线组件可搭配晶粒附接垫、引线指状物、联结杆、以及额外的导电组件，以形成用于应用的天线，这些应用包括需要收发RF信号的无线手持式装置，例如智能型手机、双向通讯装置、PC平板计算机、RF卷标、传感器、蓝芽以及Wi-Fi装置、物联网(IOT)、居家防护装置以及遥控装置等。

此外，电子装置16、20以及电子组件18A与18B也可通过胶粘剂设置在基板12，并通过打线方式(Wire bonding)电性连接至基板12中的线路层，也就是本申请可实施于倒装式封装，也可实施于打线式封装，此为本领域技术人员所能推知的等效实施。根据本申请实施例，胶粘剂可包括聚酰亚胺(Polyimide，PI)、聚乙烯对苯二甲酸酯(PolyethyleneTerephthalate，PET)、铁氟龙(Teflon)、液晶高分子(Liquid Crystal Polymer，LCP)、聚乙烯(Polyethylene，PE)、聚丙烯(Polypropylene，PP)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl Chloride，PVC)、尼龙(Nylon or Polyamides)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、ABS塑胶(Acrylonitrile-Butadiene-Styrene)、酚树脂(Phenolic Resins)、环氧树脂(Epoxy)、聚酯(Polyester)、硅胶(Silicone)、聚氨基甲酸乙酯(Polyurethane，PU)、聚酰胺-酰亚胺(polyamide-imide，PAI)或其组合，但不限于此，只要具有粘着特性的材料皆可应用于本申请。

封胶层14形成于基板12的表面121上，并包覆电子装置16与电子组件18A。根据本申请实施例，封胶层14并未形成于整个基板12的表面121上，而是仅形成于基板12的表面121的区域A，并未覆盖基板12的表面121的区域B、C。封胶层14于顶部具有沟槽24，根据本申请一实施例，可透过机械钻孔、蚀刻或激光钻孔或塑模等方式在封胶层14的顶部形成沟槽24。封胶层14与顶部邻接的侧壁朝向沟槽24内缩，因此，使得封胶层14与顶部相对的底部的宽度小于顶部的宽度，具体而言，封胶层14的顶部对于基板12的投影面积大于封胶层14的底部对于基板12的投影面积。另外，透过沟槽24的设计，可减少在形成封胶层14时对覆盖电子装置16与电子组件18A的压力。根据本申请一实施例，封胶层14的材料可为环氧树脂(Expoxyresin)、氰酸脂(Cyanate Ester)、双马来酰亚胺三嗪、玻璃纤维、聚苯并

根据本申请一实施例，电子遮蔽层17顺应性形成于封胶层14的外围，且与基板12的线路层12A电性连接。如图1所示，电子遮蔽层17形成于封胶层14的顶部以及沟槽24的内壁表面(包括沟槽24的底面与侧壁)，且具有均匀的厚度。电子遮蔽层17的作用主要是为了对封胶层14内的电子组件(例如电子装置16与电子组件18A)提供电磁波屏蔽(Electromagnetic Wave Shielding)作用以避免电磁波干扰(Electromagneticinterference；EMI)，包括外界电磁波干扰封胶层14内的电子组件，或者是封胶层14内的电子组件产生的电磁波干扰到其他电子组件。根据本申请实施例，电子遮蔽层17的材料可以是金、银、铜、铝、钨、锡、合金或其他合适的导电材料，可采用金属蒸镀、喷涂、真空蒸镀或溅镀等方式形成，或者利用金属冲压或铸造形成。另外，电子遮蔽层17可透过基板12的线路层12A电性连接至接地电位，以达到更好的电磁波屏蔽效果。根据本申请一实施例，电子遮蔽层17与基板12的表面121形成封闭空间，在其他实施例中，如图1所示，电子遮蔽层17与基板12内部的线路层12A形成封闭空间。

图2A-图2F显示根据本申请一实施例所述的半导体封装装置的制造方法的剖面图。参阅图2A，首先提供基板12。基板12具有表面(第一面)121、位于表面121对侧的表面(第二面)122、以及线路层12A。如图1所示，基板12的表面121可区分为区域A、B、C，区域A与区域B以分界线D1为界，而区域A与区域C以分界线D2为界。根据本申请一实施例，基板12可以是完成前处理的双层或多层电路层的基板，也就是通过提供芯层板，并在该芯层板表面形成第一导电金属层，并图案化该第一导电金属层而形成第一电路层，接着，进行增层工序，以在第一电路层形成绝缘层，再于绝缘层形成第二导电金属层，之后，图案化该第二导电金属层以形成第二电路层，如此根据需求循环此方式，持续进行增层工序，以形成多层电路层的基板。其中，基板12中的绝缘层可以是环氧树脂(Expoxyresin)、聚酰亚胺(Polyimide)、氰酸脂(Cyanate Ester)、玻璃纤维、双马来酰亚胺三嗪(BT，Bismaleimide Triazine)或混合环氧树脂与玻璃纤维等绝缘有机材料或陶瓷材料构成；基板12中的导电金属层的材料可以是金、银、铜、铝、钨、锡、合金或其他合适的导电材料，一般是以导电性较高的铜为主，作为基板12传递信号的导线材料，并且基板12中的绝缘层中形成多个导电通孔(Via)，以便电性连接相邻的电路层。此外，基板12可通过压合法(Laminated)及增层法(Build-up)等方式形成，此为本领域技术人员所熟知，在此不予赘述以精简说明。

根据本申请一实施例，基板12的形成可以涉及多个沈积或涂布制程、多个图案化制程及多个平坦化制程。沈积或涂布制程可用于形成绝缘层或线路层12A。沈积或涂布制程可以包括旋转涂布制程、电镀制程(electroplating process)、化学镀制程(electrolessprocess)、化学气相沈积(chemical vapor deposition，CVD)制程、物理气相沈积(physical vapor deposition，PVD)制程、原子层沈积(atomic layer deposition，ALD)制程、或其他适用的制程及其组合。图案化制程可用于图案化所形成的绝缘层及线路层。图案化制程可以包括光微影制程、能量束钻孔制程(例如，激光束钻孔制程、离子束钻孔制程或电子束钻孔制程)、蚀刻制程、机械钻孔制程或其他适用的制程及其组合。平坦化制程可用于为所形成的绝缘层及线路层提供平坦的顶表面，以利于后续的制程。平坦化制程可以包括机械研磨制程、化学机械研磨(chemical mechanical polishing，CMP)制程或其他适用的制程及其组合。

接下来，参阅图2B，将电子装置16与电子组件18A分别设置于基板12的表面121中的区域A，并分别在表面121中的区域B、C设置阻挡层22。根据本申请一实施例，阻挡层22可以是环氧树脂(Expoxyresin)、聚酰亚胺(Polyimide)、氰酸脂(Cyanate Ester)、玻璃纤维、双马来酰亚胺三嗪(BT，Bismaleimide Triazine)或混合环氧树脂与玻璃纤维等绝缘有机材料或陶瓷材料构成。

电子装置16可为半导体晶粒、半导体芯片或包括多个电子装置的封装。电子装置16可经由例如金线、铜线或铝线等导电线连接到基板12的线路层。电子装置16可为有关于光电装置(optoelectronic devices)、微机电系统(Micro-electromechanical Systems，MEMS)、功率放大芯片、电源管理芯片、生物辨识装置、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package，WSP)制程的影像感测装置、发光二极管(light-emitting diodes，LEDs)、太阳能电池(solar cells)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力感测器(process sensors)或喷墨头(inkprinter heads)等半导体芯片。电子组件18A、18B可电性连接到基板12的线路层。根据本申请一实施例，电子组件18A、18B可为无源器件(被动组件)，例如电阻器、电容器、电感器、滤波器、振荡器等。在其他实施例中，电子组件18A还可以是端子。

接下来，参阅图2C，将封胶层14形成于基板12的表面121上，并包覆电子装置16与电子组件18A。根据本申请实施例，封胶层14并未形成于整个基板12的表面121上，而是仅形成于基板12的表面121的区域A，并未覆盖基板12的表面121的区域B、C。封胶层14于顶部具有沟槽24，根据本申请一实施例，可透过机械钻孔、蚀刻或激光钻孔或塑模等方式在封胶层14的顶部形成沟槽24。如区域E1、E2所示，封胶层14与顶部邻接的侧壁朝向沟槽24内缩，因此，使得封胶层14与顶部相对的底部的宽度小于顶部的宽度，具体而言，封胶层14的顶部对于基板12的投影面积大于封胶层14的底部对于基板12的投影面积。另外，透过沟槽24的设计，可减少在形成封胶层14时对覆盖电子装置16与电子组件18A的压力。根据本申请一实施例，封胶层14的材料可为环氧树脂(Expoxyresin)、氰酸脂(Cyanate Ester)、双马来酰亚胺三嗪、玻璃纤维、聚苯并

接下来，参阅图2D，将电子遮蔽层17顺应性形成于封胶层14的外围，且与基板12的线路层12A电性连接。如图2D所示，电子遮蔽层17形成于封胶层14的顶部以及沟槽24的内壁表面(包括沟槽24的底面与侧壁)，且具有均匀的厚度。另外，由于阻挡层22的存在，使得电子遮蔽层17不会形成于阻挡层22所在的位置。电子遮蔽层17的作用主要是为了对封胶层14内的电子组件(例如电子装置16与电子组件18A)提供电磁波屏蔽(Electromagnetic WaveShielding)作用以避免电磁波干扰(Electromagnetic interference；EMI)，包括外界电磁波干扰封胶层14内的电子组件，或者是封胶层14内的电子组件产生的电磁波干扰到其他电子组件。根据本申请实施例，电子遮蔽层17的材料可以是金、银、铜、铝、钨、锡、合金或其他合适的导电材料，可采用金属蒸镀、喷涂、真空蒸镀或溅镀等方式形成，或者利用金属冲压或铸造形成。另外，电子遮蔽层17可透过基板12的线路层12A电性连接至接地电位，以达到更好的电磁波屏蔽效果。根据本申请一实施例，电子遮蔽层17与基板12的表面121形成封闭空间，在其他实施例中，如图2D所示，电子遮蔽层17与基板12内部的线路层12A形成封闭空间。

接下来，参阅图2E，将阻挡层22移除，此时阻挡层22所设置的区域不存在电子遮蔽层17，避免发生电性短路的问题。接下来，参阅图2F，将电子装置20以及电子组件18B分别设置于区域B、C。如图2F所示，由于封胶层14的侧壁朝向沟槽24内缩，提供了更大的空间来放置电子装置20以及电子组件18B。根据本申请实施例，电子装置16、20与电子组件18A、18B可以倒装方式设置于基板12，并与基板12中的线路层电性连接。电子装置20可为天线组件，天线组件的种类可包括环形天线、宽带偶极、单极天线、折迭式偶极天线、微带或贴片天线、平面倒F天线(planar inverted-F antenna，PIFA)、倒F天线(inverted-Fantenna,IFA)、渐变线天线(tapered slot antenna，TSA)、开槽的波导天线、半波以及四分之一波天线等。天线组件20可搭配晶粒附接垫、引线指状物、联结杆、以及额外的导电组件，以形成用于应用的天线，这些应用包括需要收发RF信号的无线手持式装置，例如智能型手机、双向通讯装置、PC平板计算机、RF卷标、传感器、蓝芽以及Wi-Fi装置、物联网(IOT)、居家防护装置以及遥控装置等。

此外，电子装置16、20以及电子组件18A与18B也可通过胶粘剂设置在基板12，并通过打线方式(Wire bonding)电性连接至基板12中的线路层，也就是本申请可实施于倒装式封装，也可实施于打线式封装，此为本领域技术人员所能推知的等效实施。根据本申请实施例，胶粘剂可包括聚酰亚胺(Polyimide，PI)、聚乙烯对苯二甲酸酯(PolyethyleneTerephthalate，PET)、铁氟龙(Teflon)、液晶高分子(Liquid Crystal Polymer，LCP)、聚乙烯(Polyethylene，PE)、聚丙烯(Polypropylene，PP)、聚苯乙烯(Polystyrene，PS)、聚氯乙烯(Polyvinyl Chloride，PVC)、尼龙(Nylon or Polyamides)、聚甲基丙烯酸甲酯(Polymethylmethacrylate，PMMA)、ABS塑胶(Acrylonitrile-Butadiene-Styrene)、酚树脂(Phenolic Resins)、环氧树脂(Epoxy)、聚酯(Polyester)、硅胶(Silicone)、聚氨基甲酸乙酯(Polyurethane，PU)、聚酰胺-酰亚胺(polyamide-imide，PAI)或其组合，但不限于此，只要具有粘着特性的材料皆可应用于本申请。

根据本申请实施例，利用在封胶层形成沟槽，减少在形成封胶层时对电子装置产生的压力，避免电子装置损坏。另外，在封胶层形成沟槽，使得封胶层的表面积增加，进而增加形成于封胶层表面的电子遮蔽层的面积，可提高电性遮蔽效果。另外，由于封胶层侧壁朝封胶层中央方向内缩，提供更多空间设置电子装置或其他功能组件，有效提高半导体封装装置的集成密度，达到半导体封装装置小型化的目的。

对本领域的普通技术人员来说，可以根据本申请的发明方案和发明构思结合生成的实际需要做出其他相应的改变或调整，而这些改变和调整都应属于本发明权利要求的保护范围。