一种用于硅通孔TSV套刻标记

技术领域

本发明涉及半导体制造领域，具体涉及一种用于硅通孔TSV套刻标记。

背景技术

随着半导体制程线宽的不断缩小，上下层之间的对准精度也越来越重要。在光刻工艺中，上下层之间的对准精度通常由光刻的套刻误差来表征。光刻套刻误差的减小经由光刻机对准系统、套刻误差测量系统和对准修正反馈系统三部分来实现。对准操作经光刻机的对准系统来实现，通过测定晶圆上基准层图形的位置并调整曝光系统，使当层曝光图形与晶圆上基准层图形精准重叠。套刻误差是经量测设备量测套刻标记中当层与基准层之间的位置偏差，来衡量对准精度的大小。对准修正反馈系统将位置偏差反馈至对准系统，进而实现套刻误差的减小。

在现有技术中，套刻标记有多种不同的设计，代表性的设计有盒中盒型（Box inBox）如图1所示、条中条型（Bar in Bar）如图2所示，、先进图像量度型（Advanced ImagingMetrology，AIM）如图3所示。这三种套刻标记均包含外圈的前层套刻标记和内圈的当层套刻标记，前层套刻标记形成于前层，可被定义为凹型的沟槽或开口，也可被定义为凸型的线或方块。当层套刻标记定义为当层的光刻胶层，可被定义为凹型的沟槽或开口，也可被定义为凸型的线或方块。通过量测前层套刻标记和当层套刻标记在X方向和Y方向的距离来衡量对准精度的大小。

硅通孔（TSV）是2.5D和3D封装解决方案的关键实现技术，以贯穿硅基板的金属，将晶圆与晶圆之间、芯片与芯片之间垂直导通，实现硅片内部垂直电气互联，以及晶圆、芯片的堆叠。TSV工艺主要包括：（1）使用光刻胶对待蚀刻区域进行标记，利用深反应离子蚀刻法形成TSV盲孔；（2）利用化学气象沉积制备二氧化硅绝缘层；（3）利用物理气相沉积制备Ti或Ta阻挡层和Cu种子层；（4）电镀Cu；（5）化学机械抛光；（6）晶圆正面电路层制备；（7）晶圆背面减薄与漏铜；（8）晶圆背面电路层制备；（9）晶圆背面制作微凸点。通常，TSV的设计规则规定TSV为固定尺寸结构（称为标准TSV，下同），以确保蚀刻深度的一致性，便于工艺实施。

由于传统套刻标记图形与标准TSV图形存在差异，包括图形类别以及特征尺寸，当传统的套刻标记应用在TSV层时会出现如下类型问题：

如图4所示，类型一：当TSV层套刻标记采用矩形结构，且所述矩形结构的短边边长W1远小于标准TSV的直径，即W1<

如图5所示，类型二：当TSV层套刻标记采用矩形结构，且所述矩形结构的短边边长W2远大于标准TSV的直径，也即W2>>D时，如图3所示。经过TSV蚀刻工艺之后，所述矩形结构的蚀刻深度H2会远大于标准TSV蚀刻深度H，即H2>>H，但所述矩形图形的蚀刻深宽比会小于标准TSV的蚀刻深宽比。一方面，这会导致在电镀Cu过程中无法完整填充TSV孔洞，残留缝隙，增加了后续制程中的缺陷风险。另一方面，这会在晶圆背面减薄过程中优先露铜，导致减薄工艺提前终止，最终减薄厚度不满足要求，标准TSV通孔无法露铜，进而无法实现器件之间的导通。

综上所述，现有的套刻标记应用于TSV层时存在诸多问题，并难以在工艺端解决。因此，有必要提供一种新的应用于TSV层的套刻标记，已解决上述问题。

发明内容

本发明提出一种用于硅通孔TSV套刻标记。

本发明的技术方案：

一种用于硅通孔TSV套刻标记，所述套刻标记制造在半导体衬底上；所述套刻标记包括TSV前层和TSV当层两部分；

所述TSV前层为两条X向条状图形和两条Y向条状图形，所述条状图形为设置在半导体衬底上的凹型沟槽；

所述TSV当层为标准TSV的内切或外切正多边形，所述正多边形为设置在半导体衬底上的光阻，所述正多边形具有两条X向边和两条Y向边。

所述正多边形被条状图形包围。

两条X向条状图形和两条Y向条状图形组成一个矩形。

所述矩形的中心与正多边形的中心重合。

所述半导体衬底为硅衬底。

所述套刻标记的制造：

S1：在半导体硅衬底上形成二氧化硅缓冲层；

S2：在二氧化硅缓冲层上形成光阻，利用TSV前层光罩对光阻进行曝光和显影，再经干法蚀刻，在半导体硅衬底上形成凹型沟槽，随后去除残留光阻；

S3：在二氧化硅缓冲层上形成光阻，利用TSV当层光罩对所述光阻进行曝光和显影。

所述套刻标记检测TSV当层与TSV前层之间的对准精度：

1）X方向对准精度检测：量测左侧Y向条状图形的中线与正多边形的左侧Y向边的距离X1，量测右侧Y向条形图形的中线与正多边形的右侧Y向边的距离X2，以X1-X2评估X方向上的对准精度；

2）Y方向对准精度检测：量测上方X向条状图形的中线与正多边形的上方X向边的距离Y1，量测下方X向条状图形的中线与正多边形的下方X向边的距离Y2，以Y1-Y2评估Y方向上的对准精度。

本发明的优点是，设计合理，构思巧妙，TSV当层的图形与标准TSV图形较为接近，可避免因图形和特征尺寸差异而带来的TSV孔深度和孔深宽比的负载效应（LoadingEffect），故可避免TSV套刻标记带来的工艺问题。

附图说明

图1是盒中盒型套刻标记的俯视图。

图2是条中条型套刻标记的俯视图。

图3是先进图像量度型套刻标记的俯视图。

图4是传统套刻标记图形（类型一）的俯视图和截面图。

图5是传统套刻标记图形（类型二）的俯视图和截面图。

图6是用于硅通孔TSV套刻标记的俯视图。

图7是用于硅通孔TSV套刻标记的沿X方向的侧视图。

图8是用于硅通孔TSV套刻标记的沿Y方向的侧视图。

具体实施方式

下面基于附图和实施例对本发明进行详细说明，附图示出的仅为优选实施例，图中各种特征未按比例绘制，这些均不认为是对本发明的限制。

图6-8所示，本发明一实施例中一种用于硅通TSV套刻标记的俯视图、沿X方向的剖面侧视图，以及沿Y方向的侧视图。在所述俯视图中，TSV套刻标记中TSV层的图形为外切标准TSV 100的正八边形102。在所述正八边形102周围分布了两条X向条状图形104a和两条Y向条状图形104b，条状图形互不相连地排列成一个矩形106。所述矩形106的中心与正八边形102的中心重合。

在一些实施例中，在半导体衬底108上形成一层隔绝层110，所述半导体衬底108例如是硅、锗、碳化硅、绝缘体上硅等半导体材料。所述隔绝层110例如是氧化硅、氮化硅，所述隔绝层110的形成方法例如是热氧化方法、化学气相沉积法、原子层沉积法等，在一些实施例中，隔绝层为化学气相沉积法形成的氧化硅，所述氧化硅的厚度介于5~20nm。进一步地，在所述隔绝层110上旋涂光阻112（未示出），采用TSV前层光罩进行曝光、显影，将所述X向条状图形104a和所述Y向条状图形104b转移至所述光阻112，经干法蚀刻，在半导体衬底110上形成凹型沟槽114，所述凹型沟槽深度介于50~200nm。

在一些实施例中，进一步地，在所述隔绝层110上旋涂光阻116，所述光阻116厚度介于3~6um，采用TSV当层光罩进行曝光、显影，将所述正八边形102转移至所述光阻116。在一些实施例中，TSV层显影后，可进行TSV当层与TSV前层之间的对准精度检测。具体而言，一方面，检测X方向对准精度：量测左侧Y向条形凹型沟槽的中线与正多边形光阻图案的左侧Y向边的距离X1，量测右侧Y向条形凹型沟槽的中线与正多边形光阻图案的右侧Y向边的距离X2，以X1-X2评估X方向上的对准精度。另一方面，检测Y方向对准精度：量测上方X向条形凹型沟槽的中线与正多边形光阻图案的上方X向边的距离Y1，量测下方X向条形凹型沟槽的中线与正多边形光阻图案的下方X向边的距离Y2，以Y1-Y2评估Y方向上的对准精度。

综上所述，本技术发明优化了TSV套刻标记中TSV当层的图形，使其与标准TSV图形较为接近，避免了因图形和特征尺寸差异而带来的TSV孔深度和孔深宽比的负载效应，继而避免了TSV套刻标记带来的工艺问题。

需要说明的是，在上述的具体实施例中，在详述本发明具体实施方案时所用到的术语，诸如“在…上”、“在…下”、“左侧”、“右侧”、 “正面”、 “背面”、“X”、“Y”等描述方位或位置关系的术语，仅是指所述附图中的方位或位置关系，而不是指示或暗示所述的结构必须具有特定的方位、或以特定的方位构造和操作。此外，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。