多电源系统及其上电时序控制方法

技术领域

本发明涉及电源上电技术领域，具体涉及一种多电源系统、一种多电源系统的上电时序控制方法一种计算机设备和一种非临时性计算机可读存储介质。

背景技术

目前经常使用电容电阻RC延时电路，通过使用不同的电阻电容值，延时时间不同来控制电源芯片的使能信号，第一级电源使用电容值较小，优先使能上电，第二级电源使用电容值增大，使能信号比第一级延时，达到不同的上电时序。但是使用不同的电阻电容虽然成本低，使用简单，但使能引脚的逻辑阈值可能因为电压和温度而存在很大的差异，此外，电压斜坡中的延迟取决于电阻和电容值及容差，典型的电容温度范围内的变化幅度约为20％,从而使时序控制变得不精确,有时还会变得不可靠。

相关技术中还通过使用专用芯片控制，处理器多电源上电时序和电压值是固定的，针对这种情况有专用的时序控制电源芯片，精确控制上电时序。但是，专用芯片只能针对特定芯片，没有通用性，每次更换主芯片时需要新选型专用芯片和设计电路，浪费时间和精力，不能快速完成设计。

发明内容

本发明为解决上述技术问题，提供了一种多电源系统，在任何工况下，都能使系统正常启动运行。

本发明采用的技术方案如下：

一种多电源系统，包括：多级电源和控制芯片，其中，所述多级电源中的每级电源均包括至少一个电源芯片，所述每级电源的电源输入端使能信号与所述控制芯片相连，所述每级电源输出端的状态信号与所述控制芯片反馈端相连，所述每级电源的输出端还与控制器相连。

其中，所述控制芯片为EPM570T100I5。

具体地，多级电源可包括：内核电源、第一级电源和第二级电源。

其中，所述内核电源为LTM4630电源芯片，所述第一级电源和所述第二级电源包括：TPS65265电源芯片、TPS62130A电源芯片、TPS7A91电源芯片、TPS51200电源芯片中的一种或多种。

本发明还提出了一种多电源系统的上电时序控制方法，包括以下步骤：判断控制芯片是否工作正常；在所述控制芯片正常工作，且延时第一预设时间后，通过所述控制芯片输出使能信号至内核电源，并检测所述内核电源的输出状态信号；当所述内核电源的输出状态信号为供电正常时，通过所述控制芯片按照预设的第一上电顺序分别输出相应的使能信号至下一级的多个电源，并分别检测多个电源的输出状态信号；当所述多个电源的输出状态信号均为供电正常时，通过所述控制芯片按照预设的第二上电顺序分别输出相应的使能信号至当前级电源对应的下一级电源，直至所有电源上电完成。

根据本发明的一个实施例，上述的多电源系统的上电时序控制方法，还包括：当所述多个电源的输出状态信号存在供电异常时，所述控制芯片停止输出使能信号至该供电异常的电源对应的下一级电源。

根据本发明的一个实施例，在所述控制芯片接收到供电异常信号时，输出相应的故障代码。

根据本发明的一个实施例，在所述所有电源均输出的状态信号均为供电正常时，进行复位操作。

本发明还提出了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时，实现上述的多电源系统的上电时序控制方法。

本发明还提出了一种非临时性计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现上述的多电源系统的上电时序控制方法。

本发明的有益效果：

本发明的多电源系统，能够在任何工况下，保证控制器的正常工作，同时使用可编程芯片精确控制电源上电时序，所有选型电源芯片不变的情况下，只需要更改逻辑程序，即可适应不同的处理器芯片，方便调整各种上电时序，降低设计难度，电路具有通用性，在任何工况下，都能够精准控制各个电源启动时序，使系统正常启动运行。

附图说明

图1为本发明一个实施例的多电源系统的示意图；

图2和3为本发明一个实施例的控制芯片与多级电源的引脚连接关系；

图4为本发明另一个实施例的多电源系统的示意图；

图5为本发明实施例的多电源系统的上电时序控制方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图1为本发明一个实施例的多电源系统的示意图。

如图1所示，本发明实施例的多电源系统可包括：多级电源和控制芯片，其中，多级电源中的每级电源均包括至少一个电源芯片，每级电源的电源输入端使能信号与控制芯片相连，每级电源输出端的状态信号与控制芯片反馈端相连，每级电源的输出端还与控制器相连，用于在电源正常上电完成后，给控制器供电。

也就是说，控制芯片通过使能端输出使能信号给每一级电源，在接收到当前级电源输出端发至控制芯片的状态信号反馈端为正常工作时，控制芯片再发送使能信号给下一级电源，直至每一级电源均正常上电完成，其中，每一级电源的输出端还与控制器相连，以对控制器供电，控制器可以为一个，也可以为多个。

在本发明的一个实施例中，控制芯片CPLD(Complex Programmable LogicDevice，复杂可编程逻辑器件)可以为EPM570T100I5。

作为一个具体示例，多级电源可包括：内核电源、第一级电源和第二级电源。其中，内核电源可以为LTM4630电源芯片，第一级电源和第二级电源可以包括：TPS65265电源芯片、TPS62130A电源芯片、TPS7A91电源芯片、TPS51200电源芯片中的一种或多种。

如图2-4所示，内核电源PWR_CORE供电主要使用LTM4630电源芯片产生0.85V，输入电压范围4.5V～15V，输出30A电流，可为控制器FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)提供稳定的内核电源电压，内核电源PWR_CORE与控制芯片CPLD的28引脚相连，控制芯片CPLD通过28引脚输出使能信号，并通过29引脚读取内核电源PWR_CORE的工作状态是否正常。

PWR_MGT电源使用TPS65265电源芯片输出MGTVCC(0.9V)、MGTVTT(1.2V，由TPS51200电源芯片产生)、MGTVCCAUX(1.8V)三个电压，以为控制器供电。其中，PWR_MGT电源分别与控制芯片CPLD的33、34、36引脚相连，控制芯片CPLD分别通过33、34和36引脚输出使能信号，控制PWR_MGT电源上电，并通过35引脚读取PWR_MGT电源的工作状态是否正常。

PWR_DDR电源包括PS和PL两路DDR，包括1.2V和2.5V，分别使用DCDC芯片产生1.2V/3A和LDO芯片(TPS7A91电源芯片)提供产生2.5V/1.0A。PWR_MGT电源使用DCDC芯片，输出3路电压0.9V，1.2V和1.8V。

PWR_DDR电源分PS和PL两路DDR，使用TPS62130A电源芯片输出1.2V的DDR电压，2.5V的DDR电压由3.3V通过TPS7A91电源芯片输出，PS端DDR与控制芯片CPLD的1引脚相连，控制芯片CPLD通过1引脚输出使能信号，并通过2引脚读取PS端DDR的工作状态是否正常；PL端DDR与控制芯片CPLD的41引脚相连，控制芯片CPLD通过41引脚输出使能信号，并通过42引脚读取PL端DDR的工作状态是否正常。

PWR_PLL电源使用TPS62130A电源芯片输出1.8V电压，PWR_PLL电源与控制芯片CPLD的5引脚相连，控制芯片CPLD通过5引脚输出使能信号，并通过6引脚读取PWR_PLL电源的工作状态是否正常。

PWR_AUX电源使用TPS62130A电源芯片输出1.8V电压，PWR_AUX电源与控制芯片CPLD的17引脚相连，控制芯片CPLD通过17引脚输出使能信号，并通过18引脚读取PWR_AUX电源的工作状态是否正常。

PWR_IO电源使用两个TPS62130A电源芯片分别输出1.8V和3.3V，其中，PWR_IO电源的3.3V输入端与控制芯片CPLD的20引脚相连，控制芯片CPLD通过20引脚输出使能信号，并通过26引脚读取PWR_IO电源的3.3V输出端的工作状态是否正常；同时，PWR_IO电源的1.8V输入端与控制芯片CPLD的21引脚相连，控制芯片CPLD通过21引脚输出使能信号，并通过27引脚读取PWR_IO电源的1.8V输出端的工作状态是否正常。

控制芯片CPLD通过51脚输出复位信号，以给控制器FPGA复位，在所有电源都正常输出后，启动系统全局复位，进入正常工作。

进一步而言，如图3所示，控制芯片CPLD还输出控制8个LED指示灯，用来指示对应电源的工作状态。其中，需要说明的是，LED指示灯的个数与多级电源的电源个数保持一致，当CPLD控制芯片检测到供电异常信号时，控制相应的LED灯的工作状态。

在本发明的另一个实施例中，如图4所示，为了避免一个多电源系统出现异常时，不能完成多个FPGA/CPU供电工作，还可以设置多个多电源系统，每个多电源系统对应一个FPGA/CPU，具体的控制芯片与图1对应的实施例相同，且上电时序的控制方法也相同。这里不再赘述。

以图1所示的多电源系统为例，多电源系统上电时序的工作原理为：输入电源一般为12V，通过POWER_IN(可以为LT1765)转换为3.3V供电电源给控制芯片CPLD供电，在CPLD控制芯片上电工作后，计时器开始计时工作，并实时判断CPLD控制芯片在3.3V的工作电压下的工作情况，当判断CPLD控制芯片工作正常时，延时第一预设时间(如第5ms)输出使能信号给内核电源PWR_CORE，以给内核电源PWR_CORE进行供电，并检测内核电源PWR_CORE的输出状态信号是供电正常还是供电异常，其中，当内核电源PWR_CORE的输出状态信号为供电异常时，不再对后续的电源输出使能信号。

当内核电源PWR_CORE的输出状态信号为供电正常时，根据电源对应的芯片时序要求，按照预设的第一上电顺序分别输出使能信号至下一级的多个电源，并分别检测多个电源的输出状态信号，同样地，输出状态信号包括供电正常和供电异常。例如，如图1所示，下一级的多个电源包括：PWR_MGT(TPS65265电源芯片)、PWR_DDR(TPS62130A电源芯片)、PWR_PLL(TPS62130A电源芯片)和PWR_AUX(TPS62130A电源芯片)，假设预设的第一上电顺序为：PWR_MGT、PWR_PLL、PWR_DDR、PWR_AUX，控制芯片延时2ms输出使能信号至PWR_MGT、延时3ms输出使能信号至PWR_PLL，延时4ms输出使能信号至PWR_DDR，延时6ms输出使能信号至PWR_AUX。

当多个电源的输出状态信号均为供电正常时，再发送使能信号至下一级电源，例如，如图1所示，PWR_DDR对应的下一级电源为DDR_VTT、PWR_AUX对应的下一级电源为PWR_IO，当PWR_DDR电源的输出状态信号为供电正常时，再按照芯片的启动时序要求，发送使能信号至DDR_VTT电源；当PWR_AUX电源的输出状态信号为供电正常时，再按照芯片的启动时序要求，发送使能信号至PWR_IO。这样依次控制每一级电源，达到精准控制上电时序的目的。

综上，本发明的多电源系统，能够在任何工况下，保证控制器的正常工作。

对应上述系统，本发明还提出了一种多电源系统的上电时序控制方法。

图5为本发明实施例的多电源系统的上电时序控制方法的流程图。

如图5所示，本发明实施例的多电源上电时序控制方法可包括以下步骤：

S1，判断控制芯片是否工作正常。

在本发明的一个实施例中，控制芯片可以为CPLD(Complex Programmable LogicDevice，复杂可编程逻辑器件)。

其中，输入电源线经过DC/DC转换模块，将输入电源转换为3.3V的电压为CPLD供电。

S2，在控制芯片正常工作，且延时第一预设时间后，通过控制芯片输出使能信号至内核电源，并检测内核电源的输出状态信号。其中，第一预设时间可根据实际情况进行标定，例如，第一预设时间可以为5ms。

具体而言，在CPLD控制芯片上电工作后，计时器开始计时工作，并实时判断CPLD控制芯片在3.3V的工作电压下的工作情况，当判断CPLD控制芯片工作正常时，延时第一预设时间(如第5ms)输出使能信号给内核电源，以给内核电源进行供电，并检测内核电源的输出状态信号是供电正常还是供电异常，其中，当内核电源的输出状态信号为供电异常时，不再对后续的电源输出使能信号。需要说明的是，内核电源相当于是一级电源，如果内核电源供电不正常，则说明该系统不能正常工作。另外，CPLD控制芯片中自带计时器，实现计时功能。

S3，当内核电源的输出状态信号为供电正常时，通过控制芯片按照预设的第一上电顺序分别输出相应的使能信号至下一级的多个电源，并分别检测多个电源的输出状态信号。其中，预设的第一上电顺序是根据电源对应的芯片对上电时序的要求确定的。

具体而言，当内核电源的输出状态信号为供电正常时，根据电源对应的芯片时序要求，按照预设的第一上电顺序分别输出使能信号至下一级的多个电源，并分别检测多个电源的输出状态信号，同样地，输出状态信号包括供电正常和供电异常。例如，如图2所示，下一级的多个电源包括：PWR_MGT、PWR_DDR、PWR_PLL和PWR_AUX，假设预设的第一上电顺序为：PWR_MGT、PWR_PLL、PWR_DDR、PWR_AUX，控制芯片延时2ms输出使能信号至PWR_MGT、延时3ms输出使能信号至PWR_PLL，延时4ms输出使能信号至PWR_DDR，延时6ms输出使能信号至PWR_AUX。

S4，当多个电源的输出状态信号均为供电正常时，通过控制芯片按照预设的第二上电顺序分别输出相应的使能信号至当前级电源对应的下一级电源，直至所有电源上电完成。其中，预设的第二上电顺序是根据电源对应的芯片对上电时序的要求确定的。

具体而言，当多个电源的输出状态信号均为供电正常时，再发送使能信号至下一级电源，例如，如图2所示，PWR_DDR对应的下一级电源为DDR_VTT、PWR_AUX对应的下一级电源为PWR_IO，当PWR_DDR电源的输出状态信号为供电正常时，再按照芯片的启动时序要求，发送使能信号至DDR_VTT电源；当PWR_AUX电源的输出状态信号为供电正常时，再按照芯片的启动时序要求，发送使能信号至PWR_IO。这样依次控制每一级电源，达到精准控制上电时序的目的。

在本发明的一个实施例中，在所有电源均输出的状态信号均为供电正常时，进行复位操作。也就是说，所有电源都正常输出后，启动系统全局复位，进入正常工作。

进一步地，根据本发明的一个实施例，当多个电源的输出状态信号存在供电异常时，控制芯片停止输出使能信号至该供电异常的电源对应的下一级电源。

仍以上述实施例为例，PWR_DDR对应的下一级电源为DDR_VTT、PWR_AUX对应的下一级电源为PWR_IO，当PWR_DDR电源的输出状态信号为供电异常时，不再向其下一级电源DDR_VTT发送使能信号；当PWR_AUX电源的输出状态信号为供电异常时，不再向其下一级电源PWR_IO发送使能信号，以保护核心芯片不受损害。

当CPLD控制芯片检测到供电异常信号时，输出相应的故障代码，可以明确表明哪个电源出现异常，便于维修人员排查和维修，其中，每个电源对应一个代码。即言，在本发明的一个实施例中，在控制芯片接收到供电异常信号时，输出相应的故障代码。

需要说明的是，本发明的多电源系统的上电时序控制方法中未披露的细节，请参照本发明实施例的多电源系统中所披露的细节，具体这里不再赘述。

综上所述，本发明使用可编程芯片精确控制电源上电时序，所有选型电源芯片不变的情况下，只需要更改逻辑程序，即可适应不同的处理器芯片，方便调整各种上电时序，降低设计难度，电路具有通用性，在任何工况下，都能够精准控制各个电源启动时序，使系统正常启动运行。

对应上述实施例，本发明还提出一种计算机设备。

本发明实施例的计算机设备包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行该计算机程序时，可实现根据本发明上述实施例所述的多电源系统的上电时序控制方法。

根据本发明实施例的计算机设备，处理器执行存储在存储器上的计算机程序时，首先判断控制芯片是否工作正常，在控制芯片正常工作，且延时第一预设时间后，通过控制芯片输出使能信号至内核电源，并检测内核电源的输出状态信号；当内核电源的输出状态信号为供电正常时，通过控制芯片按照预设的第一上电顺序分别输出相应的使能信号至下一级的多个电源，并分别检测多个电源的输出状态信号；当多个电源的输出状态信号均为供电正常时，通过控制芯片按照预设的第二上电顺序分别输出相应的使能信号至当前级电源对应的下一级电源，直至所有电源上电完成。

对应上述实施例，本发明还提出一种非临时性计算机可读存储介质。

本发明实施例的非临时性计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时可实现根据本发明上述实施例所述的多电源系统的上电时序控制方法。

根据本发明实施例的非临时性计算机可读存储介质，处理器执行存储在其上的计算机程序时，首先判断控制芯片是否工作正常，在控制芯片正常工作，且延时第一预设时间后，通过控制芯片输出使能信号至内核电源，并检测内核电源的输出状态信号；当内核电源的输出状态信号为供电正常时，通过控制芯片按照预设的第一上电顺序分别输出相应的使能信号至下一级的多个电源，并分别检测多个电源的输出状态信号；当多个电源的输出状态信号均为供电正常时，通过控制芯片按照预设的第二上电顺序分别输出相应的使能信号至当前级电源对应的下一级电源，直至所有电源上电完成。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。