光电驱动雪崩二极管忆阻器件及其制作方法

技术领域

本发明涉及集成电路领域，特别涉及一种光电驱动雪崩二极管忆阻器件及其制作方法。

背景技术

在当代集成电路不断发展创新的背景下，忆阻器的提出，极大的推动了人工智能、仿生突触、类脑芯片的发展，但是，目前已有的忆阻器原型均通过其他材料制备，难以兼容标准微电子工艺来实现大规模片上集成的应用，随着时间的推移，忆阻器制备与表征测试等方面的研究日趋完善，在非易失存储器、算存融合架构、新型神经形态计算等应用领域已呈现广阔的应用前景，将会给未来IC领域带来强大的变革能力，基于标准CMOS工艺制造的硅基光量子忆阻器将为突出传统计算机架构的限制，研究下一代量子计算机系统奠定扎实的器件原型与结构基础。

大多数现有的忆阻器原型都涉及过渡金属氧化物电阻层，其中导电丝的形成和界面接触电阻控制忆阻行为，一种基于铁电隧道结的新型忆阻器，器件的结构示意图与实测示意图如图1和图2所示，可以通过施加电压的幅度和持续时间以类似的方式将隧穿电导率进行灵活调控，铁电隧道忆阻器在室温下具有可逆磁滞非易失性电阻开关，电阻比值较高，并且器件的忆阻行为通过铁电/电极界面处的电场导致电荷重新分布，从而调控界面的势垒高度，但是，上述铁电材料实现忆阻器件难以兼容标准硅基工艺进行批量生产。

发明内容

为了解决上述技术问题，本发明提供一种结构简单、兼容标准微电子工艺的光电驱动雪崩二极管忆阻器件及其制作方法。

本发明解决上述问题的技术方案是：

本发明第一方面，提供了一种光电驱动雪崩二极管忆阻器件，包括衬底P-Sub、NBL区、第一环形DN-Well区、环形P-epi区、第二 DN-Well区、第一环形浅槽隔离区、环形N+注入区、第二环形浅槽隔离区、环形P-Well区、N-Well区、P+注入区、多晶硅环栅；所述衬底P-Sub上设有所述NBL区，所述NBL区上设有所述第一环形 DN-Well区，所述第一环形DN-Well区中设有所述第一环形浅槽隔离区和所述环形N+注入区，所述第二环形浅槽隔离区位于所述第一环形DN-Well区与所述环形P-epi区的交界处；所述环形P-epi区内设有所述环形P-Well区和所述多晶硅环栅，所述第二DN-Well区中设有所述N-Well区，所述N-Well区中设有所述P+注入区；所述P+注入区引出用作光电驱动雪崩二极管忆阻器件的阳极；所述N+注入区引出用作光电驱动雪崩二极管忆阻器件的阴极。

其中，所述第一环形DN-Well区中设有所述第一环形浅槽隔离区，所述第一环形浅槽隔离区的内侧与环形N+注入区外侧边缘接触，所述第一环形浅槽隔离区的外侧与第一环形DN-Well区外侧边缘接触。

其中，所述P+注入区周围设有多晶硅环栅，所述多晶硅环栅外侧设有第二环形浅槽隔离区，所述多晶硅环栅内侧与所述P+注入区外侧边缘接触，所述多晶硅环栅外侧与所述第二环形浅槽隔离区内侧边缘接触，所述第二环形浅槽隔离区外侧与所述环形N+注入区内侧边缘接触，所述第二环形浅槽隔离区横跨所述第一环形DN-Well区和所述环形P-epi区的交界处，所述N-Well区与所述第二DN-Well区边缘重合。

其中，在周期性脉冲信号的激励下，当信号来到器件阴极，器件阳极接地电位时，所述环形N+注入区、所述第一环形DN-Well区、所述NBL区、所述第二DN-Well区、所述N-Well区和所述P+注入区构成反偏二极管结构。

本发明第二方面，还提供了一种光电驱动雪崩二极管忆阻器件的制作方法，包括以下步骤：

步骤一：第一次光刻，在衬底P-Sub的表面制作NBL区；

步骤二：第二次光刻，在所述NBL区上由外而内依次形成第一环形DN-Well区、环形P-epi区和第二DN-Well区；

步骤三：第三次光刻，在所述环形N+注入区外侧边缘与所述第一环形DN-Well区外侧边缘之间形成第一环形浅槽隔离区；在所述第一环形DN-Well区与所述环形P-epi区的交界处形成第二环形浅槽隔离区；

步骤四：第四次光刻，在所述环形P-epi区内形成环形P-Well区；

步骤五：第五次光刻，在所述第二DN-Well区中形成N-Well区；

步骤六：第六次光刻，在所述N-Well区中形成多晶硅环栅；

步骤七：第七次光刻，在所述第一环形DN-Well区中形成环形 N+注入区；

步骤八：第八次光刻，在所述N-Well区中形成P+注入区；

步骤九：将所述P+注入区引出用作光电驱动雪崩二极管忆阻器件的阳极；将所述环形N+注入区引出用作光电驱动雪崩二极管忆阻器件的阴极。

本发明的有益效果在于：

1)本发明器件结构在周期性脉冲信号的激励下，基于雪崩效应产生电压尖峰脉冲与电流尖峰脉冲，并且电压与电流在相同时间内发生滞后的现象，从而实现器件在线性区高阻态与雪崩区低阻态之间的连续调控。并且随着器件激励信号频率的提高，器件的I-V曲线旁瓣面积减小。当激励信号频率增加至无穷时，器件的I-V曲线退化成单值函数。光电驱动雪崩二极管忆阻器件将退化成线性电阻。

2)本发明基于雪崩光电二极管设计忆阻器件，由于雪崩光电二极管的制备技术已经完全成熟。因此，相比于使用铁电材料的忆阻器件，光电驱动雪崩二极管忆阻器件完全兼容标准微电子工艺，可实现大规模片上集成。并且雪崩光电二极管对于可见光不同波段的响应不同，可以使用不同波长的光照来调节光电驱动雪崩二极管忆阻器件的幅值，从而灵活改变器件阻值。

3)本发明的制作方法过程简单，操作方便。制作出的光电驱动雪崩二极管忆阻器件结构即不违反版图设计规则，也不会用到标准BCD工艺以外的层次，就能使得光电驱动雪崩二极管忆阻器件应用在仿生突触、类脑芯片等设计中。器件特性完全满足忆阻判据，可以为大规模片上集成的忆阻应用提供关键核心器件基础。

附图说明

图1为现有技术中基于铁电隧道结的新型忆阻器件的示意图；

图2为现有技术中基于铁电隧道结的新型忆阻器件的实测图；

图3为本发明一实施例提供的光电驱动雪崩二极管忆阻器件的剖面示意图；

图4为本发明一实施例提供的光电驱动雪崩二极管忆阻器件的寄生结构示意图；

图5为本发明一实施例提供的光电驱动雪崩二极管忆阻器件的实测图；

图6为本发明一实施例提供的光电驱动雪崩二极管忆阻器件的俯视图。

具体实施方式

以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图3-图6所示，一种光电驱动雪崩二极管忆阻器件，包括衬底 P-Sub101、NBL区102、第一环形DN-Well区103、环形P-epi区105、第二DN-Well区104、第一环形浅槽隔离区201、环形N+注入区108、第二环形浅槽隔离区202、环形P-Well区106、N-Well区107、P+ 注入区109、多晶硅环栅203；

所述衬底P-Sub101上设有所述NBL区102，所述NBL区102 上设有所述第一环形DN-Well区103，所述第一环形DN-Well区103 中设有所述第一环形浅槽隔离区201和所述环形N+注入区108，所述第二环形浅槽隔离区202位于所述第一环形DN-Well区103与所述环形P-epi区105的交界处；所述环形P-epi区105内设有所述环形P-Well区106和所述多晶硅环栅203，所述第二DN-Well区104 中设有所述N-Well区107，所述N-Well区107中设有所述P+注入区 109；

所述P+注入区109通过接触孔与金属层1的第一金属层206相连接，所述多晶硅环栅203通过接触孔与金属层1的第二金属层205 相连接，在金属层2的第四金属层301上设有金属通孔302，金属层 1的所述第一金属层206和所述第二金属层205通过所述金属通孔302与金属层2的所述第四金属层301相连接，用作器件的阳极；所述环形N+注入区108通过接触孔与金属层1的第三金属层204相连接，在金属层2的第五金属层303上设有金属通孔304，金属层1的所述第三金属层204通过所述金属通孔304与金属层2的所述第五金属层303相连接，用作器件的阴极；

所述第一环形DN-Well区103中设有所述第一环形浅槽隔离区 201，所述第一环形浅槽隔离区201的内侧与环形N+注入区108外侧边缘接触，所述第一环形浅槽隔离区201的外侧与第一环形DN-Well 区103外侧边缘接触；

所述第一环形DN-Well区103中设有第一环形浅槽隔离区201，第一环形浅槽隔离区201的内、外侧分别与环形N+注入区108外侧边缘、第一环形DN-Well区103外侧边缘接触；

所述P+注入区109周围设有多晶硅环栅203，所述多晶硅环栅 203外侧设有第二环形浅槽隔离区202，所述多晶硅环栅203内侧与所述P+注入区109外侧边缘接触，所述多晶硅环栅203外侧与所述第二环形浅槽隔离区202内侧边缘接触，所述第二环形浅槽隔离区 202外侧与所述环形N+注入区108内侧边缘接触，所述第二环形浅槽隔离区202横跨所述第一环形DN-Well区103和所述环形P-epi区 105的交界处，所述N-Well区107与所述第二DN-Well区104边缘重合。

所述器件结构在施加周期性脉冲信号的条件下达到反偏状态，通过注入的光子信号触发雪崩击穿，导致电压与电流产生尖峰脉冲并出现滞后的现象，提取器件在相同时间的电流与电压，拟合I-V曲线为磁滞回线，器件可以通过外界偏置条件在线性区高阻态与雪崩区低阻态之间灵活切换。

在周期性脉冲信号的激励下。当信号来到器件阴极，器件阳极接地电位时，所述环形N+注入区108、所述第一环形DN-Well区103、所述NBL区102、所述第二DN-Well区104、所述N-Well区107和所述P+注入区109构成反偏二极管结构，在固定幅值和频率的激励信号下，注入的光生载流子使得器件产生雪崩倍增效应。此时电压和电流均出现尖峰脉冲，随后尖峰电压被淬灭至雪崩击穿电压以下，器件两端的电压与电流在相同时间出现滞后现象，从而实现器件在高阻态与低阻态之间的连续调控。

一种光电驱动雪崩二极管忆阻器件的制作方法，包括以下步骤：

步骤一：第一次光刻，在衬底P-Sub101的表面制作NBL区102；

步骤二：第二次光刻，在所述NBL区102上由外而内依次形成第一环形DN-Well区103、环形P-epi区105和第二DN-Well区104；具体为：

然后采用热氧化形成一层二氧化硅薄膜，用来缓解后续工艺步骤形成的氮化硅造成的应力损害。利用化学气相淀积(LPCVD)技术沉积一层氮化硅，作为后续工艺步骤中CMP的停止层。

将光刻胶均匀涂抹在晶圆上，光刻胶曝光和显影，该步骤用于定义浅槽隔离。然后对氮化硅、二氧化硅和隔离浅槽进行刻蚀，去除光刻胶层，利用化学气相淀积(LPCVD)沉积一层二氧化硅，之后利用化学机械抛光，直到氮化硅薄膜层为止，利用热磷酸湿法刻蚀去除氮化硅薄膜层。

步骤三：第三次光刻，在所述环形N+注入区108外侧边缘与所述第一环形DN-Well区103外侧边缘之间形成第一环形浅槽隔离区 201；在所述第一环形DN-Well区103与所述环形P-epi区105的交界处形成第二环形浅槽隔离区202；具体为：

利用场氧(LOCOS)隔离技术，使用热氧化法生长二氧化硅薄膜层作为缓冲层，然后利用化学气相淀积(LPCVD)技术沉积氮化硅，将光刻胶涂在晶圆片上，利用光刻技术定义第一环形浅槽隔离区201、第二环形浅槽隔离区202。然后反应离子将会刻蚀掉第一环形浅槽隔离区201、第二环形浅槽隔离区202上的氮化硅，随后进行场区注入，用于防止场区开启。

步骤四：第四次光刻，在所述环形P-epi区105内形成环形P-Well 区106；

步骤五：第五次光刻，在所述第二DN-Well区104中形成N-Well 区107；具体为：

将光刻胶涂在晶圆上，用于所述环形P-Well区106的定义，然后高能硼离子注入形成局部P型区域，去除光刻胶。将光刻胶涂在晶圆上，用于所述N-Well区107的定义，然后高能磷离子注入形成局部N型区域，去除光刻胶层。

对所述环形P-Well区106和所述N-Well区107进行退火处理，修复离子注入所导致的硅表面的晶体损伤，注入杂质的激活，利用RTP工艺消除杂质的进一步扩散。

步骤六：第六次光刻，在所述N-Well区107中形成多晶硅环栅 203。具体为：

牺牲氧化层的生长，用来捕获硅表面的缺陷。栅氧化层生长，用作晶体管的栅绝缘层，利用化学气相淀积(LPCVD)沉积所述多晶硅环栅203，光刻胶成型，多晶硅刻蚀，要求必须精确从光刻胶得到多晶硅的具体形状，去除光刻胶层。多晶硅氧化，用于缓冲隔离多晶硅和后续步骤形成的氮化硅。利用化学气相淀积(LPCVD)沉积一层氮化硅，氮化硅刻蚀，留下隔离侧墙，精确定位晶体管源区和漏区的离子注入。

步骤七：第七次光刻，在所述第一环形DN-Well区103中形成环形N+注入区108；具体为：

光刻胶成形，用于控制离子的注入，浅深度、重掺杂的砷离子注入，形成所述第一环形DN-Well区103中的N+注入区，去除光刻胶层，形成所述环形N+注入区108。

步骤八：第八次光刻，在所述N-Well区107中形成P+注入区109；具体为：

光刻胶成形，用于控制离子的注入，浅深度、重掺杂的硼离子注入，形成所述N-Well区107中的P+注入区，去除光刻胶层，形成所述P+注入区109。

对所述P+注入区109，所述环形N+注入区108，进行退火处理，并利用RTP工艺消除杂质在注入区的进一步迁移。

步骤九：将所述P+注入区109引出用作光电驱动雪崩二极管忆阻器件的阳极；将所述环形N+注入区108引出用作光电驱动雪崩二极管忆阻器件的阴极。

所述光电驱动雪崩二极管忆阻器件结构，通过所述第二环形浅槽隔离区202、所述多晶硅环栅203将所述环形N注入区108与P+注入区109隔离开来，并且将所述多晶硅环栅203接阳极。由于能级捕获效应将会导致器件暗计数率提高，导致暗载流子触发雪崩效应。因此，通过所述多晶硅环栅203将所述第二环形浅槽隔离区202和所述 P+注入区109隔离开来，用于降低雪崩光电二极管在雪崩偏压下的能级捕获效应，从而降低暗计数率。环形P-Well的存在是为了保证光电驱动雪崩二极管忆阻器件在正常雪崩电压下的稳定工作，用于防止器件的耗尽层的边缘过早击穿，影响器件特性，如图3和图4所示。器件在周期性脉冲信号的条件下达到反偏状态，通过注入的光子信号触发雪崩击穿，导致电压与电流产生尖峰脉冲并出现滞后的现象，提取器件在相同时间的电流与电压，拟合I-V曲线为磁滞回线，器件可以通过外界偏置条件在线性区高阻态与雪崩区低阻态之间灵活切换，如图5所示。并且随着器件激励信号频率的提高，器件的I-V曲线旁瓣面积减小。当激励信号频率增加至无穷时，器件的I-V曲线退化成单值函数。光电驱动雪崩二极管忆阻器件将退化成线性电阻。另外，雪崩光电二极管对于可见光不同波段的响应不同，可以使用不同波长的光照来调节光电驱动雪崩二极管忆阻器件的幅值，从而灵活改变器件阻值。图6为光电驱动雪崩二极管忆阻器件的俯视图，版图形状采用圆形，有利于增加感光面积。

基于光电驱动雪崩二极管忆阻器件结构，所述结构完全兼容标准微电子工艺，当周期性脉冲激励信号来到器件所述阴极，所述阳极接地电位时，所述器件的触发面由所述P+注入区109和所述N-Well区 107构成，当信号导致器件发生雪崩击穿，雪崩电压的大小由所述P+ 注入区109和所述N-Well区107的浓度决定。器件雪崩击穿后，电压与电流出现尖峰脉冲，随后被淬灭。此时在相同时间内，电压与电流出现滞后的现象。上述现象可以实现固定幅值和频率脉冲下的器件阻值的灵活调控。上述结构在固定的偏置条件下可以满足忆阻器的判据条件，即在周期性信号的激励下，器件的I-V曲线呈现磁滞回线。当信号频率增加，磁滞回线的旁瓣面积随着频率的增加而减小。当信号的频率趋近于无穷大，磁滞回线退化为线性函数，器件的非线性特性被线性特性取代。

综合以上所有的内容，本发明提供了一种光电驱动雪崩二极管忆阻器件结构的制作方法，过程简单，操作方便。制作出的光电驱动雪崩二极管忆阻器件结构即不违反版图设计规则，也不会用到标准 BCD工艺以外的层次，就能使得光电驱动雪崩二极管忆阻器件应用在仿生突触、类脑芯片、神经网络等设计中。器件特性完全满足忆阻判据，可以为大规模片上集成的忆阻应用提供关键核心器件基础。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。