一种便于芯片测试的版图结构

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种便于芯片测试的版图结构。

背景技术

通常在芯片的模拟电路设计中，在面临一些不确定因素时，会在设计上预留一些备选方案。这一般通过在版图设计中预留金属选择层metal-option来实现。当芯片被制造出来以后，在测试阶段，可以通过FIB技术改变metal-otpion中预设的金属线连接关系，来验证不同的备选方案电路，或者切断某些不符合设计预期的电路连接。当不确定因素在测试中被排除以后，芯片进入量产设计时，也可以通过metal-option来实现以最少的金属层掩膜mask改动，来降低流片成本。

金属选择Metal-option的设计需求是尽量仅使用一层顶层金属线top metal来实现线路连接的可选择性。这样既方便FIB操作，又节约改掩膜mask的成本，因为top metal的mask价格低于其它的金属层。

在常见的metal-option设计中，通常可以实现一条金属线通向二到三个不同的连接点的可选择性。然而，这限制了可选择性的范围，无法扩展。

发明内容

基于上述问题，本发明提供一种便于芯片测试的版图结构，旨在解决现有技术中流片成本高选择范围低无法扩展等技术问题。

一种便于芯片测试的导电选用结构，包括：

第一导电层，设有若干第一导电线；

第二导电层，设有若干第二导电线，第二导电线与第一导电线在投影平面上具有不平行；

每根第二导电线在投影平面上对应多个通孔；

从投影平面上看，与同一根的第二导电线对应的通孔和第一导电线交错设置；

通过选择通孔将第一导电线和第二导电线进行选择性导电连接。

进一步的，第一导电线沿第一预定方向分开排列。

进一步的，第二导电线沿第二预定方向分开排列。

进一步的，第一预定方向和第二预定方向彼此垂直。

进一步的，第一导电层为顶层导电层。

进一步的，通孔在投影平面上规则排列形成矩阵。

进一步的，通孔上设置预制导电连接块，便于将第一导电线和第二导电线选用连接。

进一步的，第二导电线分为第一导电段和第二导电段；第一导电段与通孔对应；第二导电段将第一导电段连接；

其中，第一导电段的横截面宽度大于第二导电段的横截面宽度。

进一步的，预制导电连接块在投影平面覆盖通孔。

进一步的，通孔为矩形。

本发明的有益技术效果在于：通过两层导电层的交错设置，第二层导电线位置设置通孔，通孔与第一层导电线交错设置，使得每根第一导电线可以通过选择通孔与任意一根第二导电线连接，实现任意组合，扩展选用范围，并且第一导电线和第二导电线均可根据需要进行扩展，可扩展性强，降低流片开发成本，

附图说明

图1为本发明一种便于芯片测试的版图结构的平面投影示意图；

图2为本发明一种便于芯片测试的版图结构的前侧示意图；

图3为本发明一种便于芯片测试的版图结构的左侧示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

参见图1-3，本发明提供一种便于芯片测试的版图结构，包括：

第一导电层(1)，设有若干第一导电线；

第二导电层(2)，设有若干第二导电线，第二导电线与第一导电线在投影平面上具有不平行；

每根第二导电线在投影平面上对应多个通孔(3)；

从投影平面上看，与同一根的第二导电线对应的通孔(3)和第一导电线交错设置；

通过选择通孔(3)将第一导电线和第二导电线进行选择性导电连接。图1-3中，本发明中，A1-A4为第一导电层上的第一导电线，B1-B4为第二导电层的第二导电线，第二导电线和第一导电线在投影平面交错，第二导电线上方对应多个通孔(3)，并且通孔与第一导电线交错设置，如此一来，每根第一导电线均可通过通孔(3)选择性连接到第一导电层中的任意一根第二导电线。如图1中示例性列举其中一种选择，A1连接到B1，A2连接到B2，A3连接到B3，A4连接到B4。第一导电线和第二导电线的数量可以拓展，从而实现更多连接选择方式。

通过两层导电层的交错设置，第二导电线位置设置通孔(3)，通孔(3)与第一层导电线交错设置，每个第一导电线通过通孔均能选择性地连接到每根第二导电线，使得每根第一导电线可以通过选择通孔(3)与任意一根第二导电线连接，实现任意组合，扩展选用范围，并且第一导电线和第二导电线均可根据需要进行扩展，第一导电线和/或第二导电线的数量可以增加，可扩展性强，降低流片开发成本。

进一步的，优选的，第一导电线沿第一预定方向分开排列。优选的，第一导电线沿第二预定方向延伸。

进一步的，优选的，第二导电线沿第二预定方向分开排列。优选的，第二导电线沿第一预定方向延伸。进一步的，优选的，第一预定方向和第二预定方向彼此垂直。

第一导电线和第二导电线垂直设置，是的线路规整，易于线路选择。

进一步的，第一导电线和第二导电线的材质均为金属。

进一步的，通孔(3)在投影平面上规则排列形成矩阵。

从第一预定方向上看，同一条第二导电线对应的通孔(3)在一条直线上，从第二预定方向上看，处于同一第一导电线的相同侧的通孔(3)在一条直线上，从而在投影平面上形成以矩阵排列形式，整个金属选择结构类似棋盘式，规则排列使得在芯片测试需要更改线路连接时有序方便地进行，便于分辨和记录。

进一步的，通孔(3)上设置预制导电连接块(4)，便于将第一导电线和第二导电线选用连接。

进一步的，通孔(3)为矩形形状。当然，通孔(3)也不止矩形形状，可以使正方形、圆形等其他形状。

进一步的，预制导电连接块(4)为矩形形状。预制导电连接块(4)覆盖通孔(3)，适应通孔(3)的形状。

进一步的，第二导电线分为第一导电段和第二导电段；第一导电段与通孔(3)对应；第二导电段将第一导电段连接；

其中，第一导电段的横截面宽度大于第二导电段的横截面宽度。

进一步的，预制导电连接块(4)在投影平面覆盖通孔(3)。

进一步的，第一导电段在投影平面覆盖通孔(3)。

进一步的，通孔(3)的长度方向与第二导电线的延伸方向垂直，通孔(3)的长度大于第二导电线的横截面宽度。

进一步的，预制导电连接块(4)的材质为金属。

进一步的，第一导电层(1)和第二导电层(2)用绝缘介质层隔开；

通孔(3)位于绝缘介质层中。

进一步的，第一导电层为顶层导电层，即顶层金属层。

进一步的，第二导电层(2)在第一导电层(1)之下。结合图2-3，本发明第一导电层(1)为顶层金属层，实现连接选择，第二导电层(2)在下一层。

进一步的，第二导电层(2)为第一导电层(1)相邻的金属层。

具体的，第一到导电层为顶层金属选择层top metal。本发明仅使用一层顶层金属线top metal来实现线路连接的可选择性，并且选择范围广，可以实现与第二导电线的任意组合，方便FIB操作，top metal的mask价格低于其它的金属层，因此又节约改掩膜mask的成本。

进一步的，通孔(3)位于相邻的两根第一导电线的中部，且与相邻的两根第一导电线之间的距离相等。

以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。