显示面板、显示装置及显示面板的制作方法

技术领域

本申请涉及显示面板技术领域，特别是涉及一种显示面板、显示装置及显示面板的制作方法。

背景技术

低温多晶硅半导体(Low Temperature Polycrystalline Silicon，LTPS)和氧化物半导体(Oxide)是显示行业备受关注的两种半导体，它们各具优势。LTPS具有迁移率高，充电快的优势，通常应用在中小尺寸显示装置中，Oxide具有漏电流低，结构简单成本低廉的优势，通常应用在中大尺寸显示装置中。如果能将这两种材料的优势结合在一起，形成LTPO(Low Temperature Polycrystalline Oxide，低温多晶氧化物)产品，可以使显示面板同时具有强驱动能力和低功率消耗的特点，同时适用于高频显示和低频显示，使得显示产品的用户体验大幅提升。

相关技术中，通过CNT Anneal(Contact Anneal，退火)工艺来改善LTPS的器件特性，CNT Anneal工艺来改善LTPS工艺过程中多H(氢)和高温制程会影响到Oxide的少H(氢)工艺制程，H(氢)和Doping(掺杂)离子会扩散至Oxide沟道使得Oxide的器件稳定性变差，亟需改善LTPO显示面板中氧化物半导体薄膜晶体管的器件稳定性。

发明内容

本申请实施例的目的在于提供一种显示面板、显示装置及显示面板的制作方法，以实现改善LTPO显示面板中氧化物半导体薄膜晶体管的器件稳定性。具体技术方案如下：

本申请第一方面提出一种显示面板，包括显示区和非显示区，所述显示区至少包括沿所述显示面板的长度方向间隔设置的多个第一薄膜晶体管和第二薄膜晶体管；

所述第一薄膜晶体管至少包括第一衬底和沿远离所述第一衬底的方向依次设置的第一有源层、第一栅极绝缘层、第一栅极层、第一介质层间绝缘层；

所述第二薄膜晶体管至少包括沿远离所述第一衬底的方向依次设于所述第一介质层间绝缘层一侧的第二有源层、第二栅极绝缘层、第二栅极层、第二介质层间绝缘层；

所述第二介质层间绝缘层设有第一过孔和第二过孔，所述第一薄膜晶体管还包括与所述第一有源层通过所述第一过孔电连接的第一源极和第一漏极，所述第一过孔延伸至所述第一有源层远离所述第一衬底的表面或者内部，所述第一有源层的材质包括多晶硅半导体；

所述第二薄膜晶体管还包括与所述第二有源层通过所述第二过孔电连接第二源极和第二漏极；所述第二过孔延伸至所述第二有源层远离所述第一衬底的表面或者内部，所述第二有源层的材质包括氧化物半导体；

所述显示区的所述第一介质层间绝缘层设有多个第三过孔，所述第三过孔延伸至所述第一栅极绝缘层内，且所述第二栅极绝缘层和所述第二介质层间绝缘层覆盖所述第三过孔。

在本申请的一些实施例中，所述第三过孔的至少部分位于所述第一有源层远离所述第一衬底的表面。

在本申请的一些实施例中，所述第三过孔与所述第一过孔部分重叠，或者所述第三过孔包围所述第一过孔。

在本申请的一些实施例中，所述显示面板的非显示区还包括周边区和弯折区，所述周边区包括第四过孔，所述弯折区包括第五过孔，沿靠近所述第一衬底的方向，所述第四过孔和所述第五过孔依次贯穿所述第二介质层间绝缘层、所述第二栅极绝缘层，并延伸至所述第一衬底内。

在本申请的一些实施例中，所述第一栅极层远离所述第一衬底的一侧还设有存储电容电极，所述存储电容电极与所述第一栅极层之间设有第三栅极绝缘层，所述存储电容电极与所述第一栅极层构成存储电容。

在本申请的一些实施例中，所述第一介质层间绝缘层与所述第二有源层之间设有第一缓冲层，所述第一缓冲层与所述第三过孔相对的位置设有第六过孔，所述第六过孔与所述第三过孔连通。

在本申请的一些实施例中，所述第一有源层和所述第一衬底之间还包括多个沿所述显示面板的长度方向间隔设置的第一遮挡金属，所述第一遮挡金属与所述第一栅极层相对设置，所述第一遮挡金属在所述第一衬底的正投影大于等于所述第一栅极层在所述第一衬底的正投影。

在本申请的一些实施例中，所述第一有源层和所述第一衬底之间还包括第二遮挡金属，所述第二遮挡金属在所述第一衬底的正投影大于等于与所述第四过孔在所述第一衬底的正投影。

本申请第二方面提出一种显示装置，显示装置包括上述第一方面任一实施例中的显示面板。

本申请第三方面提出一种显示面板的制作方法，用于制作上述第一方面任一实施例所述的显示面板，包括以下步骤：

形成第一衬底；

在远离所述所述第一衬底的一侧依次制作第一有源层、第一栅极绝缘层、第一栅极层、第一介质层间绝缘层；

通过第一掩膜版在所述显示区的第一介质层间绝缘层设有多个第三过孔，所述第三过孔延伸至所述第一栅极绝缘层内；

在所述第一介质层间绝缘层上依次形成第二有源层、第二栅极绝缘层、第二介质层间绝缘层；

通过第二掩膜版在所述显示区的第二介质层间绝缘层形成第一过孔和第二过孔，或者通过第二掩膜版在所述显示区的所述第二介质层间绝缘层形成第一过孔，然后通过第三掩膜版在所述显示区的所述第二介质层间绝缘层形成第二过孔；

所述第一源极和所述第一漏极通过所述第一过孔与所述第一有源层电连接，所述第二源极和所述第二漏极通过所述第二过孔与所述第二有源层电连接。

在本申请的一些实施例中，所述非显示区包括周边区和弯折区，在形成所述第三过孔的步骤中还包括以下步骤：

通过所述第一掩膜版在所述周边区的第一介质层间绝缘层形成第四过孔的第一部分，并在所述弯折区的第一介质层间绝缘层形成第五过孔的第一部分，所述第四过孔的第一部分与所述第五过孔的第一部分的延伸深度与所述第三过孔一致。

在本申请的一些实施例中，在形成所述第一过孔或者在形成所述第一过孔和所述第二过孔的步骤中还包括以下步骤：

在所述非显示区的周边区形成所述第四过孔的第二部分，在所述非显示区的弯折区形成所述第五过孔的第二部分，所述第四过孔的第二部分、所述第五过孔的第二部分与所述第四过孔的第一部分、所述第五过孔的第一部分连通，并延伸至所述第一衬底内。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的实施例。

图1为本申请实施例所提供的显示面板在第一种实施例中的示意图；

图2为本申请实施例所提供的显示面板在第二种实施例中的示意图；

图3a为本申请实施例中一种显示面板俯视图；

图3b为本申请实施例中另一种显示面板俯视图；

图4为本申请实施例所提供的显示面板在第三种实施例中的示意图；

图5为本申请实施例所提供的显示面板在第四种实施例中的示意图；

图6为本申请实施例所提供的显示面板在第五种实施例中的示意图；

图7为本申请实施例所提供的显示面板在第六种实施例中的示意图；

图8为本申请实施例所提供的显示面板在第七种实施例中的示意图；

图9为本申请实施例所提供的显示面板在第八种实施例中的示意图；

图10为本申请实施例所提供的显示面板在第九种实施例中的示意图；

图11为本申请实施例所提供的显示面板在第十种实施例中的示意图；

图12为本申请实施例所提供的显示面板在第十一种实施例中的示意图；

图13为本申请实施例所提供的显示面板在第十二种实施例中的示意图；

图14为本申请实施例所提供的显示面板在第十三种实施例中的示意图。

附图标记如下：

第一衬底100，第一PI衬底110，第一阻挡层120，第二PI衬底130，第三阻挡层140，第四阻挡层150，第二缓冲层160；

第一薄膜晶体管200，第一有源层210，第一栅极绝缘层220，第一栅极层230，第一介质层间绝缘层240，第一过孔250，第一源极250a，第一漏极250b，存储电容电极260，第三栅极绝缘层270，第一缓冲层280，第一遮挡金属290；

第二薄膜晶体管300，第二有源层310，第二栅极绝缘层320，第二栅极层330，第二介质层间绝缘层340，第二过孔350，第二源极350a，第二漏极350b；

第三过孔400；

周边区500，第四过孔510，第二遮挡金属520，源漏极金属线530；

弯折区600，第五过孔610；

区域a。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员基于本申请所获得的所有其他实施例，都属于本申请保护的范围。

如图1至图2所示，本申请第一方面提出一种显示面板，显示面板包括显示区和非显示区，显示区至少包括沿显示面板的长度方向间隔设置的多个第一薄膜晶体管200和第二薄膜晶体管300。第一薄膜晶体管200至少包括第一衬底100和沿远离第一衬底100的方向依次设置的第一有源层210、第一栅极绝缘层220、第一栅极层230、第一介质层间绝缘层240。第二薄膜晶体管300至少包括沿远离第一衬底100的方向依次设于第一介质层间绝缘层240一侧的第二有源层310、第二栅极绝缘层320、第二栅极层330、第二介质层间绝缘层340。第二介质层间绝缘层340设有第一过孔250和第二过孔350，第一有源层210通过第一过孔250电连接的第一源极250a和第一漏极250b；第一过孔250延伸至第一有源层210远离第一衬底100的表面或者内部；第一有源层210的材质包括多晶硅半导体。第二有源层310通过第二过孔350电连接第二源极350a和第二漏极350b；第二过孔350延伸至第二有源层310远离第一衬底100的表面或者内部；第二有源层310的材质包括氧化物半导体。显示区的第一介质层间绝缘层240设有多个第三过孔400，第三过孔400延伸至第一栅极绝缘层220内，且第二栅极绝缘层320和第二介质层间绝缘层340覆盖第三过孔400。

在本实施例中，第一薄膜晶体管200包括第一有源层210，第一有源层210的材质包括多晶硅(poly silicon)半导体，具体可以为低温多晶硅半导体(LTPS)，第二薄膜晶体管300包括第二有源层310，第二有源层310的材质包括氧化物半导体(Oxide)，具体可以为IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)，第一薄膜晶体管(LTPS TFT)200和第二薄膜晶体管(Oxide TFT)300结合形成LTPO(Low Temperature Polycrystalline Oxide，低温多晶硅氧化物)产品，LTPO显示面板同时具有强驱动能力和低功率消耗的特点。CNTAnneal用于改善LTPS的器件特性，但是此过程中多H(氢)和高温制程会影响到Oxide的少H(氢)工艺制程，H(氢)和Doping(掺杂)离子会扩散至Oxide沟道使得Oxide的器件稳定性变差；所以，在形成第二薄膜晶体管300之前，通过在第一介质层间绝缘层240上开设有多个第三过孔400，并延伸至第一栅极绝缘层220内，通过第三过孔400进行CNT Anneal工艺，使第一栅极绝缘层220与第一有源层210间界面的氢通过第三过孔400逸出，增大第一薄膜晶体管200的亚阈值摆幅，提升LTPO显示面板的显示效果；可以理解的，在此时并未形成第二薄膜晶体管300，CNT Anneal工艺不会对氧化物半导体产生影响。CNT Anneal工艺完成后，再依次形成第二有源层310、第二栅极绝缘层320、第二栅极层330和第二介质层间绝缘层340，随后形成第一过孔250和第二过孔350。进一步的，第三过孔400在第一有源层210的正投影可以与第一有源层210错开设置。

相关技术中，在形成第二介质层间绝缘层340之后进行CNT Anneal工艺，即形成第二薄膜晶体管(Oxide TFT)300后通过第一过孔250进行CNT Anneal工艺，随后再开设第二过孔350，本申请中将CNT Anneal工艺前置，第一过孔250打开后，就不需要再做CNT Anneal工艺来改善LTPS TFT器件特性，而只需要做缓冲氧化物刻蚀液(BOE，Buffered OxideEtch)刻蚀工艺来改善第一有源层210与第一源极250a和第一漏极250b之间的接触电阻，进而不会影响到第二薄膜晶体管(Oxide TFT)300的器件性能。具体的，CNT Anneal主要用于改善驱动晶体管(Driving TFT)的特性，以下第一薄膜晶体管200均以驱动晶体管为例进行描述。

相关技术中，由于CNT Anneal工艺会影响Oxide TFT器件性能，为改善Oxide TFT器件性能，一方面需要适当增大Oxide TFT的沟道长度，另一方面需要使用双栅Oxide TFT，即Oxide TFT包含底栅和顶栅。本申请通过第三过孔400前置CNT Anneal工艺不会影响到Oxide TFT器件性能，可以减小双栅Oxide TFT底栅和顶栅的沟道尺寸，甚至在减小OxideTFT顶栅沟道尺寸的同时，能将Oxide TFT的底栅以及其对应的底栅栅极信号线去除，仅保留顶栅，即仅保留第二栅极层330，有效提升开口率，减小功耗，提升显示效果和良率。

其中，第一过孔250可以延伸至第一有源层210远离第一衬底100的表面，第一源极250a或第一漏极250b通过第一过孔250与第一有源层210表面搭接，形成电连接。或者，第一过孔250延伸至第一有源层210的内部，第一有源层210在垂直于第一衬底100表面方向不同深度层的掺杂浓度不同，第一源极250a和第一漏极250b通过第一过孔250与第一有源层210内部电连接，即第一源极250a和第一漏极250b与第一有源层210的各深度层相接触形成侧壁搭接，有效降低接触电阻。

第二过孔350可以延伸至第二有源层310远离第一衬底100的表面，第二源极350a和第二漏极350b通过第二过孔350与第二有源层310表面搭接，形成电连接。或者，第二过孔350延伸至第二有源层310的内部，第二有源层310在垂直于第一衬底100表面方向不同深度层的掺杂浓度不同，第二源极350a和第二漏极350b通过第二过孔350与第二有源层310内部电连接，即第二源极350a和第二漏极350b与第二有源层310的各深度层相接触形成侧壁搭接，有效降低接触电阻。

如图11至图12所示，进一步的，第二源极350a和第二漏极350b与第二有源层310可以是表面搭接，即第二源极350a和第二漏极350b连接第二有源层310的表面。这样可以不破坏第二有源层310的整体结构，提升良品率。

如图1、图2、图5、图6、图7、图8、图9、图11和图12所示，在一些实施例中，第三过孔400的至少部分位于第一有源层210远离第一衬底100的表面。

在本实施例中，考虑到像素设计的实际情况，即在像素PPI(Pixels Per Inch，像素密度单位)较高时，单个子像素的面积较小，因此留给第三过孔400的设置空间也很小，对于不同的像素设计，第三过孔400可以有不同的设计形式。第三过孔400一部分位于第一有源层210或者全部位于第一有源层210表面，即第三过孔400在第一有源层210上的正投影部分落在第一有源层210上，或者第三过孔400在第一有源层210上的正投影全部落在第一有源层210上。

需要说明的是，当第三过孔400一部分位于第一有源层210时，不位于第一有源层210上的第三过孔400的该部分也可延伸至第一栅极绝缘层220以下。

进一步的，当第三过孔400与第一有源层210完全不重合时，第三过孔400也可延伸至第一栅极绝缘层220以下。

为保证第三过孔400与第一有源层210位置相重合或者部分重合，可将第三过孔400对应位置的第一有源层210面积增大，如图3a所示，将方形区域a处的第一有源层210面积增大，保证第三过孔400与第一有源层210位置重合或部分重合。或者，如图3b所示，减小第三过孔400的大小，保证第三过孔400与第一有源层210相重合。

如图6至图9所示，在一些实施例中，第三过孔400与第一过孔250部分重叠，或者第三过孔400包围第一过孔250。

在本实施例中，第三过孔400和第一过孔250部分重叠，能够减小第一过孔250的实际刻蚀面积，提高刻蚀速度，从而提高显示面板的制作效率。另外，第三过孔400不需要包裹住第一过孔250，因此第三过孔400的面积相对较小，但是交叠部分的面积可能会因为工艺的稳定性产生波动。第三过孔400包围第一过孔250，则第一过孔250只需刻蚀第二介质层间绝缘层、第二栅极绝缘层两层，即能实现第一过孔250与第三过孔400的连通，减少了第一过孔250的刻蚀深度，从而提高显示面板的制作效率。

如图1至图2和图4至图13所示，在一些实施例中，多个第三过孔400可以为上述实施例位置中的一种或两种或多种。显示面板中包括多个第三过孔400，第三过孔400至少部分位于第一有源层210远离第一衬底100的表面或者第三过孔400与第一有源层210不接触；第三过孔400与第一过孔250可以为部分重叠或者第三过孔400包围第一过孔250。

在本实施例中，第三过孔400位置为其中的一种或多种的组合，具体数量以及在像素中的位置，可以根据对第一薄膜晶体管200特性改善的效果，以及像素设计Margin(余量)来定。

如图1至图2和图4至图13所示，在一些实施例中，显示面板的非显示区还包括周边(BSM)区500和弯折(Bending)区600，周边区500包括第四过孔510，弯折区600包括第五过孔610，沿靠近第一衬底100的方向，第四过孔510和第五过孔610依次贯穿第二介质层间绝缘层340、第二栅极绝缘层320，并延伸至第一衬底100内。

在本实施例中，由于显示区高PPI的需求，所以部分走线需要设置在非显示区，在非显示区的周边区500设置第四过孔510，第四过孔510用于设置源漏极金属线530，源漏极金属线530用于提供Vdd电压信号。

另外，在柔性显示面板中，显示面板需要在弯折区600进行线路连接，第五过孔610用于周边金属走线与柔性电路板电连接；进一步的，在弯折区600开设多个第五过孔610用于减小弯折应力，提升弯折性能。

如图1至图2和图4至图13所示，在一些实施例中，第一栅极层230远离第一衬底100的一侧还设有存储电容电极260，存储电容电极260与第一栅极层230之间设有第三栅极绝缘层270，存储电容电极260与第一栅极层230构成存储电容。

在本实施例中，存储电容电极260与第一栅极层230构成存储电容，存储电容用来存储数据信号，当像素单元的扫描信号脉冲结束后，存储电容仍能保持驱动晶体管第一栅极层230的电压，即存储电容仍能保持第一薄膜晶体管200的第一栅极层230的电压。

如图13所示，在一些实施例中，第一介质层间绝缘层240与第二有源层310之间设有第一缓冲层280，第一缓冲层280与第三过孔400相对的位置设有第六过孔，第六过孔与第三过孔400连通。

在本实施例中，设置第一缓冲层280可以减少LTPS DTFT中的H扩散至第二薄膜晶体管，从而提升第二薄膜晶体管的性能。并且，设置第一缓冲层280可以在显示面板经受撞击时，通过发生形变来吸收应力，尤其是增强对柔性显示面板的保护。CNT Anneal前置到第一缓冲层280形成后进行，即在形成第一缓冲层280后通过第六过孔和与第六过孔位置相对的第三过孔400进行CNT Anneal，由于第六过孔与第三过孔400位置相同，可以制作第一缓冲层280后由一道工序同时开设第六过孔和第三过孔400。

可以理解的，本申请也可以将CNT Anneal工艺前置到第一介质层间绝缘层240形成后，即在显示面板制作过程中，第一介质层间绝缘层240与第二有源层310之间设置的第一缓冲层280仅用于覆盖第三过孔400，在形成第一缓冲层280之前通过第三过孔400进行CNT Anneal。

如图1至图2和图4至图13所示，在一些实施例中，第一有源层210和第一衬底100之间还包括多个沿显示面板的长度方向间隔设置的第一遮挡金属290，第一遮挡金属290与第一栅极层230相对设置，第一遮挡金属290在第一衬底100的正投影大于等于第一栅极在第一衬底100的正投影。

在本实施例中，第一遮挡金属290与第一栅极层230相对设置，并且第一遮挡金属290在第一衬底100的正投影大于等于第一栅极在第一衬底100的正投影，从而通过第一遮挡金属290实现对第一栅极层230进行遮挡，避免受外界光照的影响，从而避免光生载流子的增多，进而避免驱动晶体管的阈值电压出现波动的情况。

如图1至图2和图4至图13所示，在一些实施例中，第一有源层210和第一衬底100之间还包括第二遮挡金属520，第二遮挡金属520在第一衬底100的正投影大于等于与第四过孔510在第一衬底100的正投影。

在本实施例中，第二遮挡金属520设置在第一有源层210和第一衬底100之间，第二遮挡金属520通过第四过孔510与源漏极金属线530电连接，第一遮挡金属290和第二遮挡金属520为同一层金属，第一遮挡金属290位于发光区，通过在第一遮挡金属290上施加一定的电压，可以改善LTPS DTFT的浮栅效应。一般情况下，需要对第一遮挡金属290开孔，然后通过源漏极金属线530给入Vdd信号，但是，由于高PPI显示面板单个像素的面积本身就很小，不适宜在发光区内开第一遮挡金属290的过孔，故第一遮挡金属290都与第二遮挡金属520相连，第二金属层520通过第四过孔510与源漏极金属线530相连，第二遮挡金属520一方面用于遮光，另一方面用于通过源漏极金属线530向第一遮挡金属290提供VDD信号。

图1-图13中，周边区500和弯折区600过孔处的填充金属，也就是源漏极金属线530。该源漏极金属线530与第一薄膜晶体管200的第一源极250a和第一漏极250b以及第二薄膜晶体管300的第二源极350a和第二漏极350b同层制作.

为了降低第一薄膜晶体管200的第一源极250a和第一漏极250b的电阻，以及为了降低第二薄膜晶体管300的第二源极350a和第二漏极350b的电阻，改善IR Drop(电压降)，现有的OLED工艺制程中，源漏极金属线530与第一源极250a和第一漏极250b以第二源极350a和第二漏极350b一般分层制作，即在原有的第一源极250a和第一漏极250b以第二源极350a和第二漏极350b的基础上，再形成一层金属，即源漏极金属线530，如图14所示，此时，周边区500和弯折区600过孔处的填充金属为源漏极金属线530。本申请第二方面提出一种显示装置，显示装置包括上述第一方面任一实施例中的显示面板。

在本实施例中，显示装置的显示面板中的第一薄膜晶体管200包括第一有源层210，第一有源层210的材质包括多晶硅半导体，具体可以为低温多晶硅半导体(LTPS)，第二薄膜晶体管300包括第二有源层310，第二有源层310的材质包括氧化物半导体(Oxide)，第一薄膜晶体管200(LTPS TFT)和第二薄膜晶体管300(Oxide TFT)结合形成LTPO(LowTemperature Polycrystalline Oxide，低温多晶硅氧化物)产品，LTPO显示面板同时具有强驱动能力和低功率消耗的特点。CNT Anneal用于改善LTPS的器件特性，但是此过程中多H(氢)和高温制程会影响到Oxide的少H(氢)工艺制程，H(氢)和Doping(掺杂)离子会扩散至Oxide沟道使得Oxide的器件稳定性变差；所以，在形成第二薄膜晶体管300之前，通过在第一介质层间绝缘层240上开设有多个第三过孔400，并延伸至第一栅极绝缘层220内，通过第三过孔400进行CNT Anneal工艺，使第一栅极绝缘层220与第一有源层210间界面的氢通过第三过孔400逸出，增大第一薄膜晶体管200的亚阈值摆幅，提升LTPO显示面板的显示效果；可以理解的，在此时并未形成第二薄膜晶体管300，CNT Anneal工艺不会对氧化物半导体产生影响。CNT Anneal工艺完成后，再依次形成第二有源层310、第二栅极绝缘层320、第二栅极层330和第二介质层间绝缘层340，随后形成第一过孔250和第二过孔350。相关技术中，在形成第二介质层间绝缘层340之后进行CNT Anneal工艺，即形成第二薄膜晶体管(OxideTFT)300后通过第一过孔250进行CNT Anneal工艺，本实施例中将CNT Anneal工艺前置，第一过孔250打开后，就不需要再做CNT Anneal工艺来改善LTPS TFT器件特性，而只需要做缓冲氧化物刻蚀液(BOE，Buffered Oxide Etch)刻蚀工艺来改善第一有源层210与第一源极250a和第一漏极250b之间的接触电阻，进而不会影响到第二薄膜晶体管(Oxide TFT)300的器件性能。

本申请第三方面提出一种显示面板的制作方法，用于制作上述第一方面任一实施例中的显示面板，包括以下步骤：

形成第一衬底100。

在远离第一衬底100的一侧依次制作第一有源层210、第一栅极绝缘层220、第一栅极层230、第一介质层间绝缘层240。

通过第一掩膜版在显示区的第一介质层间绝缘层240设有多个第三过孔400，第三过孔400延伸至第一栅极绝缘层220内。

在第一介质层间绝缘层240上依次形成第二有源层310、第二栅极绝缘层320、第二介质层间绝缘层340。

通过第二掩膜版在显示区的第二介质层间绝缘层340形成第一过孔250和第二过孔350，或者通过第二掩膜版在显示区的第二介质层间绝缘层340形成第一过孔250，然后通过第三掩膜版在显示区的第二介质层间绝缘层340形成第二过孔350。

第一源极250a和第一漏极250b通过第一过孔250与第一有源层210电连接，第二源极350a和第二漏极350b通过第二过孔350与第二有源层310电连接。

在本实施例中，通过第一掩膜版在显示区的第一介质层间绝缘层240设有多个第三过孔400，第三过孔400延伸至第一栅极绝缘层220内，通过第三过孔400进行CNT Anneal工艺，将相关技术中在第二介质层间绝缘层340形成后进行CNT Anneal工艺前置，即将CNTAnneal工艺由在形成第二薄膜晶体管300后前置到第二薄膜晶体管300形成之前，避免了此过程中多H(氢)和高温制程会影响到Oxide的少H(氢)工艺制程，H(氢)和Doping(掺杂)离子不会会扩散至Oxide沟道，有利于提升第二薄膜晶体管(Oxide TFT)300的器件稳定性。进一步的，相关技术中，由于CNT Anneal工艺会影响Oxide TFT器件性能，为改善Oxide TFT器件性能，一方面需要适当增大Oxide TFT的沟道长度，另一方面需要使用双栅Oxide TFT，即Oxide TFT包含底栅和顶栅。本申请通过第三过孔400前置CNT Anneal工艺不会影响到Oxide TFT器件性能，可以减小双栅Oxide TFT底栅和顶栅的沟道尺寸，甚至在减小OxideTFT顶栅沟道尺寸的同时，能将Oxide TFT的底栅以及其对应的底栅栅极信号线去除，仅保留顶栅，即仅保留第二栅极层330，有效提升开口率，减小功耗，提升显示效果和良率。

在一些实施例中，非显示区包括周边区500和弯折区600，在形成第三过孔400的步骤中还包括以下步骤：

通过第一掩膜版在周边区500的第一介质层间绝缘层240形成第四过孔510的第一部分，并在弯折区600的第一介质层间绝缘层240形成第五过孔610的第一部分，第四过孔510的第一部分与第五过孔610的第一部分的延伸深度与第三过孔400一致。

在本实施例中，通过第一掩膜版开设第三过孔400、第四过孔510的第一部分和第五过孔610的第一部分，使用相同的掩膜版开设三个过孔，减少工序，提升生产效率。

在一些实施例中，在形成第一过孔250或者在形成第一过孔250和第二过孔350的步骤中还包括以下步骤：

在非显示区的周边区500形成第四过孔510的第二部分，在非显示区的弯折区600形成第五过孔610的第二部分，第四过孔510的第二部分、第五过孔610的第二部分与第四过孔510的第一部分、第五过孔610的第一部分连通，并延伸至第一衬底100内。

在本实施例中，通过第二掩膜版开设第一过孔250、第四过孔510的第二部分和第五过孔610的第二部分；或者，通过第三掩膜版开设第二过孔350、第四过孔510的第二部分和第五过孔610的第二部分，目的均在于可以通过同一个第二掩膜版刻蚀一次形成第一过孔250、第四过孔510的第二部分和第五过孔610的第二部分；或者通过同一个第三掩膜版刻蚀一次形成第二过孔350、第四过孔510的第二部分和第五过孔610的第二部分，能够简化刻蚀工艺，提高生产效率。

进一步的，第四过孔510和第五过孔610沿垂直于第一衬底100方向的深度较大，所以将第四过孔510和第五过孔610分为两道工序进行。

更进一步的，相关技术中，先开设第一过孔250，后进行CNT anneal，再进行boeetch刻蚀第一过孔250处第一有源层210表面的氧化层，来改善第一过孔250处第一有源层210与第一源极250a和第一漏极250b的接触电阻。最后再开设第二过孔350，通过第一过孔250连接第一源极250a和第一漏极250b，通过第二过孔350连接第二源极350a和第二漏极350b。此过程中boe etch刻蚀工序与连接源极和漏极之间间隔了开设第二过孔350工序，容易使第一有源层210长时间暴露造成进一步氧化。

本申请前置了CNT Anneal，将第三过孔400与第四过孔510的第一部分和第五过孔610的第一部分同步开设，第一过孔250和第二过孔350与第四过孔510的第二部分和第五过孔610的第二部分同步开设，可节省工序，提高生产效率。将第一过孔250和第二过孔350同步开设后进行boe etch刻蚀第一有源层210，随后直接进行第一源极250a和第一漏极250b通过第一过孔250与第一有源层210连接，使boe etch刻蚀工序与第一源极250a和第一漏极250b通过第一过孔250与第一有源层210连接工序的时间缩短，避免第一有源层210，降低第一有源层210与第一源极250a和第一漏极250b的接触电阻。

在一些实施例中，第一衬底100包括依次设置的第一PI(Polyimide，聚酰亚胺)衬底110、第一阻挡(barrier)层120、第二PI衬底130、第三阻挡层140、第四阻挡层150和第二缓冲层160。

在本实施例中，第一遮挡金属290和第二遮挡金属520位于第三阻挡层140和第四阻挡层150之间。聚酰亚胺(PI)具有优异的热性能、化学稳定性、介电能力和力学性能，适合作为显示面板的衬底材料。

以上仅为本申请的较佳实施例，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。