改善半导体器件的热载流子注入效应的方法

技术领域

本发明涉及一种半导体集成电路制造方法，特别涉及一种改善半导体器件的热载流子注入效应(hot carrier injection effect，HCI)的方法。

背景技术

随着工艺节点的缩小，半导体器件通常会采用到鳍体(Fin)，以增加栅极对沟道区的控制；同时还会在源漏区中增加嵌入式外延层，以增加沟道区的应力并从而改善沟道区的载流子迁移率。

如图1所示，是现有N型输入输出(IO)器件的制造方法的流程图；现有半导体器件的制造方法通常包括如下结构：

对半导体衬底进行图形化刻蚀形成鳍体；形成由栅介质层和多晶硅(Poly)栅叠加而成的栅极结构。该步骤对应于图1中的步骤S101，Fin/Poly Loop。Loop表示工艺环，即形成Fin和多晶硅栅的所有步骤。

在栅极结构的侧面形成补偿侧墙(offset spacer)；该步骤对应于图1中的步骤S102，offset Spacer DEP。DEP表示沉积工艺。

在栅极结构侧面的补偿侧墙侧面进行自对准的轻掺杂漏(LDD)注入形成LDD区，对LDD区进行退火激活。该步骤对应于图1中的步骤S103，N-IO LDD IMP，N-IO表示所述N型IO器件的形成区域，IMP表示离子注入。

对所述栅极结构的补偿侧墙的侧面外的半导体衬底进行刻蚀形成沟槽，之后在沟槽中填充外延层形成嵌入式外延层，N型IO器件为形成于IO区域的NMOS，嵌入式外延层的材料通常采用SiP。该步骤对应于图1中弄得步骤S104，SiP EPI。

之后，进行源漏注入在栅极结构两侧自对准形成源漏区。该步骤对应于图1中的步骤S105，N-SD IMP。N-SD表示N型器件形成区域的源漏。通常在同一半导体衬底上会同时集成核心(core)区和IO区，core区和IO区中都包括NMOS，步骤S105中，core区和IO区中的NMOS能采用相同的N-SD IMP实现。

形成层间膜(ILD)。该步骤对应于图1中的步骤S106，ILD IMP。

现有方法中，在形成嵌入式外延层的过程中，LDD区的掺杂杂质会掺杂一定的损失，这会对器件的载流子注入效应产生不利影响，特别使对N型输入输出(IO)器件的载流子注入效应产生不利影响。

热载流子注入效应实际上是由沟道中热载流子跃迁到栅极形成，由于电子穿越Si-SiO

发明内容

本发明所要解决的技术问题是提供一种改善半导体器件的热载流子注入效应的方法，能防止LDD区的掺杂杂质损失，从而改善器件的热载流子注入效应。

为解决上述技术问题，本发明提供的改善半导体器件的热载流子注入效应的方法，其特征在于，包括如下步骤：

步骤一、在半导体衬底上形成半导体器件的栅极结构。

步骤二、在所述栅极结构两侧的所述半导体衬底中形成嵌入到所述半导体衬底内部的嵌入式外延层。

步骤三、以所述栅极结构的侧面为自对准条件进行LDD注入形成LDD区，通过将所述LDD注入放置在所述嵌入式外延层的形成之后，以避免所述嵌入式外延层的形成工艺对所述LDD区的掺杂杂质产生损失，从而改善热载流子注入效应。

步骤四、进行源漏注入在所述栅极结构的两侧的所述嵌入式外延层中自对准形成源漏区。

进一步的改进是，所述半导体衬底包括硅衬底。

进一步的改进是，在步骤二之前还包括：

在所述栅极结构的侧面自对准形成补偿侧墙的步骤。

进一步的改进是，所述补偿侧墙通过沉积补偿侧墙介质层，之后对所述补偿侧墙介质层进行全面的各向异性刻蚀形成；

所述补偿侧墙介质层包括氧化层、氮氧化层或氮化层。

进一步的改进是，步骤二包括如下分步骤：

对所述栅极结构两侧的所述半导体衬底进行刻蚀形成第一沟槽；

在所述第一沟槽中填充所述嵌入式外延层。

进一步的改进是，半导体器件包括N型IO器件。

进一步的改进是，步骤二中，所述嵌入式外延层的材料包括SiP。

进一步的改进是，步骤三中，所述LDD注入完成后还包括对所述LDD区进行退火处理的步骤。

进一步的改进是，步骤三中，所述LDD注入采用带角度注入。

进一步的改进是，步骤三完成后，步骤四之前还包括：

在所述栅极结构的两侧的所述补偿侧墙侧面自对准形成第二层侧墙；

步骤四中，所述源漏注入和所述栅极结构两侧的所述第二层侧墙的侧面自对准。

进一步的改进是，步骤四完成后，还包括：

形成层间膜并对所述层间膜进行平坦化。

进一步的改进是，在所述半导体衬底上同时包括核心区和输入输出区，所述N型IO器件位于所述输入输出区。

进一步的改进是，所述输入输出区还包括P型IO器件；

所述核心区包括N型核心器件和P型核心器件。

进一步的改进是，步骤一中，所述栅极结构包括依次叠加的栅介质层和多晶硅栅。

所述层间膜平坦化后的顶部表面和所述多晶硅栅的顶部表面相平，之后还包括：

去除所述多晶硅栅；

在所述多晶硅栅的去除区域形成金属栅。

进一步的改进是，所述栅介质层包括高介电常数层。

和现有中在LDD区形成之后再形成嵌入式外延层不同，本发明将LDD区的形成工艺放置在嵌入式外延层的形成工艺之后，这样能避免嵌入式外延层的形成工艺对LDD区的掺杂杂质产生损失，从而能改善热载流子效应。

本发明特别适用于N型IO器件，即IO器件区中的NMOS，由于N型IO器件的工作电压大，且电子的碰撞产生率高于空穴，故现有技术中的N型IO器件的载流子注入效应较为显著，采用本发明方法后，则能显著降低N型IO器件的热电子注入效应，从而能提高N型IO器件的性能。

本发明中，N型IO器件通常和P型IO器件、N型核心器件和P型核心器件集成在一起制作，由于P型IO器件的空穴碰撞产生率较低，而N型核心器件和P型核心器件的工作电压较低，故P型IO器件、N型核心器件和P型核心器件的热载流子注入效应会低一些，故P型IO器件、N型核心器件和P型核心器件的形成工艺能和现有工艺相同，即对应的LDD区的形成工艺放置在对应的嵌入式外延层之前，也能采用本发明方法形成P型IO器件、N型核心器件和P型核心器件，以进一步改善P型IO器件、N型核心器件和P型核心器件的热载流子注入效应。

本发明将LDD注入工艺放置在嵌入式外延层之后，能使LDD注入采用带角度的注入或增加注入角度，这样能抑制器件沟道效应。

本发明中，低剂量损失能降低离子注入杂质对栅极的穿入，以及能降低能量损失和对晶格损失。

本发明方法并不会给器件带来额外损伤，且工艺复杂度和现有方法相同，故本发明还具有不会额外增加工艺成本以及对器件性能带来不利影响。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有N型IO器件的制造方法的流程图；

图2是本发明实施例改善半导体器件的热载流子注入效应的方法的流程图；

图3是本发明较佳实施例改善半导体器件的热载流子注入效应的方法的流程图；

图4A是现有N型IO器件的制造方法制造的N型IO器件在工作时的晶格温度分布图；

图4B是本发明较佳实施例方法制造的N型IO器件在工作时的晶格温度分布图。

具体实施方式

如图2所示，是本发明实施例改善半导体器件的热载流子注入效应的方法的流程图；如图3所示，是本发明较佳实施例改善半导体器件的热载流子注入效应的方法的流程图；本发明实施例改善半导体器件的热载流子注入效应的方法，其特征在于，包括如下步骤：

步骤一、在半导体衬底上形成半导体器件的栅极结构。

本发明实施例中，所述半导体衬底包括硅衬底。

在一些较佳实施例中，还包括对所述半导体衬底进行图形化形成鳍体的步骤。

所述栅极结构会同时覆盖在所述鳍体的顶部表面和侧面，这样能增加对沟道区的控制，提高器件的性能。

所述栅极结构包括依次叠加的栅介质层和多晶硅栅。

所述栅介质层包括高介电常数层。

图3中，步骤一对应于步骤S201，Fin/Poly Loop。

在一些较佳实施例中，在后续步骤二之前还包括：

在所述栅极结构的侧面自对准形成补偿侧墙的步骤。该步骤对应于图2中的步骤S202，Offset Spacer DEP。

所述补偿侧墙通过沉积补偿侧墙介质层，之后对所述补偿侧墙介质层进行全面的各向异性刻蚀形成。

所述补偿侧墙介质层包括氧化层、氮氧化层或氮化层。

步骤二、在所述栅极结构两侧的所述半导体衬底中形成嵌入到所述半导体衬底内部的嵌入式外延层。

本发明实施例中，步骤二包括如下分步骤：

对所述栅极结构两侧的所述半导体衬底进行刻蚀形成第一沟槽；

在所述第一沟槽中填充所述嵌入式外延层。

在一些较佳实施例中，半导体器件为N型IO器件。所述嵌入式外延层的材料包括SiP。步骤二对应于图3中的步骤203，SiP EPI。

在所述半导体衬底上同时包括核心区和输入输出区，所述N型IO器件位于所述输入输出区。

步骤三、以所述栅极结构的侧面为自对准条件进行LDD注入形成LDD区，通过将所述LDD注入放置在所述嵌入式外延层的形成之后，以避免所述嵌入式外延层的形成工艺对所述LDD区的掺杂杂质产生损失，从而改善热载流子注入效应。

本发明实施例中，所述LDD注入完成后还包括对所述LDD区进行退火处理的步骤。

在一些较佳实施例中，所述LDD注入为N型IO器件的N型LDD注入。对应于图3中的步骤S204，N-IO LDD IMP。

本发明实施例中，所述LDD注入采用带角度注入。

步骤三完成后，步骤四之前还包括：

在所述栅极结构的两侧的所述补偿侧墙侧面自对准形成第二层侧墙；

步骤四、进行源漏注入在所述栅极结构的两侧的所述嵌入式外延层中自对准形成源漏区。

本发明实施例中，所述源漏注入和所述栅极结构两侧的所述第二层侧墙的侧面自对准。

步骤四对应于图3中的步骤S205，N-SD IMP。当所述半导体衬底上同时集成有核心区的NMOS和N型IO器件时，两个NMOS的源漏区能采用相同的N-SD IMP实现。

步骤四完成后，还包括：

形成层间膜并对所述层间膜进行平坦化。该步骤对应于图3中的步骤S206，ILDLOOP。

所述层间膜平坦化后的顶部表面和所述多晶硅栅的顶部表面相平，之后还包括：

去除所述多晶硅栅；

在所述多晶硅栅的去除区域形成金属栅。

本发明实施例中，所述输入输出区还包括P型IO器件；

所述核心区包括N型核心器件和P型核心器件。

和现有中在LDD区形成之后再形成嵌入式外延层不同，本发明将LDD区的形成工艺放置在嵌入式外延层的形成工艺之后，这样能避免嵌入式外延层的形成工艺对LDD区的掺杂杂质产生损失，从而能改善热载流子效应。

本发明特别适用于N型IO器件，即IO器件区中的NMOS，由于N型IO器件的工作电压大，且电子的碰撞产生率高于空穴，故现有技术中的N型IO器件的载流子注入效应较为显著，采用本发明方法后，则能显著降低N型IO器件的热电子注入效应，从而能提高N型IO器件的性能。

本发明中，N型IO器件通常和P型IO器件、N型核心器件和P型核心器件集成在一起制作，由于P型IO器件的空穴碰撞产生率较低，而N型核心器件和P型核心器件的工作电压较低，故P型IO器件、N型核心器件和P型核心器件的热载流子注入效应会低一些，故P型IO器件、N型核心器件和P型核心器件的形成工艺能和现有工艺相同，即对应的LDD区的形成工艺放置在对应的嵌入式外延层之前，也能采用本发明方法形成P型IO器件、N型核心器件和P型核心器件，以进一步改善P型IO器件、N型核心器件和P型核心器件的热载流子注入效应。

本发明将LDD注入工艺放置在嵌入式外延层之后，能使LDD注入采用带角度的注入或增加注入角度，这样能抑制器件沟道效应。

本发明中，低剂量损失能降低离子注入杂质对栅极的穿入，以及能降低能量损失和对晶格损失。

本发明方法并不会给器件带来额外损伤，且工艺复杂度和现有方法相同，故本发明还具有不会额外增加工艺成本以及对器件性能带来不利影响。

如图4A所示，是现有N型IO器件的制造方法制造的N型IO器件在工作时的晶格温度分布图；图4A中，栅极结构102形成于半导体衬底101上，在栅极结构102的两侧形成有LDD区以及包括了嵌入式外延层的源漏区，LDD区的LDD注入和退火工艺会放置在嵌入式外延层形成工艺之前，器件的源区和漏区通过穿过层间膜104的接触孔加电压，N型IO器件工作时漏区会加高电压，在靠近漏区侧的耗尽区103中的电子会加速并产生高温，容易发生HCI效应。

如图4B所示，是本发明较佳实施例方法制造的N型IO器件在工作时的晶格温度分布图。是现有N型IO器件的制造方法制造的N型IO器件在工作时的晶格温度分布图；图4B中，栅极结构202形成于半导体衬底201上，在栅极结构202的两侧形成有LDD区以及包括了嵌入式外延层的源漏区，本发明较佳实施例中，LDD区的LDD注入和退火工艺会放置在嵌入式外延层形成工艺之后，器件的源区和漏区通过穿过层间膜204的接触孔加电压，N型IO器件工作时漏区会加高电压，在靠近漏区侧的耗尽区203中的电子会加速并产生高温，图4A和图4B中，颜色越深的区域温度越大，和图4A的耗尽区103相比较可知，图4B中的耗尽区203中的晶格温度会降低，从而能改善HCI效应。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。