负压产生电路以及芯片

技术领域

本发明涉及集成电路技术领域，更具体的说，涉及一种负压产生电路以及芯片。

背景技术

随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。

电子设备实现各种功能的核心是各种电路系统，基于所需实现的功能，一些电路系统需要连接浮地电压信号，浮地电压信号在0V和预设负电压之间切换。

现有技术中，一般采用负压电荷泵，产生在0V和预设负电压之间切换的浮地电压信号，负压电荷泵的结构复杂，响应速度慢。

发明内容

有鉴于此，本申请提供了一种负压产生电路以及芯片，方案如下：

一种负压产生电路，所述负压产生电路包括：

第一电容，一个极板连接第一节点，所述第一节点用于输出第一电压信号；另一个极板连接第二节点，所述第二节点用于输出第二电压信号；

第一开关，连接输入外部电源电压的端口与所述第一节点；

第二开关，所述第一节点通过所述第二开关接地；

第三开关，所述第二节点通过所述第三开关接地；

其中，所述第一开关、所述第二开关以及所述第三开关基于开关控制信号，使得所述第二电压信号在0V和预设负压信号之间周期性切换，所述预设负压信号等于所述外部电源电压的负值。

优选的，在上述负压产生电路中，所述第一开关为第一晶体管，所述第二开关为第二晶体管，所述第三开关为第三晶体管；

所述第一晶体管的栅极接入第一开关控制信号，源极接入所述第三电压信号，漏极与所述第一节点连接；

所述第二晶体管的栅极接入第二开关控制信号，漏极与所述第一节点连接，源极接地；

所述第三晶体管的栅极接入第三开关控制信号，源极与所述第二节点连接，漏极接地。

优选的，在上述负压产生电路中，所述第一晶体管为PMOS，所述第二晶体管和所述第三晶体管均为NMOS。

优选的，在上述负压产生电路中，所述第一晶体管、所述第二晶体管以及所述第三晶体管分别与逻辑控制器连接，所述逻辑控制器用于生成所述开关控制信号；

所述逻辑控制器用于为所述第一晶体管的栅极输入第一开关控制信号，用于为所述第二晶体管的栅极输入第二开关控制信号，用于为所述第三晶体管的栅极输入第三开关控制信号；

其中，所述第一晶体管与所述第二晶体管不同时导通，所述第二晶体管和所述第三晶体管不同时导通。

优选的，在上述负压产生电路中，所述逻辑控制器包括：

第一输出模块，所述第一输出模块用于基于输入的第一信号，输出第二信号和所述第三开关控制信号；

第二输出模块，所述第二输出模块用于基于所述第二信号，输出所述第一开关控制信号和所述第二开关控制信号；

所述逻辑控制器具有用于输入所述第一信号的输入端、用于输出所述第一开关控制信号的第一输出端、用于输出所述第二开关控制信号的第二输出端、以及用于输出所述第三开关控制信号的第三输出端。

优选的，在上述负压产生电路中，所述第一输出模块包括：第一缓冲器、第一与门、电平转移器、第一反相器、第二反相器、第一或门；所述第一与门为三输入端的与门；

所述第一缓冲器的输入端连接所述逻辑控制器的输入端；

所述第一与门的一个输入端连接所述第一缓冲器的输出端，其另外两个输入端分别连接第三节点和所述第一反相器的输出端，其输出端连接所述电平转移器的输入端；

所述第一反相器的输入端连接所述逻辑控制器的第三输出端；

所述第一或门的一个输入端连接所述第三节点，另一个输入端连接所述第一缓冲器的输出端，其输出端连接第二反相器的输入端；

所述第二反相器的输出端连接所述逻辑控制器的第三输出端；

所述电平转移器的输出端连接第四节点，用于输出所述第二信号。

优选的，在上述负压产生电路中，所述第二输出模块包括：第二或门、第二与门、第二缓冲器和第三缓冲器；所述第二与门为两输入端的与门；

所述第二或门的一个输入端连接所述第四节点，另一个输入端连接所述逻辑控制器的第二输出端，其输出端连接所述第二缓冲器的输入端；

所述第二缓冲器的输出端连接所述逻辑控制器的第一输出端；

所述第二与门的一个输入端连接所述第四节点，另一个输入端连接所述逻辑控制器的第一输出端，其输出端连接所述第三缓冲器的输入端；

所述第三缓冲器的输出端连接所述逻辑控制器的第二输出端。

优选的，在上述负压产生电路中，所述第一输出模块与所述第二输出模块之间连接有电压检测模块，所述电压检测模块用于基于输入的第三信号和所述第二信号，输出第四信号；

所述第二输出模块基于输入的所述第四信号输出所述第一开关控制信号和所述第二开关控制信号。

优选的，在上述负压产生电路中，所述电压检测模块包括：第三反相器、第四反相器、或非门、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第三与门；

所述第三反相器的输入端用于输入所述第三信号，其输出端连接所述或非门的一个输入端；

所述或非门的另一个输入端连接第五节点，其输出端连接第六节点；

所述第三与门的一个输入端输入所述第二信号，另一个输入端连接所述第六节点，其输出端用于输出所述第四信号；

所述第四反相器的输入端用于输入所述第二信号，其输出端连接所述第四晶体管的栅极；

所述第四晶体管的源极连接所述第五节点，其漏极连接所述第五晶体管的漏极，其衬底连接源极；

所述第五晶体管的栅极输入所述第一电压信号，其源极输入所述第二电压信号，其衬底连接源极；

所述第六晶体管的栅极连接所述第六节点，其源极输入所述外部电源电压，其漏极连接所述第五节点，其衬底连接源极；

所述第七晶体管的栅极连接所述第六节点，其漏极连接所述第五节点，其源极接地，其衬底连接源极。

优选的，在上述负压产生电路中，所述第四晶体管和所述第六晶体管均为PMOS，所述第五晶体管和所述第七晶体管均为NMOS。

优选的，在上述负压产生电路中，所述负压产生电路用于为电路模块供电；

所述第一电压信号用于作为所述电路模块的电源电压，所述第二电压信号用于作为所述电路模块的浮地电压信号。

优选的，在上述负压产生电路中，所述负压产生电路与所述电路模块集成在同一芯片，或分别集成在不同的芯片。

本发明还提供了一种芯片，包括上述任一项所述的负压产生电路。

通过上述描述可知，本发明技术方案提供的负压产生电路以及芯片中，所述负压产生电路包括：第一电容，一个极板连接第一节点，所述第一节点用于输出第一电压信号；另一个极板连接第二节点，所述第二节点用于输出第二电压信号；第一开关，连接输入外部电源电压的端口与所述第一节点；第二开关，所述第一节点通过所述第二开关接地；第三开关，所述第二节点通过所述第三开关接地；其中，所述第一开关、所述第二开关以及所述第三开关基于开关控制信号，使得所述第二电压信号在和预设负压信号之间周期性切换，所述预设负压信号等于所述外部电源电压的负值。本发明技术方案提供三个开关以及一个电容即可实现电压在和预设负压信号之间周期性切换的第二电压信号，电路结构简单，响应速度快。而且第一电压信号还可以作为电路模块的电源电压。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。

图1为一种常规负压产生电路的结构示意；

图2为一种常规负压电荷泵的电路图；

图3为本发明实施例提供的一种负压产生电路的电路图；

图4为图3所示电路中一种开关导通状态以及电流流经路径的原理示意图；

图5为图3所示电路中另一种开关导通状态以及电流流经路径的原理示意图；

图6为本发明实施例提供的负压产生电路的具体实现图示；

图7为具有本发明实施例所述负压产生电路的系统电路框图；

图8为本发明实施例提供的一种开关控制信号的时序图；

图9为本发明实施例提供的一种逻辑控制器的电路图；

图10为图9所示电路中各节点的电压时序图；

图11为本发明实施例提供的另一种逻辑控制器的电路图；

图12为本发明实施例提供的一种电压检测模块的电路图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示，图1为一种常规负压产生电路的结构示意，图1所示电路包括：开关K11、开关K12、开关K13、电容C11和负压电荷泵。电容C11的两个极板分别连接节点N11和节点N12，开关K11的连接输入外部电源电压VDD_SUPPLY的端口和节点N11，开关K13连接接地端GND(0电位)和节点N12，开关K12连接负压电荷泵和节点N12。其中，节点N11能够为电路模块提供电源电压VDD，节点N12能够为电路模块提供浮地电压信号VSS。浮地电压信号VSS能够基于三个开关的导通状态在负压电荷泵提供的负压OUT和0V之间切换。

当开关K11和开关K13闭合，开关K12断开时，节点N11电压为外部电源电压VDD_SUPPLY，此时VDD＝VDD_SUPPLY，电路模块由外部电源电压VDD_SUPPLY供电。同时，外部电源电压VDD_SUPPLY给电容C11充电。当开关K11和开关K13断开，开关K12闭合时，节点N12和负压电荷泵导通，VSS＝OUT，电路模块由电容C11放电提供电流。

为了实现浮地电压信号VSS所需的负压OUT，常规技术一般需要采用负压电荷泵，但是负压电荷泵需要四个较大尺寸的MOS开关，还需要两个电容分别作为泵电容和输出稳压电容，故片外器件多、片内电容面积大，控制逻辑复杂，功耗大，而且负压电荷泵电路需要启动时间，系统响应速度慢。负压电荷泵的结构如图2所示。

如图2所示，图2为一种常规负压电荷泵的电路图，所述负压电荷泵包括：开关K14至开关K17、电容C12和电容C13，电容C13的两个极板分别连接节点N13和节点N14，开关K14连接接地端GND和节点N13，开关K15连接输入外部电源电压VDD_SUPPLY的端口和节点N13，开关K16连接输出端VOUT和节点N14，开关K17连接节点N14和接地端GND，电容C12的两个极板分别连接输出端VOUT和接地端GND，输出端VOUT输出负压OUT。

图2所示负压电荷泵需要四个开关以及两个电容，故需要较大的面积以及较大负载的逻辑控制电流。同时，负压电压泵启动时需要给电容C12和电容C13充电，启动时间与该两个电容的大小以及启动电流的大小相关，故两电容的充电会影响响应速度。

通过上述描述可知，现有的负压产生电路需要采用负压电荷泵，电路器件多，面积大，电路结构以及控制方式复杂，各种器件的类型以及开关的衬底电位选择需要严格的设计。

为了解决上述问题，本发明实施例提供了一种负压产生电路，电路结构简单，控制简单，功耗低，响应速度快，片外器件少，电路版图面积小，可靠性好。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

如图3所示，图3为本发明实施例提供的一种负压产生电路的电路图，所述负压产生电路包括：

第一电容C1，所述第一电容C1的一个极板连接第一节点N1，所述第一节点N1用于输出第一电压信号VDD；另一个极板连接第二节点N2，所述第二节点N2用于输出第二电压信号VSS；

第一开关K1，所述第一开关K1连接输入外部电源电压VDD_SUPPLY的端口与所述第一节点N1；

第二开关K2，所述第一节点N1通过所述第二开关K2接地；

第三开关K3，所述第二节点N2通过所述第三开关K3接地，即所述第二节点N2通过所述第三开关K3连接接地端GND；

其中，所述第一开关K1、所述第二开关K2以及所述第三开关K3基于开关控制信号，使得所述第二电压信号VSS在0V和预设负压信号之间周期性切换，所述预设负压信号等于所述外部电源电压VDD_SUPPLY的负值。具体的，通过开关控制信号控制三个开关的导通状态，能够使得所述第二节点N2的电压在GND(0V)和-VDD_SUPPLY之间切换，所述第二节点N2可以通过第三开关K3连接到接地端GND。本发明实施例中接地端GND为系统的接地。

在第一开关K1和第三开关K3导通，且第二开关K2断开时，第一节点N1和输入所述外部电源电压VDD_SUPPLY的端口连接，第二节点N2与接地端GND连接，即VSS＝0V。各个开关状态如图4所示。

如图4所示，图4为图3所示电路中一种开关导通状态以及电流流经路径的原理示意图，此时，所述外部电源电压VDD_SUPPLY通过导通的第一开关K1，给电路模块提供电流，同时能够给第一电容C1充电。虚线箭头表示电流流经路径以及方向。

在第二开关K2闭合，且第一开关K1和第三开关K3断开时，第一节点N1通过导通的第二开关K2与接地端GND连接，第二节点N2与接地端GND断开，各个开关状态如图5所示。

如图5所示，图5为图3所示电路中另一种开关导通状态以及电流流经路径的原理示意图，虚线箭头表示电流流经路径以及方向。基于第一电容C1两端的电压不能突变的原理，有如下关系：

V

VSS＝-VDD_SUPPLY

故第二电压信号VSS变为外部电源电压VDD_SUPPLY的负值，通过简单的电路以及开关控制方式，即可实现负压功能。

第一电容C1两端的电压变化为：

其中，I为第一电容C1的放电电流，t为VSS的负压工作时间。基于I和t以及第一电容C1的大小，可以计算出第一电容C1两极的电压变化ΔV

通过周期性的控制开关导通状态，能够使得第二电压信号VSS在-VDD_SUPPLY和0V之间周期变化，控制好电流I以及周期时间t，选择预设的第一电容C1，能够满足由第一电容C1提供电流，电容两极的电压变化ΔV

本发明实施例所述负压产生电路所使用的电路模块可以为指纹识别芯片中的电路模块。第一电压信号VDD可以作为芯片内部电路模块的供电电源，第二电压信号VSS作为芯片的内部浮地电压信号，接地端GND为0V的系统地，第一电容C1为片外电容。显然，本发明实施例所述负压产生电路不局限于用于指纹识别芯片中的电路模块，也可以为其他任何需要浮地电压信号的电路模块，本发明实施例对其使用场景不作具体限定。

本发明实施例所述负压产生电路，通过三个开关一个电容，即可实现在0V和预设负压信号之间周期性切换的第二电压信号VSS，电路结构简单，控制简单。而且所述负压产生电路无需负压电荷泵，避免了由于采用负压电荷泵需要的启动时间，系统响应速度快，功耗低，不需要额外的电容，故不占用版图面积，不增加片外器件，成本低。

如图6所示，图6为本发明实施例提供的负压产生电路的具体实现图示，基于图3所示方式，所述第一开关K1为第一晶体管MP，所述第二开关K2为第二晶体管MN1，所述第三开关K3为第三晶体管MN2。易知的，晶体管具有栅极、源极和漏极，晶体管作为开关元件，栅极作为控制端，栅极和源极能够等效替换。本申请中，晶体管的衬底电位选择保证PN结不能正偏。

所述第一晶体管MP的栅极接入第一开关控制信号TX1_P，源极接入所述外部电源电压VDD_SUPPLY，漏极与所述第一节点连接，衬底连接源极。所述第二晶体管MN1的栅极接入第二开关控制信号TX1_N，漏极与所述第一节点N1连接，源极接地，即源极连接接地端GND，衬底连接源极。所述第三晶体管MN2的栅极接入第三开关控制信号TX2，源极与所述第二节点N2连接，漏极接地，即漏极连接接地端GND，衬底连接源极。

在图6所示方式中，所述负压产生电路中三个开关均容易通过MOS实现。第一电压信号VDD通过所述第一晶体管MP和所述第二晶体管MN1，在VDD_SUPPLY和0V之间切换，第二电压信号VSS通过所述第三晶体管MN2，与接地端GND连接或是断开。根据第一电压信号VDD和第二电压信号VSS的电压范围，选择所述第一晶体管MP为PMOS，所述第二晶体管MN1和所述第三晶体管MN2均为NMOS。PMOS和NMOS的衬底均连接各自源极。三个开关的实现方式可以基于需求设计为NMOS或是PMOS，不局限于图6所示方式。

通过电流走向，所述第一晶体管MP和所述第三晶体管MN2会走电路模块的电流，为了减小压降(IR drop)，所述第一晶体管MP和所述第三晶体管MN2的尺寸需要根据系统需求设计适当大，满足系统的压降需求。所述第二晶体管MN1无需流过电路模块工作电流，故无需设计太大尺寸，避免占用较大的版图面积。所述第二晶体管MN1的尺寸小于所述第一晶体管MP和所述第三晶体管MN2的尺寸。

如图7所示，图7为具有本发明实施例所述负压产生电路的系统电路框图，结合图3、图6和图7，所述第一晶体管MP、所述第二晶体管MN1以及所述第三晶体管MN2分别与逻辑控制器连接，所述逻辑控制器用于生成所述开关控制信号。所述逻辑控制器用于为所述第一晶体管MP的栅极输入第一开关控制信号TX1_P，用于为所述第二晶体管MN1的栅极输入第二开关控制信号TX1_N，用于为所述第三晶体管MN2的栅极输入第三开关控制信号TX2。

其中，为了避免开关切换过程中，外部电源电压VDD_SUPPLY到接地端GND的通路，以及第一电容C1两极板直接短路的通路，设置所述第一晶体管MP与所述第二晶体管MN1不同时导通，所述第二晶体管MN1和所述第三晶体管MN2不同时导通。

如图8所示，图8为本发明实施例提供的一种开关控制信号的时序图，第一开关控制信号TX1_P作为所述第一晶体管MP的栅极控制电压，第二开关控制信号TX1_N作为所述第二晶体管MN1的栅极控制电压，第三开关控制信号TX2作为所述第三晶体管MN2的栅极控制电压。

如图9所示，图9为本发明实施例提供的一种逻辑控制器的电路图，所述逻辑控制器包括：第一输出模块21，所述第一输出模块21用于基于输入的第一信号TX，输出第二信号TX1_IN_LS和所述第三开关控制信号TX2；第二输出模块22，所述第二输出模块用于基于所述第二信号TX1_IN_LS，输出所述第一开关控制信号TX1_P和所述第二开关控制信号TX1_N。

其中，所述逻辑控制器具有用于输入所述第一信号TX的输入端、用于输出所述第一开关控制信号TX1_P的第一输出端、用于输出所述第二开关控制信号TX1_N的第二输出端、以及用于输出所述第三开关控制信号TX2的第三输出端。

如图9所示，所述第一输出模块21包括：第一缓冲器BUF1、第一与门AND1、电平转移器LS、第一反相器ISLN1、第二反相器ISLN2、第一或门OR1；所述第一与门AND1为三输入端的与门。

其中，所述第一缓冲器BUF1的输入端连接所述逻辑控制器的输入端，以输入第一信号TX，其输出端输出一个信号TX_D。所述第一与门AND1的一个输入端连接所述第一缓冲器BUF1的输出端，其另外两个输入端分别连接第三节点N3和所述第一反相器ISLN1的输出端，其输出端连接所述电平转移器LS的输入端。所述第一反相器ISLN1的输入端连接所述逻辑控制器的第三输出端。所述第一或门OR1的一个输入端连接所述第三节点N3，另一个输入端连接所述第一缓冲器BUF1的输出端，其输出端连接第二反相器ISLN2的输入端。所述第二反相器ISLN2的输出端连接所述逻辑控制器的第三输出端。所述电平转移器LS的输出端连接第四节点N4，用于输出所述第二信号TX1_IN_LS。

如图9所示，所述第二输出模块22包括：第二或门OR2、第二与门AND2、第二缓冲器BUF2和第三缓冲器BUF3；所述第二与门AND2为两输入端的与门。

其中，所述第二或门OR2的一个输入端连接所述第四节点N4，另一个输入端连接所述逻辑控制器的第二输出端，其输出端连接所述第二缓冲器BUF2的输入端。所述第二缓冲器BUF2的输出端连接所述逻辑控制器的第一输出端。所述第二与门AND2的一个输入端连接所述第四节点N4，另一个输入端连接所述逻辑控制器的第一输出端，其输出端连接所述第三缓冲器BUF3的输入端。所述第三缓冲器BUF3的输出端连接所述逻辑控制器的第二输出端。

基于图9所示逻辑控制器，能够产生如图8所示时序图，控制图6所示电路输出VSS在0V和-VDD_SUPPLY之间周期切换的浮地电压信号。所述逻辑控制器由第一信号TX控制，第一信号TX可以由通过数字逻辑电路提供，是周期为T，占空比为50％的方波信号。需要说明的是，本申请中方波信号的占空比可以基于需求限定，不限于50％。

如图10所示，图10为图9所示电路中各节点的电压时序图，能够产生系统所需逻辑控制信号，避免了所述第一晶体管MP与所述第二晶体管MN1的同时导通，避免了所述第二晶体管MN1和所述第三晶体管MN2的同时导通。实现了第二电压信号VSS在0V和-VDD_SUPPLY之间周期切换。

通过上述逻辑控制器和电压时序，通过简单的电路结构以及控制逻辑实现了第二电压信号VSS需要的负压，相比于传统负压电荷泵电路，

电路结构简单，节省了版图面积，降低了电路功耗，减小了系统响应时间，电路及其简单。

如图11所示，图11为本发明实施例提供的另一种逻辑控制器的电路图，基于图9所示方式，图11所示方式中，所述第一输出模块21与所述第二输出模块22之间连接有电压检测模块，所述电压检测模块用于基于输入的第三信号POR_IN和所述第二信号TX1_IN_LS，输出第四信号TX1。所述第二输出模块22基于输入的所述第四信号TX1输出所述第一开关控制信号TX1_P和所述第二开关控制信号TX1_N。

如图12所示，图12为本发明实施例提供的一种电压检测模块的电路图，所述电压检测模块包括：第三反相器ISLN3、第四反相器ISLN4、或非门NOR、第四晶体管MP41、第五晶体管MN51、第六晶体管MP62、第七晶体管MN72和第三与门AND3。其中，所述第四晶体管MP41和所述第六晶体管MP62均为PMOS，所述第五晶体管MN51和所述第七晶体管MN72均为NMOS。

所述第三反相器ISLN3的输入端用于输入所述第三信号POR_IN，其输出端连接所述或非门NOR的一个输入端。所述或非门NOR的另一个输入端连接第五节点N5，其输出端连接第六节点N6。所述第三与门AND3的一个输入端输入所述第二信号TX1_IN_LS，另一个输入端连接所述第六节点N6，其输出端用于输出所述第四信号TX1。所述第四反相器ISLN4的输入端用于输入所述第二信号TX1_IN_LS，其输出端连接所述第四晶体管MP41的栅极。

所述第四晶体管MP41的源极连接所述第五节点N5，其漏极连接所述第五晶体管MN51的漏极，其衬底连接源极。所述第五晶体管MN51的栅极输入所述第一电压信号VDD，其源极输入所述第二电压信号VSS，其衬底连接源极。所述第六晶体管MP62的栅极连接所述第六节点N6，其源极输入所述外部电源电压VDD_SUPPLY，其漏极连接所述第五节点N5，其衬底连接源极。所述第七晶体管MN72的栅极连接所述第六节点N6，其漏极连接所述第五节点N5，其源极接地GND，其衬底连接源极。

通过图12所示电压检测模块，能够保证外部电源电压VDD_SUPPLY上电时，电路模块内部能够通过第一电压信号VDD正常上电，所述电压检测模块电路结构简单。

结合图6、图11和图12所示，所述第三信号POR_IN为用于检测外部电源电压VDD_SUPPLY的复位释放信号，所述第三信号POR_IN上电时，所述第三信号POR_IN为低电平，第六晶体管MP62导通，第四晶体管MP41的漏极电压为VDD_SUPPLY，TX1_IN和TX为低电平，TX1为低电平，TX2为高电平，第一晶体管MP与第三晶体管MN2导通，第一节点N1与外部电源电压VDD_SUPPLY相连，第二节点N2连接接地端GND，第一电压信号VDD开始上升，当第一电压信号VDD上升到足够高电平时，第五晶体管MN51导通，第四晶体管MP41受TX1_IN_LS控制，此时也导通，第四晶体管MP41的漏极(第五节点N5)电压逐渐降低接近VSS，所述第三信号POR_IN复位释放之后，为高电平，所述或非门NOR的输出端(第六节点N6)为高电平，第四信号TX1完全由所述第二信号TX1_IN_LS控制。

通过调整第二晶体管MN1、第三晶体管MN2、第四晶体管MP41和第六晶体管MP62的尺寸，能调整第一电压信号VDD的检测电压，保证外部电源电压VDD_SUPPLY上电时，整个系统供电正常。

如上述，本发明实施例所述负压产生电路用于为电路模块供电。所述第一电压信号VDD用于作为所述电路模块的电源电压，所述第二电压信号VSS用于作为所述电路模块的浮地电压信号。其中，所述负压产生电路与所述电路模块集成在同一芯片，或分别集成在不同的芯片。

基于上述实施例，本发明另一实施例还提供了一种芯片，所述芯片包括如上述实施例所述的负压产生电路，芯片采用上述负压产生电路，电路结构简单，功耗低，成本低，响应速度快。

本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的芯片而言，由于其与实施例公开的负压产生电路相对应，所以描述的比较简单，相关之处参见负压产生电路对应部分说明即可。

需要说明的是，在本发明的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。