基于FPGA的数据处理方法、装置、计算机设备和存储介质

技术领域

本申请涉及计算机技术领域，具体地，涉及一种基于FPGA的数据处理方法、装置、计算机设备和存储介质。

背景技术

在数字化趋势日益发展的当前环境下，各行各业由于数据吞吐量的飞速增加，尤其在无人机，雷达，图像传输等技术领域，高速数据存储与回放系统更是有着至关重要的作用。随着行业技术的日新月异，对于高速数据存储与回放系统的要求也越来越高。

FPGA(Field Programmable Gate Array，现场可编程门阵列)由于集成了大量的存储模块和丰富的I/O资源，以及能够实现高速串行数据传输的高速接口模块，在高速数据存储与回放系统当中备受青睐。数据缓存IP核是运用于数据存储与回放领域的FPGA里不可或缺的一环，即使在前后接口处于不同速率，不同容量的系统里，数据仍然可以在其中高速有序传输，实现了数据传输的高稳定性与可靠性。

由于常规的数据缓存IP核无法让工程师对数据的传输信息进行监测，无法对数据的缓存基地址以及缓存区域的大小进行控制，由于高速数据存储与回放系统需要对数据的精确，可控性有很高的要求，常规的IP核模块结构功能无法满足要求。

发明内容

为解决上述技术问题，本申请实施例中提供了一种基于FPGA的数据处理方法、装置、计算机设备和存储介质。

本申请实施例的第一个方面，提供了一种基于FPGA的数据处理方法，该方法应用于IP核，包括：

在IP核内缓存处理原始数据流；

提取原始数据中的索引信息，并根据索引信息标记处理所述原始数据流，生成目标数据流；

向IP核外发送所述原始数据流的索引信息和所述目标数据流，以实现根据所述原始数据流的索引信息，处理所述原始数据流。

在本申请一个可选的实施例中，该方法中的提取原始数据流中的索引信息，包括：

解析所述原始数据流，提取所述原始数据流中每组数据的存储信息和标识信息；

根据所述每组数据的存储信息和标识信息，获取原始数据流中的索引信息。

在本申请一个可选实施例中，该方法中根据索引信息标记处理所述原始数据流，生成目标数据流，包括：

根据所述原始数据流中每组数据的索引信息，依次标记处理所述原始数据中的每组数据；

根据所述原始数据流的索引信息，确定所述每组数据在原始数据流中的序列；

根据所述每组数据所匹配的序列，拼接处理已标记处理的每组数据，生成目标数据流。

在本申请一个可选的实施例中，该方法中的在向IP核外发送所述已标记处理的原始数据之前，包括：

获取目标处理格式，所述目标处理格式用于指示传输原始数据流时的协议格式；

根据目标处理格式，分别转换处理所述目标数据流和所述原始数据流所匹配的索引信息。

在本申请一个可选的实施例中，该方法中的IP核包括控制寄存器模块，其中，所述方法中向IP核外发送所述已标记处理的原始数据流，包括：

向控制寄存器模块发送所述原始数据流的索引信息和目标数据流；

通过所述控制寄存器确定所述原始数据流在存储器中所匹配的目标存储策略，以实现根据所述索引信息，处理所述原始数据流。

在本申请一个可选的实施例中，该方法在处理原始数据流之前，还包括：

通过控制寄存器解析所述索引信息，获取所述原始数据流的存储信息和标识信息；

获取存储器中闲置的目标存储资源；

根据原始数据流的存储信息、标识信息和目标存储资源，确定所述原始数据流在存储器中所匹配的目标存储策略。

在本申请一个可选的实施例中，该方法中的IP核包括FIFO缓存模块，所述在IP核内缓存处理原始数据流，包括：

通过FIFO缓存模块获取原始数据流的读时钟和写时钟；

根据所述写时钟域将原始数据流写进数据缓存空间，并根据所述读时钟域将原始数据流从数据缓存空间中读出。

本申请实施例提供的数据处理方法通过IP核获取数据流后，提取所述数据流的索引信息，根据所述索引信息标注处理所述数据流，并向IP核外传输已标记处理的数据流，以使得根据索引信息配置处理数据流的资源，解决了现有技术中无法精准控制数据的存储和索引，达到了提高数据处理准确率的技术效果。

本申请实施例的第二个方面，提供了一种基于FPGA的数据处理装置，该装置包括：

FIFO缓存模块，用于在IP核内缓存处理原始数据流；

索引提取模块，提取原始数据中的索引信息，并根据索引信息标记处理所述原始数据流，生成目标数据流；

控制寄存器模块，用于向IP核外发送所述原始数据流的索引信息和所述目标数据流，以实现根据所述原始数据流的索引信息，处理所述原始数据流。

本申请实施例的第三个方面，提供了一种计算机设备，包括：包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现如上任一项方法的步骤。

本申请实施例的第四个方面，提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，计算机程序被处理器执行时实现如上任一项的方法的步骤。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请一个实施例提供的基于FPGA的数据处理方法的应用场景示意图；

图2为本申请一个实施例提供的基于FPGA的数据处理方法的流程图1；

图3为本申请一个实施例提供的基于FPGA的数据处理方法的流程图2；

图4为本申请一个实施例提供的基于FPGA的数据处理方法的流程图3；

图5为本申请一个实施例提供的基于FPGA的数据处理方法的流程图4；

图6为本申请一个实施例提供的基于FPGA的数据处理方法的流程图5；

图7为本申请一个实施例提供的基于FPGA的数据处理方法的流程图6；

图8为本申请一个实施例提供的基于FPGA的数据处理方法的流程图7；

图9为本申请一个实施例提供的基于FPGA的数据处理装置结构示意图1；

图10为本申请一个实施例提供的基于FPGA的数据处理装置结构示意图2；

图11为本申请一个实施例提供的计算机设备结构示意图。

具体实施方式

在实现本申请的过程中，发明人发现，目前的IP核在进行数据存储过程中，无法精准查找及配置存储科技，造成的存储效率较差。

针对上述问题，本申请实施例中提供了基于FPGA的数据处理方法。

目前的技术方案里，由于常规的数据缓存IP核无法让工程师对数据的传输信息进行监测，无法对数据的缓存空间大小进行设置，以及对具体数据缓存位置的查找困难且时间久，然而高速数据存储系统需要满足对大量数据进行存储，需要满足对数据进行分析的精确性，便捷性，常规的IP核模块结构功能无法满足要求。

针对于上述高清视频因图像处理过程造成的资源损耗过大的问题，本专利实施例提供了一种视频处理方法，通过索引提取模块对数据进行辅助信息添加和数据传输的关键信息进行索引提取，通过索引信息，能够精准控制数据的缓存区域基地址以及缓存区域大小，最终能够实现对数据存储空间的精确控制的技术效果。

本申请实施例中的方案可以采用各种计算机语言实现，例如，面向对象的程序设计语言Java和直译式脚本语言JavaScript等。

为了使本申请实施例中的技术方案及优点更加清楚明白，以下结合附图对本申请的示例性实施例进行进一步详细的说明，显然，所描述的实施例仅是本申请的一部分实施例，而不是所有实施例的穷举。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

以下对本申请实施例提供的基于FPGA的数据处理方法的应用环境作简要说明：

请参见图1，本申请实施例提供的一种基于FPGA的数据处理方法，应用于基于FPGA的数据处理系统10，该基于FPGA的数据处理系统10至少包括一个用于进行数据缓存的配置、交互、处理等功能的缓存IP核，该缓冲IP核至少包括FIFO缓存模块、索引提取模块、AXI总线转换模块和控制寄存器模块，所述FIFO缓存模块用于来自数据源的数据流进行缓存，所述索引提取模块用于对来自FIFO缓存模块的传输数据的索引信息进行提取，AXI总线转换模块和控制寄存器模块通过本地总线与下位机连接。

在本实施例中，FIFO缓存模块通过对从数据源连续传输进IP核的数据流进行缓存，防止造成数据在传输数据中丢失，可以很好的处理跨时钟域传输与数据位宽的转换，FIFO缓存模块与索引提取模块相连，经过缓冲后的数据流入索引提取模块。

基于图1所示的数据处理过程中的数据流，该图中包括两路输入端口与两路输出端口，两路输出端口分别为数据源与所链接的本地总线输入，两路输出端口分别为原始数据传输的AXI总线与索引数据传输的AXI总线，该图中可以包括三路数据流：控制信息数据流，索引信息数据流，以及原始数据流；

控制信息数据流，数据流流入FIFO缓存模块后进行缓存处理，索引提取模块获取该数据流后，进行索引信息提取，原始数据AXI总线转换模块将索引提取模块处理后的原始数据转换为AXI协议格式，并将其发出IP核。

索引数据流，数据流流入FIFO缓存模块后进行缓存处理，索引提取模块获取该数据流后，进行索引信息提取，AXI总线转换模块将经索引提取模块处理后的索引数据转换为AXI协议格式，并将其发出IP核。

原始数据流，寄存器模块获取数据流之后，原始数据AXI总线转换模块将索引提取模块处理后的原始数据转换为AXI协议格式，并将其发出IP核。

请参见图2，以下实施例以上述缓存IP核为执行主体，将本申请实施例提供的方法应用于上述数据的缓存基地址以及缓存区域的大小进行控制为例进行具体说明。本申请实施例提供的基于FPGA的数据处理方法包括如下步骤201-步骤203：

步骤201、在IP核内缓存处理原始数据流。

IP(Intelligent Property)核是具有知识产权核的集成电路芯核总称，IP核在FPGA芯片中是指具有电路功能的模块。

原始数据流是指FPGA芯片中输入IP核的数据，可以包括多种数据类型，如音频类型、视频类型或者其他类型。

步骤202、提取原始数据中的索引信息，并根据索引信息标记处理所述原始数据流，生成目标数据流。

原始数据中的索引信息是指用于存储和检索步骤201中原始数据流时的信息。索引信息至少包括所述数据源中的存储信息和标识信息，其中存储信息至少可以包括数据源的存储地址信息和数据量信息；标识信息至少可以包括如数据源中每组数据的类型及排序或者优先级等信息。

提取原始数据的索引信息，可以通过建立索引表的形式，或者解析数据包的协议的形式数据包的信息通过内部逻辑的判断与译码，对传输数据的索引信息。

步骤203、向IP核外发送原始数据流的索引信息和目标数据流，以实现根据原始数据流的索引信息，处理原始数据流。

向IP核外发送所述已标记处理的原始数据流，至少包括向IP核外部的存储模块发送已标记处理的原始数据流，其中，存储模块至少包括DDR(Double Data Rate，即双倍数据速率)存储模块，或者与IP核所处FPGA所链接的其他存储设备。

通过索引提取模块对数据进行辅助信息添加和数据传输的关键信息进行索引提取，在传输出IP核之后，能够根据索引信息提高数据查找、存储和调试的效率。

本申请实施例中IP核在获取数据流后，进行缓存处理，并提取所述数据流的索引信息，根据所述索引信息标注处理所述数据流，并向IP核外传输已标记处理的数据流，以使得根据索引信息配置处理数据流的资源，解决了现有技术中无法对数据的缓存基地址以及缓存区域的大小进行控制，从而能够根据数据流的索引信息实现了对数据处理的精确控制。

请参见图3，在本申请一个可选实施例中，上述步骤201中在IP核内缓存处理原始数据流，还包括步骤301至步骤302：

步骤301、通过FIFO缓存模块获取原始数据流的读时钟和写时钟。

由于异步FIFO模块中的读写时钟不一致，读写时钟是相互独立的，内部存在数据缓存空间，因此需要单独获取读时钟和写时钟。

步骤302、根据写时钟域将原始数据流写进数据缓存空间，并根据读时钟域将原始数据流从数据缓存空间中读出。

IP核可以包括FIFO缓存模块，通过FIFO缓存模块对传输进入IP核的数据包的信息通过内部逻辑的判断与译码，对传输数据的索引信息进行提取。

本申请实施例通过根据读时钟和写时钟，对数据进行缓存处理，FIFO缓存模块通过对从数据源连续传输进IP核的数据流进行缓存，防止造成数据在传输数据中丢失，并完成跨时钟域传输与数据位宽的转换，FIFO缓存模块与索引提取模块相连，经过缓冲后的数据流入索引提取模块，并向IP核外传输已标记处理的数据流，以使得根据索引信息配置处理数据流的资源，解决了现有技术中无法对数据的缓存基地址以及缓存区域的大小进行控制，从而能够根据数据流的索引信息实现了对数据处理的精确控制。

请参见图4，在本申请一个可选实施例中，上述步骤202中提取原始数据中的索引信息，还包括步骤401至步骤402：

步骤401、解析原始数据流，提取原始数据流中每组数据的存储信息和标识信息。

每组数据的存储信息至少可以用包括地址信息和所需的存储空间，标识信息至少可以包括当前数据在数据流中的序列信息和ID信息。

本申请实施例中可以通过解析所述原始数据流，获取所述原始数据流的包头或者包尾信息；再通过原始数据流的包头或者包尾信息，提取所述原始数据流中每组数据的存储信息和标识信息。

步骤402、根据每组数据的存储信息和标识信息，获取原始数据流中的索引信息。

本申请实施里中获取原始数据流的索引信息，该索引信息用于指示原始数据流的存储信息和标识信息，通过索引信息可以确定处理该元素数据流的资源配置，解决了现有技术中无法对数据的缓存基地址以及缓存区域的大小进行控制，最终实现了提高数据处理效率的技术效果。

请参见图5，在本申请一个可选实施例中，上述步骤202中生成目标数据流，还包括以下步骤501至步骤503：

步骤501、根据原始数据流中每组数据的索引信息，依次标记处理原始数据中的每组数据。

根据所述原始数据流中每组数据的存储信息和标识信息，依次标记处理所述原始数据中的每组数据。

步骤502、根据原始数据流的索引信息，确定每组数据在原始数据流中的序列。

每组数据在原始数据流中的序列用于指示在流入IP核时当前数据在数据流中的排序信息。

根据原始数据流中每组数据的标识信息，确定该每组数据在原始数据流中的序列。

步骤503、根据每组数据所匹配的序列，拼接处理已标记处理的每组数据，生成目标数据流。

以原始数据流包括多帧图像为例：IP核获取原始数据流中的每一帧图像数据，按照索引提取需求，提取当前图像的索引信息，并将索引信息添加至图像中，最后对已添加索引信息的图像进行位拼接，形成索引数据流，即目标数据流，每一帧索引对应每一帧图像数据，从而便于后期的对原始数据进行查找和存储。

请参见图6，在本申请一个可选实施例中，上述步骤203中在向IP核外发送所述已标记处理的原始数据之前，还包括步骤601至步骤602：

步骤601、获取目标处理格式。

所述目标处理格式用于指示传输原始数据流时的协议格式。

步骤602、根据目标处理格式，分别转换处理目标数据流和原始数据流所匹配的索引信息。

原始数据流在流出IP核的时候，可以先获取待接收原始数据流的存储模块所匹配的传输协议，再根据该传输协议对原始数据流进行转换处理。

以目标处理格式为AXI(Advanced eXtensible Interface)协议为例，IP核还可以包括原始数据AXI总线转换模块和索引数据AXI总线转换模块，其中，AXI是一种总线协议，该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。

原始数据流的转换处理可以通过索引提取模块处理后的数据进入原始数据AXI总线转换模块，原始数据AXI总线转换模块将数据转换为AXI协议格式后将数据发出IP核。

原始数据流所匹配的索引信息的转换处理可以通过索引提取模块处理后的数据进入索引数据AXI总线转换模块，索引数据AXI总线转换模块将数据转换为AXI协议格式后将数据发出IP核。

本申请实施例在获取数据流和数据流相匹配的索引信息后，通过协议转换处理，提高了数据传输的效率，解决了现有技术中无法对数据的缓存基地址以及缓存区域的大小进行控制，最终实现了提高数据处理效率的技术效果。

请参见图7，在本申请一个可选实施例中，IP核包括控制寄存器模块，上述步骤303中在向IP核外发送所述已标记处理的原始数据之前，还包括以下步骤701至步骤702：

步骤701、向控制寄存器模块发送目标数据流和索引信息。

控制寄存器模块与索引数据AXI总线转换模块、原始数据AXI总线转换模块相连，从而获取已标记处理的原始数据流和原始数据流相匹配的索引信息。

步骤702、通过控制寄存器确定原始数据流在存储器中所匹配的目标存储策略，以实现根据所述索引信息，处理所述原始数据流。

处理所述原始数据流，可以是根据索引信息配置所述原始数据流的处理资源，也可以是根据索引信息，在存储模块中查找与索引相匹配的标记信息，通过该标记信息从而而查找到的原始数据流中的目标数据。

本申请实施例可以通过文件管理系统对流入IP核的数据进行管理：将该帧数据在文件系统中的地址在接收到该帧数据的同时写入到索引提取模块里，索引信息中便有了该帧数据在系统文件中的存储地址位置。

本申请实施例可通过读写控制寄存器模块对整个IP核的数据处理过程进行控制。

本申请实施例可通过本地总线读写控制该模块达到控制索引数据AXI总线转换模块、原始数据AXI总线转换模块的目的。控制寄存器模块中的寄存器包括但不限于AXI总线地址寄存器，存储空间寄存器，读写指针寄存器，读写使能寄存器。

本申请实施例通过控制寄存器模块，可以控制数据的缓存区域基地址以及缓存区域大小，能够实现对数据存储空间的精确控制，解决了现有技术中无法对数据的缓存基地址以及缓存区域的大小进行控制，最终实现了提高数据处理效率的技术效果。

请参见图8，在本申请一个可选实施例中，IP核包括控制寄存器模块，上述步骤702中通过所述控制寄存器确定所述原始数据流在存储器中所匹配的目标存储策略，还包括以下步骤801至步骤803：

步骤801、通过控制寄存器解析所述索引信息，获取原始数据流的存储信息和标识信息。

步骤802、获取存储器中闲置的目标存储资源。

通过控制寄存器模块中的读写指针能够获取显示出DDR存储模块中的存储闲置信息，根据存储模块的闲置信息存储数据，能够实现高速数据存储系统所需求的数据准确和可控性。

步骤803、根据原始数据流的存储信息、标识信息和目标存储资源，确定原始数据流在存储器中所匹配的目标存储策略。

本申请实施例通过控制寄存器模块，获取存储模块中已存储数据量和剩余存储空间，从而能够控制数据的缓存区域基地址以及缓存区域大小，实现了对数据存储空间的精确控制的技术效果。

应该理解的是，虽然流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

请参见图9，本申请一个实施例提供了一种基于FPGA的数据处理装置900，该装置900包括：

FIFO缓存模块901，用于在IP核内缓存处理原始数据流；

索引提取模块902，用于提取原始数据中的索引信息，并根据索引信息标记处理所述原始数据流，生成目标数据流；

控制寄存器模块903，用于向IP核外发送所述原始数据流的索引信息和所述目标数据流，以实现根据所述原始数据流的索引信息，处理所述原始数据流。

请参见图10，在本申请一个可选实施例中，该装置还包括：AXI总线转换模块904，该AXI总线转换模块，用于获取目标处理格式，并根据目标处理格式，分别转换处理原始数据流和原始数据流所匹配的索引信息。

所述目标处理格式用于指示传输原始数据流时的协议格式。

在本申请一个可选实施例中，该装置900中的FIFO缓存模块901，还用于：

获取原始数据流的读时钟和写时钟；

根据所述写时钟域将原始数据流写进数据缓存空间，并根据所述读时钟域将原始数据流从数据缓存空间中读出。

在申请一个可选实施例中，该装置900中的索引提取模块902，还用于：

在本解析所述原始数据流，提取所述原始数据流中每组数据的存储信息和标识信息；

根据所述每组数据的存储信息和标识信息，获取原始数据流中的索引信息。

在本申请一个可选实施例中，该装置900中的控制寄存器模块903，还用于：

获取所述已标记处理的原始数据流；

通过所述控制寄存器确定所述原始数据流在存储器中所匹配的目标存储策略，以实现根据所述索引信息，处理所述原始数据流。

在本申请一个可选实施例中，该装置900中的控制寄存器模块903，还用于：解析所述索引信息，获取所述原始数据流的存储信息和标识信息；

获取存储器中闲置的目标存储资源；

根据所述所述原始数据流的存储信息、标识信息和目标存储资源，确定所述原始数据流在存储器中所匹配的目标存储策略。

本申请实施例所提供的装置中IP核在获取数据流后，进行缓存处理，并提取所述数据流的索引信息，根据所述索引信息标注处理所述数据流，并向IP核外传输已标记处理的数据流，以使得根据索引信息配置处理数据流的资源，解决了现有技术中无法对数据的缓存基地址以及缓存区域的大小进行控制，从而能够根据数据流的索引信息实现了对数据处理的精确控制。

关于上述基于FPGA的数据处理装置的具体限定可以参见上文中对于基于FPGA的数据处理方法的限定，在此不再赘述。上述基于FPGA的数据处理装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

在一个实施例中，提供了一种计算机设备，该计算机设备的内部结构图可以如图11所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现如上的一种基于FPGA的数据处理方法。包括：包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现如上车辆控制方法中的任一步骤。

在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时可以实现如上数据处理方法中的任一步骤。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。