一种混合漏极增强型GaN高电子迁移率晶体管

技术领域

本发明属于半导体技术领域，涉及一种混合漏极增强型GaN高电子迁移率晶体管。

背景技术

半导体行业在摩尔定律下已经迅速发展了几十年，第一代半导体材料硅凭借着其诸多优势一直都是应用最为广泛的半导体材料，硅工艺也是最为成熟的集成工艺。随着各种大功率设备的应用对电力电子器件耐压、频率等性能的要求越来越高，虽然可以通过不断提升制造工艺来使传统的Si、GaAs器件仍然适用，但成本极大，Si、GaAs等材料本身物理特性的限制也已经不能满足某些应用场景的要求。第三代半导体材料氮化镓(GaN)由于具有较强的抗辐射能力、高击穿电场、高电子迁移率、良好的导热性等优点，能够获得大带宽、高增益、高频耐压、尺寸更小的半导体器件，成为了如今大功率电力电子器件领域的研究热点。AlGaN/GaN HEMT器件利用Ⅲ-Ⅴ族化合物AlGaN/GaN异质结天然形成的二维电子气(2DEG)导电沟道，同时具有良好的频率、耐压和导通特性，在5G技术、快充技术、微波探测等大功率器件方向有着极其广阔的发展空间和应用价值。

发明内容

有鉴于此，本发明的目的在于提供一种混合漏极增强型GaN高电子迁移率晶体管，通过引入p型掺杂AlGaN区来实现器件的增强型；引入肖特基/欧姆接触混合漏极来改善纯欧姆漏极的接触特性，使其与AlGaN势垒层接触表面变得较为平整，能够改善漏端的电场分布；引入漏极场板还具有金属场板的作用，能分散漏端集中的电场，进一步提高器件的耐压。

为达到上述目的，本发明提供如下技术方案：

一种混合漏极增强型GaN高电子迁移率晶体管，包括金属源极1、金属栅极2、P-AlGaN区3、漏极场板4、肖特基漏极5、欧姆漏极6、AlGaN势垒层7、GaN缓冲层8和衬底层9。

所述金属源极1位于AlGaN势垒层7上表面，位于金属栅极2左侧；

所述金属栅极2位于金属源极1和漏极场板4之间，其下表面和P-AlGaN区3接触；

所述P-AlGaN区3位于金属源极1和漏极场板4之间，其上表面和金属栅极2接触，其下表面和AlGaN势垒层7接触；

所述漏极场板4位于金属栅极2右侧，其下表面与肖特基漏极5和欧姆漏极6接触；

所述肖特基漏极5位于金属栅极2与欧姆漏极6之间，并其右侧与欧姆漏极6接触，其上表面与漏极场板4接触，其下表面与AlGaN势垒层7接触；

所述欧姆漏极6位于肖特基漏极5右侧并与其接触，其上表面与漏极场板4接触，其下表面与AlGaN势垒层7接触；

所述AlGaN势垒层7位于金属源极1、P-AlGaN区3、肖特基漏极5、欧姆漏极6的下表面和GaN缓冲层8上表面；

所述GaN缓冲层8位于AlGaN势垒层7下表面和Si衬底层9上表面；

所述衬底层9位于GaN缓冲层8下表面。

可选的，所述P-AlGaN区3掺入P型杂质，杂质浓度具体为4×10

可选的，所述金属源极1和欧姆漏极6的材料为Ti、Al、Ni或Au。

可选的，所述金属栅极2、漏极场板4和肖特基漏极5的材料为Ni或Au。

可选的，所述衬底层9采用的材料为蓝宝石或Si。

可选的，所述金属源极1、金属栅极2、P-AlGaN区3、肖特基漏极4、欧姆漏极5和漏极场板6周围被钝化层覆盖。

可选的，所述漏极场板4的宽度w

可选的，所述肖特基漏极(5)与欧姆漏极(6)的宽度和厚度分别相等。所述肖特基漏极5的宽度w

本发明的有益效果在于：本发明在栅下引入P-AlGaN层，实现了器件的增强型，并使用肖特基/欧姆混合漏极，能改善纯欧姆漏极的接触特性，使其与AlGaN势垒层接触表面变得较为平整，能够改善漏端的电场分布；本发明引入的漏极场板还具有金属场板的作用，能分散漏端集中的电场，进一步提高器件的耐压。

本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。

附图说明

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：

图1为实施例1提供的改进型混合漏极增强型GaN高电子迁移率晶体管结构示意图；

图2为图1所示的改进型混合漏极增强型GaN高电子迁移率晶体管实施案例尺寸示意图；

图3为传统增强型GaN高电子迁移率晶体管结构示意图；

图4为图3所示的增强型GaN高电子迁移率晶体管结构尺寸示意图；

图5为图1和图3所示两种不同器件的转移特性曲线图；

图6为图1和图3所示两种不同曲线的输出特性曲线图；

图7为图1和图3所示两种不同器件的击穿特性；

图8为不同漏极场板长度对改进型器件击穿特性曲线的影响；

图9为不同栅漏间距对改进型器件击穿特性曲线的影响；

附图标记：1-金属源极、2-金属栅极、3-P-AlGaN区、4-漏极场板、5-肖特基漏极、6-欧姆漏极、7-AlGaN势垒层、8-GaN缓冲层、9-衬底层、10-金属漏极。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。

本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

实施例1：

本实施例提供一种混合漏极增强型GaN高电子迁移率晶体管，如图1～图2所示，该器件包括金属源极1、金属栅极2、P-AlGaN区3、漏极场板4、肖特基漏极5、欧姆漏极6、AlGaN势垒层7、GaN缓冲层8、衬底层9。

金属源极1位于AlGaN势垒层7上表面，位于金属栅极2左侧。金属源极1的宽度w

金属栅极2位于金属源极1和漏极场板4之间，其下表面和P-AlGaN区3接触。金属栅极2的宽度w

P-AlGaN区3位于金属源极1和漏极场板4之间，其上表面和金属栅极2接触，其下表面和AlGaN势垒层7接触。P-AlGaN区3的宽度w

漏极场板4位于金属栅极2右侧，其下表面与肖特基漏极5和欧姆漏极6接触。漏极场板4的宽度w

肖特基漏极5位于金属栅极2与欧姆漏极6之间并其右侧与欧姆漏极6接触，其上表面与漏极场板4接触，其下表面与AlGaN势垒层7接触。肖特基漏极5的宽度w

欧姆漏极6位于肖特基漏极5右侧并与其接触，其上表面与漏极场板4接触，其下表面与AlGaN势垒层7接触。欧姆漏极6的宽度w

AlGaN势垒层7位于金属源极1、P-AlGaN区3、肖特基漏极5、欧姆漏极6的下表面和GaN缓冲层8上表面。AlGaN势垒层7的厚度h

GaN缓冲层8位于AlGaN势垒层7小表面和衬底层9上表面。GaN缓冲层8的厚度h

衬底层9位于GaN缓冲层8下表面。衬底层9的厚度h

实施例1的晶体管器件尺寸详见表1。

表1实施例1的晶体管器件尺寸参数表

对比实验：

将实施例1的混合漏极增强型GaN高电子迁移率晶体管与传统增强型GaN高电子迁移率晶体管进行性能对比分析。

如图3～图4所示，传统增强型GaN高电子迁移率晶体管包括金属源极1、金属栅极2、P-AlGaN区3、金属漏极10、AlGaN势垒层7、GaN缓冲层8、衬底层9。

金属源极1位于AlGaN势垒层7上表面，位于金属栅极2左侧；金属源极1的宽度w

金属栅极2位于金属源极1和金属漏极10之间，其下表面和P-AlGaN区3接触；金属栅极2的宽度w

P-AlGaN区3位于金属源极1和金属漏极10之间，其上表面和金属栅极2接触，其下表面和AlGaN势垒层7接触；P-AlGaN区3的宽度w

金属漏极10位于金属栅极2右侧，其下表面与AlGaN势垒层7接触；金属漏极10的宽度w

AlGaN势垒层7位于金属源极1、P-AlGaN区3和金属漏极10的下表面和GaN缓冲层8上表面；AlGaN势垒层7的厚度h

GaN缓冲层8位于AlGaN势垒层7小表面和衬底层9上表面；GaN缓冲层8的厚度h

衬底层9位于GaN缓冲层(8)下表面；衬底层9的厚度h

传统增强型GaN高电子迁移率晶体管器件的尺寸详见表2。

表2增强型GaN高电子迁移率晶体管器件尺寸参数表

图5为T＝300K，V

图6为T＝300K，V

图7为T＝300K，V

图8为T＝300K，V

图9为T＝300K，V

最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。