一种块存储器单粒子翻转防护设计定量评估方法及装置

技术领域

本发明涉及计算机应用技术领域，具体涉及一种块存储器单粒子翻转防护设计定量评估方法和装置。另外，还涉及一种电子设备及非暂态计算机可读存储介质。

背景技术

SRAM型FPGA由于其强大的计算能力和可重复配置的能力，广泛应用在数字信号处理和控制领域。SRAM型FPGA最大的优点是理论上可以无限次反复进行配置，且配置速度非常快。SRAM型FPGA一个最大的缺点就是易失性，掉电后配置数据消失，每次上电都需要重新配置。目前，常用的解决办法是设计一块非易失存储器保存配置数据，上电后SRAM型FPGA自动从非易失存储器中读取配置数据进行配置。SRAM型FPGA对单粒子翻转很敏感，使其在航天领域应用中受到了限制。虽然SRAM型FPGA在航天应用中受到空间辐射粒子的照射易发生单粒子翻转效应，导致信号处理发生错误，但由于SRAM型FPGA的信号处理能力强，使得在航天应用中仍考虑使用SRAM型FPGA。主流SRAM型FPGA厂家如Xilinx等，为防护SRAM型FPGA的单粒子翻转效应，采用了一系列的防护措施。其中，单粒子翻转(SEU)是数字存储单元在单个高能粒子的照射下，存储信息从“0”变成“1”或从“1”变为“0”的现象。SRAM型FPGA的存储资源主要有两大部分：可配置逻辑单元(Configurable Logic Block，CLB)和块存储器(Block RAM，BRAM)。

针对可配置逻辑单元的单粒子翻转防护措施包括：三模冗余(TMR)、部分重配置加定时刷新。可配置逻辑单元的三模冗余防护如图3所示，将可配置逻辑单元中原来一组组合逻辑处理分为三路。输入信号分为独立的三路各经过一组组合逻辑后输出也是独立的三路，这三路输出经过多数表决器(TRV)后输出。多数表决器是这样的一种表决电路，它的输出为三个输入中的多数。例如，三路输入分别为1,1,0，则多数表决器的输出为1。组合逻辑和多数表决器都是利用可配置逻辑单元资源构造的。该种三模冗余防护，可以防止单路的组合逻辑或多数表决器发生单粒子翻转造成的错误。换句话说，信号处理路径上的所有单点故障(单个故障源造成的故障)消除了，FPGA的可靠性能够得到有效提高。可配置逻辑单元实现三模冗余中多数表决器是采用查找表方法。如果将多数表决器的三路输入数据看为地址位，则相应的CLB存储的数据为8bit数据11101000。如果随着时间的积累，CLB中的存储单元发生SEU的次数不断的增加，若TMR防护设计中的两个及两个以上部位(组合逻辑或多数表决器)发生SEU错误，则TMR防护设计已不能纠正错误。为此，需要定时的对CLB存储单元进行刷新，避免SEU错误的累积。

目前，SRAM型FPGA开发出了动态部分重配置功能，即在SRAM型FPGA正常工作期间，对配置数据中的一部分进行重配置，从而实现将正确的码流不断覆盖CLB，有效的避免SEU错误的累积降低TMR的防护效果。BRAM部分提供了SRAM型FPGA在信号处理过程中数据的存储。由于BRAM存储的数据经常性的进行读写操作，通常是变化的数据，因此CLB的动态部分重配置功能不能作用在BRAM上。对于采用TMR进行BRAM的SEU防护，为了对TMR的BRAM数据进行定时刷新以减少SEU错误累积影响，需要利用CLB资源，自行设计数据刷新器，对采用TMR的BRAM中的数据定时刷新，此种防护结构称为BRAM自刷新三模冗余单粒子防护设计。

如图4所示，BRAM资源采用TMR设计，将相同的数据分别存储在3个BRAM中。而FPGA的BRAM通常为双端口设计，即有A、B两个端口独立的接受读取地址进行数据的读取。在数据的写操作上，可根据状态机控制写使能端口WEN，避免A、B两个端口同时对同一地址的数据进行写/写操作或者是读/写操作。因此，BRAM数据刷新由OutB端口输出数据后，经过TRV多数表决器，将表决结果写回DataA。状态机的控制由CLB资源配置为COUNTER实现，同时COUNTER也是TMR防护，并由CLB的动态部分重配置功能进行刷新。COUNTER的主要功能有地址计数，端口使能控制。其具体的结构如图5所示，其用到的少数表决器是这样一种表决器，当自身的数据与其他两路输入数据比较处于少数时，表明自身数据有误，输出指示信号1。CEN_BSCNTR是地址转移使能表决其，其输入为三路CNT_TR信号，只有三路CNT_TR信号都要求地址位转移时，CEN_BSCNTR才输出转移指令。

如图5所示，比较器COMPARATOR实现状态控制避免A、B端口同时的写操作造成冲突。ADDRA_[0|1|2]+WEA[0|1|2]输入的是BRAM的A端口地址和写使能状态；Address_CNTR为B端口地址；Error_indication[0|1|2]为数据表决器Data_Voter中少数表决端口ERROR输出，作为错误指示，即当三路数据中有一路与其他数据不同时，发出错误指示，表示需要修正该路的数据，正确的数据由Data_Voter中的多数表决端口VD输出。比较器COMPARATOR的状态控制如下：(1)Error_indication[0|1|2]未收到错误指示时，WEB写使能不开启，CNT_TR发出地址增量操作，地址计数器跳转至下一个地址。(2)当Error_indication[0|1|2]收到错误指示时，首先比较ADDRA和ADDRB是否一致，如果不一致，说明此时A端口和B端口的操作地址不同，可以对B端口数据实施修正，此时WEB使能开启，写操作周期结束后，CNT_TR发出地址增量操作，对下一个地址的数据进行刷新；如果ADDRA和ADDRB一致，但是WEA写使能未开启，也可对B端口数据实施修正，此时WEB开启，写操作周期结束后，CNT_TR发出地址增量操作，对下一个地址的数据进行刷新。只有ADDRA和ADDRB一致，WEA写使能开启时，WEB关闭，CNT_TR不发出地址增量操作，B端口数据修正处于待命状态。除了BRAM_block0，BRAM_block1和BRAM_block2外，其它的功能块由CLB资源实现，并且这些CLB资源均将采用TMR和部分重配置加定时刷新进行SEU防护。

由于采用了全TMR防护，任一功能块均消除了SRU单点故障，即这些采用TMR的功能块三个中的一个发生SEU，不会造成BRAM输出错误的数据。CLB和BRAM的定时刷新又进一步降低了TMR的功能块三个中的多于一个功能块发生SEU故障的可能性，由此，BRAM的SEU得到极大的减缓。

现有的SEU评估技术主要是对于存储单元的在轨翻转率进行评估。具体方法是，首先对SRAM型FPGA的CLB和BRAM开展器件级地面模拟试验，利用不同能量的高能重离子源和高能质子源对器件进行辐照，记录下辐照粒子的能量、注量及错误数，通过试验数据处理得到CLB和BRAM的SEU截面。再输入任务条件，包括运行时间、运行轨道、屏蔽条件等，对FPGA将要执行任务的轨道上的空间辐射环境进行预计。采用IRPP等模型，输入预计的轨道高能重离子和高能质子能谱和SEU截面数据，可分别得到CLB和BRAM的每个存储单元的SEU翻转率。

虽然，现有的SRAM型FPGA的BRAM模块SEU防护技术，从设计原理上可以有效的减缓SEU效应造成的输出数据错误，但是这些防护需要消耗比较多的额外资源(CLB和BRAM)，为此需要定量的评估采用SEU防护措施的有效性，以供设计人员在消耗的资源和取得的防护效果之间进行权衡。然而，现有的FPGA在轨SEU翻转率的评估方法主要是对单个存储单元，采用SEU防护措施后，单bit错误并不一定能够传递到外部。BRAM的防护措施比较复杂，现有的一些针对防护措施的评估方法不能完全适用于BRAM防护效能的评估。因此，如何设计一种有效、可靠的块存储器单粒子翻转防护设计定量评估成为本领域研究的重要课题。

发明内容

为此，本发明提供一种块存储器单粒子翻转防护设计定量评估方法及装置，以解决现有技术中存在的块存储器单粒子翻转防护设计定量评估方案需要消耗比较多的额外资源，导致配置效率较低的问题。

本发明提供一种块存储器单粒子翻转防护设计定量评估方法，包括：

确定SRAM型FPGA中可配置逻辑单元和块存储器内各模块的存储资源数据、对应的刷新周期以及对应的单位数据翻转率；其中，所述存储资源数据包含第一类存储资源数据、第二类存储资源数据以及第三类存储资源数据；

基于所述第一类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第一块存储器错误率算法模型，得到所述块存储器部位错误导致的错误率；

基于所述第二类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第二块存储器错误率算法模型，得到所述自刷新器错误导致的错误率；

基于所述第三类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第三块存储器错误率算法模型，得到所述表决器错误导致的错误率；

基于所述块存储器部位错误导致的错误率、所述自刷新器错误导致的错误率以及所述表决器错误导致的错误率，得到块存储器错误率定量评估结果。

进一步的，所述第一类存储资源数据为所述块存储器中块存储器模块所用的存储资源数据；所述第二类存储资源数据为所述可配置逻辑单元中比较器模块、地址发生器模块、地址使能器模块所用的存储资源数据；所述自刷新器包括所述比较器模块、所述地址发生器模块以及所述地址使能器模块；所述第三类存储资源数据为所述可配置逻辑单元中数据表决器所用的存储资源数据。

进一步的，所述第一块存储器错误率算法模型对应的算法表达式为：

其中，λ

进一步的，所述第二块存储器错误率算法模型对应的算法表达式为：

M

其中，λ

进一步的，所述第三块存储器错误率算法模型对应的算法表达式为：

其中，λ

进一步的，在同一存储单元的三路中同时出现两路错误的单粒子防护效能情况下，分别获取不同模块错误导致的错误率。

相应的，本发明还提供一种块存储器单粒子翻转防护设计定量评估装置，包括：

确定SRAM型FPGA中可配置逻辑单元和块存储器内各模块的存储资源数据、对应的刷新周期以及对应的单位数据翻转率；其中，所述存储资源数据包含第一类存储资源数据、第二类存储资源数据以及第三类存储资源数据；

基于所述第一类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第一块存储器错误率算法模型，得到所述块存储器部位错误导致的错误率；

基于所述第二类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第二块存储器错误率算法模型，得到所述自刷新器错误导致的错误率；

基于所述第三类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第三块存储器错误率算法模型，得到所述表决器错误导致的错误率；

基于所述块存储器部位错误导致的错误率、所述自刷新器错误导致的错误率以及所述表决器错误导致的错误率，得到块存储器错误率定量评估结果。

进一步的，所述第一类存储资源数据为所述块存储器中块存储器模块所用的存储资源数据；所述第二类存储资源数据为所述可配置逻辑单元中比较器模块、地址发生器模块、地址使能器模块所用的存储资源数据；所述自刷新器包括所述比较器模块、所述地址发生器模块以及所述地址使能器模块；所述第三类存储资源数据为所述可配置逻辑单元中数据表决器所用的存储资源数据。

进一步的，所述第一块存储器错误率算法模型对应的算法表达式为：

其中，λ

进一步的，所述第二块存储器错误率算法模型对应的算法表达式为：

M

其中，λ

进一步的，所述第三块存储器错误率算法模型对应的算法表达式为：

其中，λ

进一步的，在同一存储单元的三路中同时出现两路错误的单粒子防护效能情况下，分别获取不同模块错误导致的错误率。

相应的，本发明还提供一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任意一项所述的块存储器单粒子翻转防护设计定量评估方法的步骤。

相应的，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任意一项所述的块存储器单粒子翻转防护设计定量评估方法的步骤。

采用本发明所述的块存储器单粒子翻转防护设计定量评估方法，能够对块存储器自刷新三模冗余单粒子防护效能进行定量的评估，得到采用单粒子翻转防护措施的块存储器发生故障的概率，以供设计人员在资源使用和防护效果之间进行权衡，有效提高了优化配置的效率和可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。

图1为本发明实施例提供的一种块存储器单粒子翻转防护设计定量评估方法的流程示意图；

图2为本发明实施例提供的一种块存储器单粒子翻转防护设计定量评估方法的完整流程示意图；

图3为本发明实施例提供的CLB的TMR防护结构示意图；

图4为本发明实施例提供的BRAM的TMR防护结构示意图；

图5为本发明实施例提供的BRAM的TMR防护结构图；

图6为本发明实施例提供的一种块存储器单粒子翻转防护设计定量评估装置的结构示意图；

图7为本发明实施例提供的一种电子设备的实体结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获取的所有其他实施例，都属于本发明保护的范围。

下面基于本发明所述的块存储器单粒子翻转防护设计定量评估方法，对其实施例进行详细描述。如图1和图2所示，其为本发明实施例提供的块存储器单粒子翻转防护设计定量评估方法的流程示意图，具体实现过程包括以下步骤：

步骤101：确定SRAM型FPGA中可配置逻辑单元和块存储器内各模块的存储资源数据、对应的刷新周期以及对应的单位数据翻转率。其中，所述存储资源数据包含第一类存储资源数据、第二类存储资源数据以及第三类存储资源数据。具体的，所述第一类存储资源数据为所述块存储器中块存储器模块所用的存储资源数据；所述第二类存储资源数据为所述可配置逻辑单元中比较器模块、地址发生器模块、地址使能器模块所用的存储资源数据；所述自刷新器包括所述比较器模块、所述地址发生器模块以及所述地址使能器模块；所述第三类存储资源数据为所述可配置逻辑单元中数据表决器所用的存储资源数据。

步骤102：基于所述第一类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第一块存储器错误率算法模型，得到所述块存储器部位错误导致的错误率。

具体的，所述第一块存储器错误率算法模型为预设的所述块存储器部位错误导致块存储器错误率算法公式。

在本发明实施例中，所述第一块存储器错误率算法模型对应的算法表达式为：

其中，λ

步骤103：基于所述第二类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第二块存储器错误率算法模型，得到所述自刷新器错误导致的错误率。

具体的，所述第二块存储器错误率算法模型为预设的所述可配置逻辑单元部位中自刷新器错误导致块存储器错误率算法公式。

所述第二块存储器错误率算法模型对应的算法表达式为：

M

其中，λ

步骤104：基于所述第三类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第三块存储器错误率算法模型，得到所述表决器错误导致的错误率。

具体的，所述第三块存储器错误率算法模型为预设的所述可配置逻辑单元部位中表决器错误导致块存储器错误率算法公式。

所述第三块存储器错误率算法模型对应的算法表达式为：

其中，λ

步骤105：基于所述块存储器部位错误导致的错误率、所述自刷新器错误导致的错误率以及所述表决器错误导致的错误率，得到块存储器错误率定量评估结果。

如图4所示，BRAM的输出错误定义为三路A端口输出数据有两路及两路以上的错误，其错误率记为λ

在一个完整实施例中，首先需要确定各模块所用的存储资源情况。如表1所示，由于各部位均采用了TMR，表1所示为单个模块所用资源情况，模块总资源情况应当乘以3。以及确定各部位对应的刷新周期，CLB的动态部分重配置刷新周期t

表1各部位资源情况

进一步的，确定单bit翻转率，CLB部位和BRAM部位的单bit在轨SEU翻转率的评估结果，分别为λ

需要说明的是，由于λ

在BRAM的刷新周期t

由此可知，总的BRAM错误率与刷新时间成正比，若电路仅对BRAM采用TMR防护，而未采用自刷新电路，此时的t

在CLB的刷新周期t

M

在CLB的刷新周期t

综合以上分析，则总的BRAM错误率如公式(4)，通过公式(4)进行计算即可得到块存储器错误率定量评估结果。

λ

采用本发明实施例所述的块存储器单粒子翻转防护设计定量评估方法，能够对块存储器自刷新三模冗余单粒子防护效能进行定量的评估，得到采用单粒子翻转防护措施的块存储器发生故障的概率，以供设计人员在资源使用和防护效果之间进行权衡，有效提高了优化配置的效率和可靠性。

与上述提供的一种块存储器单粒子翻转防护设计定量评估方法相对应，本发明还提供一种块存储器单粒子翻转防护设计定量评估装置。由于该装置的实施例相似于上述方法实施例，所以描述得比较简单，相关之处请参见上述方法实施例部分的说明即可，下面描述的块存储器单粒子翻转防护设计定量评估装置的实施例仅是示意性的。请参考图6所示，其为本发明实施例提供的一种块存储器单粒子翻转防护设计定量评估装置的结构示意图。

本发明所述的一种块存储器单粒子翻转防护设计定量评估装置具体包括如下部分：

目标数据确定单元601，用于确定SRAM型FPGA中可配置逻辑单元和块存储器内各模块的存储资源数据、对应的刷新周期以及对应的单位数据翻转率；其中，所述存储资源数据包含第一类存储资源数据、第二类存储资源数据以及第三类存储资源数据；

第一错误率分析单元602，用于基于所述第一类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第一块存储器错误率算法模型，得到所述块存储器部位错误导致的错误率；

第二错误率分析单元603，用于基于所述第二类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第二块存储器错误率算法模型，得到所述自刷新器错误导致的错误率；

第三错误率分析单元604，用于基于所述第三类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第三块存储器错误率算法模型，得到所述表决器错误导致的错误率；

定量评估单元605，用于基于所述块存储器部位错误导致的错误率、所述自刷新器错误导致的错误率以及所述表决器错误导致的错误率，得到块存储器错误率定量评估结果。

采用本发明实施例所述的块存储器单粒子翻转防护设计定量评估装置，能够对块存储器自刷新三模冗余单粒子防护效能进行定量的评估，得到采用单粒子翻转防护措施的块存储器发生故障的概率，以供设计人员在资源使用和防护效果之间进行权衡，有效提高了优化配置的效率和可靠性。

与上述提供的块存储器单粒子翻转防护设计定量评估方法相对应，本发明还提供一种电子设备。由于该电子设备的实施例相似于上述方法实施例，所以描述得比较简单，相关之处请参见上述方法实施例部分的说明即可，下面描述的电子设备仅是示意性的。如图7所示，其为本发明实施例公开的一种电子设备的实体结构示意图。该电子设备可以包括：处理器(processor)701、存储器(memory)702和通信总线703，其中，处理器701，存储器702通过通信总线703完成相互间的通信。处理器701可以调用存储器702中的逻辑指令，以执行块存储器单粒子翻转防护设计定量评估方法，该方法包括：确定SRAM型FPGA中可配置逻辑单元和块存储器内各模块的存储资源数据、对应的刷新周期以及对应的单位数据翻转率；其中，所述存储资源数据包含第一类存储资源数据、第二类存储资源数据以及第三类存储资源数据；基于所述第一类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第一块存储器错误率算法模型，得到所述块存储器部位错误导致的错误率；基于所述第二类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第二块存储器错误率算法模型，得到所述自刷新器错误导致的错误率；基于所述第三类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第三块存储器错误率算法模型，得到所述表决器错误导致的错误率；基于所述块存储器部位错误导致的错误率、所述自刷新器错误导致的错误率以及所述表决器错误导致的错误率，得到块存储器错误率定量评估结果。

此外，上述的存储器702中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明实施例还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法实施例所提供的块存储器单粒子翻转防护设计定量评估方法，该方法包括：确定SRAM型FPGA中可配置逻辑单元和块存储器内各模块的存储资源数据、对应的刷新周期以及对应的单位数据翻转率；其中，所述存储资源数据包含第一类存储资源数据、第二类存储资源数据以及第三类存储资源数据；基于所述第一类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第一块存储器错误率算法模型，得到所述块存储器部位错误导致的错误率；基于所述第二类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第二块存储器错误率算法模型，得到所述自刷新器错误导致的错误率；基于所述第三类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第三块存储器错误率算法模型，得到所述表决器错误导致的错误率；基于所述块存储器部位错误导致的错误率、所述自刷新器错误导致的错误率以及所述表决器错误导致的错误率，得到块存储器错误率定量评估结果。

又一方面，本发明实施例还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各实施例提供的块存储器单粒子翻转防护设计定量评估方法，该方法包括：确定SRAM型FPGA中可配置逻辑单元和块存储器内各模块的存储资源数据、对应的刷新周期以及对应的单位数据翻转率；其中，所述存储资源数据包含第一类存储资源数据、第二类存储资源数据以及第三类存储资源数据；基于所述第一类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第一块存储器错误率算法模型，得到所述块存储器部位错误导致的错误率；基于所述第二类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第二块存储器错误率算法模型，得到所述自刷新器错误导致的错误率；基于所述第三类存储资源数据、所述刷新周期、所述单位数据翻转率以及预设的第三块存储器错误率算法模型，得到所述表决器错误导致的错误率；基于所述块存储器部位错误导致的错误率、所述自刷新器错误导致的错误率以及所述表决器错误导致的错误率，得到块存储器错误率定量评估结果。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。