像素电路、发光显示装置及其驱动方法

相关申请的交叉引用

本申请要求享有于2019年12月30日提交的韩国专利申请No.10-2019-0178663的优先权，其通过引用的方式结合于此，以用于所有目的，如同在本文中完全阐述一样。

技术领域

本公开内容涉及一种像素电路、发光显示装置及其驱动方法，具体涉及一种能够提高图像质量的像素电路、发光显示装置及其驱动方法。

背景技术

随着信息化社会的进步，对显示图像的各种类型的显示装置的需求增加，近年来，已经广泛使用诸如液晶显示装置(LCD)、量子点发光显示装置(QLED)和发光显示装置的各种类型的显示装置。

在这些显示装置之中的发光显示装置中，被提供驱动电流的发光二极管发射光，并且由于发光显示装置的优异视角和高响应速度，所以发光显示装置被广泛使用。发光显示装置可以以小厚度来实现。

发明内容

然而，发光显示装置具有由于驱动晶体管的阈值电压的不均匀性而导致的图像质量降低的问题。当补偿了发光显示装置中的驱动晶体管的阈值电压，但是驱动晶体管的栅电极的电压波动时，在发光二极管中流动的电流量不是恒定的，因此存在图像质量降低的问题。因此，需要防止驱动晶体管的栅电极的电压波动。

本公开内容的发明人发明了具有新结构的像素电路、发光显示装置及其驱动方法，以便防止图像质量降低。

本公开内容的实施例提供了一种可以补偿驱动晶体管的阈值电压的像素电路、发光显示装置及其驱动方法。

本公开内容的实施例提供了一种可以防止驱动晶体管的栅电极电压由于反冲现象而波动的像素电路、发光显示装置及其驱动方法。

本公开内容不限于上述目的，并且本领域技术人员根据以下描述将能够清楚地理解上面没有提及的其它目的。

根据本公开内容的实施例，提供了一种像素电路，包括：第一晶体管，第一晶体管中的第一电极连接到被提供有第一源电压的第一节点，第二电极连接到第二节点，并且栅电极连接到第三节点；第二晶体管，第二晶体管中的第一电极连接到第一节点，第二电极连接到第三节点，并且栅电极连接到第一栅极线；发光二极管，连接到第一晶体管；第一电容器，第一电容器中的第一电极连接到第三节点，第二电极连接到导电线，导电线被提供有初始化电压并连接到发光二极管的阳极；以及第二电容器，第二电容器中的第一电极连接到第三节点，第二电极连接到提供DC电压的恒压源。

根据本公开内容的实施例，提供了一种发光显示装置，包括：显示面板，包括多条数据线、多条栅极线、多条发光线以及连接到多条数据线、多条栅极线和多条发光线的多个像素；数据驱动器，将数据信号提供给多条数据线；栅极驱动器，将栅极信号提供给多条栅极线，并将发光信号提供给多条发光线；及定时控制器，控制数据驱动器和栅极驱动器，其中，每个像素包括第一晶体管、第二晶体管、发光二极管、第一电容器和第二电容器，在第一晶体管中，第一电极连接到被提供有第一源电压的第一节点，第二电极连接到第二节点，并且栅电极连接到第三节点；在第二晶体管中，第一电极连接到第一节点，第二电极连接到第三节点，并且栅电极连接到第一栅极线；发光二极管连接到第一晶体管；在第一电容器中，第一电极连接到第三节点，第二电极连接到导电线，导电线被提供有初始化电压并连接到发光二极管的阳极；在第二电容器中，第一电极连接到第三节点，第二电极连接到提供DC电压的恒压源。

根据本公开内容的实施例，提供了一种发光显示装置，包括：基板；半导体层，设置在基板上；栅极绝缘膜，设置在半导体层上；栅电极，设置在栅极绝缘膜上并且与半导体层重叠；层间绝缘膜，设置在栅电极上；第一电源线，设置在层间绝缘膜上，并且提供第一源电压，第一电源线的至少一部分与栅电极重叠；源电极，设置在层间绝缘膜上，并且经由第一接触孔与半导体层接触；漏电极，设置在层间绝缘膜上，并且经由第二接触孔与半导体层接触；保护层，设置在第一电源线、源电极和漏电极上；及导电膜，设置在保护层上，导电膜的至少一部分与栅电极重叠。

根据本公开内容的实施例，提供了一种驱动发光显示装置的方法，发光显示装置包括多个像素，在每一个像素中，响应于施加到第一晶体管的栅电极的电压而向发光二极管提供驱动电流，所述方法包括：初始化像素；将数据电压写入像素；采样第一晶体管的阈值电压；及将驱动电流提供给发光二极管，其中，第一晶体管的栅电极被电容耦合到提供DC电压的恒压源。

利用根据本公开内容实施例的像素电路、发光显示装置及其驱动方法，可以提高图像质量。

本公开内容不限于上述优点，并且本领域技术人员根据以下描述将能够清楚地理解以上未提及的其它优点。

附图说明

图1是示出根据本公开内容实施例的发光显示装置的结构的图；

图2是示出根据本公开内容实施例的像素的电路图；

图3是示出图2中所示的像素的操作的时序图；

图4是示出在图3中所示的采样时段和发光时段中第三节点的电压变化的曲线图；

图5A和图5B是示出驱动电流根据图2中所示的像素的元件特性的变化的曲线图；

图6A和图6B是示出根据本公开内容实施例的发光显示装置的截面图；

图7是示出根据本公开内容实施例的驱动发光显示装置的方法的流程图。

具体实施方式

参考下面结合附图详细描述的实施例，本发明的优点、特征及用于实现这些优点或特征的方法将变得显而易见。然而，本发明不限于这些实施例，而是可以以各种形式进行修改。提供这些实施例仅仅是为了完成本发明的公开，并且提供这些实施例是为了完整地将本发明的范围告知本领域技术人员。本发明的范围仅由所附权利要求限定。

为了解释本发明实施例而提供的附图中示出的部件的形状、尺寸、比率、角度、数目等是示例性的，因此本发明不限于示出的细节。在以下描述中，相同的元件由相同的附图标记表示。当确定本发明中涉及的相关已知功能或配置的详细描述使得本发明的要点变得难以理解时，将不进行其详细描述。当在说明书中提及“包括”、“具有”、“由……组成”等时，可以添加另一元件，除非使用“仅”。除非另有说明，否则元件的单数表达可包括两个或更多个元件。

在解释元件时，即使没有明确的描述，也将其解释为包括误差范围。

例如，当使用“在……上”、“在……上方”、“在……下方”、“在……旁边”等描述两个部件之间的位置关系时，除非使用“紧接”或“直接”，否则一个或多个其它部件可设置在两个部件之间。

在描述时间关系时，例如，当使用“在……之后”、“随后”、“下一个”和“在……之前”来描述时间顺序时，可以包括不连续的情况，除非使用“紧接”或“直接”。

在描述信号传输关系时，例如，当“信号从节点A传输到节点B”时，可以包括信号经由另一节点从节点A传输到节点B的情况，除非使用“仅”或“直接”。

应当理解，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应当被这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开内容的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

本发明实施例的特征(元件)可以彼此耦合或组合，或者彼此部分地或整体地分离，并且可以以各种形式在技术上相互链接和驱动。这些实施例可以独立地或组合地实施。

图1是示出根据本公开内容实施例的发光显示装置的结构的图。

参考图1，发光显示装置100包括显示面板110、数据驱动器120、栅极驱动器130和定时控制器140。

显示面板110包括在第一方向上延伸的多条数据线DL1至DLm和在第二方向上延伸的多条栅极线GL1至GLn。第一方向和第二方向彼此垂直，但是本公开内容不限于此。

显示面板110还包括多个像素101。多个像素101连接到多条数据线DL1至DLm和多条栅极线GL1至GLn。每个像素101响应于经由相应数据线传输的数据信号而操作，数据信号响应于经由相应栅极线传输的栅极信号而提供。

数据驱动器120连接到多条数据线DL1至DLm，并经由多条数据线DL1至DLm将数据信号提供给多个像素。数据驱动器120包括多个源极驱动器。多个源极驱动器中的每一个源极驱动器可以由集成电路实现。将由数据驱动器120传输的数据信号施加到像素。

栅极驱动器130连接到多条栅极线GL1至GLn，并将栅极信号提供给多条栅极线GL1至GLn。可以给经由相应栅极线被提供了栅极信号的像素101提供数据信号。

在图中，栅极驱动器130设置在显示面板110的外部，但是本公开内容不限于此。栅极驱动器130可以包括设置在显示面板110中的栅极信号生成单元。栅极驱动器130可以由多个集成电路实现。

在图中，栅极驱动器130设置在显示面板110的一侧，但是本公开内容不限于此。栅极驱动器130可以设置在显示面板110的两侧，设置在左侧的栅极驱动器可以连接到奇数栅极线，设置在右侧的栅极驱动器可以连接到偶数栅极线。

定时控制器140控制数据驱动器120和栅极驱动器130。定时控制器140将数据控制信号提供给数据驱动器120，并将栅极控制信号提供给栅极驱动器130。数据控制信号和栅极控制信号包括垂直同步信号、水平同步信号和起始脉冲。从定时控制器140输出的信号不限于此。

定时控制器140将图像信号提供给数据驱动器120。数据驱动器120基于提供的图像信号和数据控制信号生成数据信号，并将生成的数据信号提供给多条数据线。

图2是示出根据本公开内容实施例的像素的电路图。

参考图2，像素101包括第一晶体管M1、第二晶体管M2、发光二极管LED、第一电容器Cst1和第二电容器Cst2。

在第一晶体管M1中，第一电极连接到被提供有第一源电压EVDD的第一节点N1，第二电极连接到第二节点N2，并且栅电极连接到第三节点N3。第一晶体管M1响应于施加到栅电极的电压，将驱动电流从第一节点N1提供到第二节点N2。给第二节点N2提供与数据信号Vdata对应的电压。第一晶体管M1是生成驱动电流的驱动晶体管。

在第二晶体管M2中，第一电极连接到第一节点N1，第二电极连接到第三节点N3，并且栅电极连接到第一栅极线GL1。当第二晶体管M2导通时，第一节点N1连接到第三节点N3。

发光二极管LED连接到第一晶体管M1。发光二极管LED响应于从第一晶体管M1提供的驱动电流而发光。发光二极管LED包括阳极、阴极和设置在阳极和阴极之间的发光层。发光层设置在阳极和阴极之间，并响应于驱动电流而发光。发光层包括至少一个膜，其可以是有机膜或无机膜。

在第一电容器Cst1中，第一电极连接到第三节点N3，第二电极连接到被提供有初始化电压Vini的导电线VL3。第一电容器Cst1存储第三节点N3的电压。

用初始化电压Vini初始化第一电容器Cst1。导电线VL3可以连接到发光二极管LED的阳极。导电线VL3可以是发光二极管LED的阳极的一部分。用初始化电压Vini初始化发光二极管LED的阳极。

在第二电容器Cst2中，第一电极连接到第一晶体管M1的栅电极，第二电极连接到提供提供DC电压的恒压源。当第二晶体管M2导通或截止时，第三节点N3的电压会由于反冲现象而波动。当第三节点N3的电压波动时，从第一晶体管M1提供的驱动电流量可能波动，并且发光显示装置100的图像质量可能降低。为了防止这个问题，通过设置第二电容器Cst2，第二电容器Cst2连接在第三节点N3和提供DC电压的恒压源之间，可以抑制由于反冲现象而导致的第三节点N3的电压波动。连接到第二电容器Cst2的恒压源可以提供第一源电压EVDD。然而，本公开内容不限于此。

像素101还包括第三晶体管M3、第四晶体管M4、第五晶体管M5和第六晶体管M6。

在第三晶体管M3中，第一电极连接到第二节点N2，第二电极连接到数据线DL，栅极线连接到第二栅极线GL2。当第三晶体管M3导通时，可以将提供给数据线DL的数据信号Vdata传输到第二节点N2。

在第四晶体管M4中，第一电极连接到第二节点N2，第二电极连接到发光二极管LED，栅电极连接到第一发光线EML1。当第四晶体管M4导通时，第二节点N2连接到发光二极管LED的阳极，第一晶体管M1连接到发光二极管LED。当第四晶体管M4导通时，将流入第二节点N2的驱动电流提供给发光二极管LED。

在第五晶体管M5中，第一电极连接到第一电源线VL1，第二电极连接到第一节点N1，栅电极连接到第二发光线EML2。第五晶体管M5选择性地将提供第一源电压EVDD的第一电源线VL1连接到第一节点N1。当第一电源线VL1连接到第一节点N1并且第一晶体管M1由于施加到第三节点N3的电压而导通时，第一晶体管M1允许驱动电流从第一节点N1流向第二节点N2。

在第六晶体管M6中，第一电极连接到第二电源线VL2，第二电极连接到第四节点N4，栅电极连接到第一栅极线GL1。第六晶体管M6选择性地将第四节点N4连接到提供初始化电压Vini的第二电源线VL2，以用初始化电压Vini初始化第四节点N4。第四节点N4连接到发光二极管LED与第一电容器Cst1的第二电极。第四节点N4连接到发光二极管LED的阳极。提供给第四节点N4的初始化电压Vini可以初始化施加到发光二极管LED的阳极的电压和施加到第一电容器Cst1的第二电极的电压。

此处，在图中，第一晶体管M1至第六晶体管M6是NMOS晶体管，但是本公开内容不限于此。其中至少一个晶体管可以是PMOS晶体管。第一晶体管M1至第六晶体管M6中的至少第二晶体管M2可以包括氧化物半导体。

当晶体管包括氧化物半导体时，漏电流的量小。因此，当第二晶体管M2包括氧化物半导体时，可以防止存储在第一电容器Cst1与第二电容器Cst2中的电压流过第二晶体管M2，从而抑制第三节点N3的电压波动。当第一晶体管M1与第三晶体管M3至第六晶体管M6包括氧化物半导体时，进一步减小漏电流的量。

图3是示出图2中所示的像素的操作的时序图。

参考图3，像素101可以分别在初始化时段T1、写入时段T2、采样时段T3和发光时段T4中操作。在初始化时段T1中，将像素101初始化。在写入时段T2中，将数据信号Vdata写入像素101中。在采样时段T3中，存储第一晶体管M1的阈值电压。在发光时段T4中，发光二极管LED可以被提供驱动电流并且发光。

可以经由第一栅极线GL1为像素101提供第一栅极信号GATE1，并且经由第二栅极线GL2为像素101提供第二栅极信号GATE2。经由第一发光线EML1为像素101提供第一发光信号EMS1，并且经由第二发光线EML2为像素101提供第二发光信号EMS2。

在初始化时段T1中，将第一栅极信号GATE1切换到高状态，将第二栅极信号GATE2保持在低状态。在初始化时段T1中，将第一发光信号EMS1切换到低状态，将第二发光信号EMS2保持在高状态。

在初始化时段T1中，在第五晶体管M5由第二发光信号EMS2导通后，第二晶体管M2与第六晶体管M6由第一栅极信号GATE1导通。第三晶体管M3由第二栅极信号GATE2保持在截止状态，第四晶体管M4由第一发光信号EMS1截止。

在初始化时段T1中，当第一晶体管M5导通时，将第一源电压EVDD传输到第一节点N1。当第二晶体管M2与第六晶体管M6导通时，第一节点N1与第三节点N3彼此连接，并且将第一源电压EVDD传输到第三节点N3。因此，将第一源电压EVDD传输到第一电容器Cst1的第一电极。当第六晶体管M6导通时，将初始化电压Vini传输到第四节点N4。

在初始化时段T1中，将初始化电压Vini传输到发光二极管LED的阳极，且初始化电压Vini的电压电平低于发光二极管LED的阈值电压，使得发光二极管LED不发光。

在写入时段T2中，将第一栅极信号GATE1切换到低状态，将第二栅极信号GATE2切换到高状态。在写入时段T2中，第一发光信号EMS1保持在低电平状态，将第二发光信号EMS2切换到低状态。

在写入时段T2中，在第二晶体管M2与第六晶体管M6由第一栅极信号GATE1截止后，第五晶体管M5由第二发光信号EMS2截止。在写入时段T2中，第三晶体管M3由第二栅极信号GATE2导通，第四晶体管M4由第一发光信号EMS1保持在截止状态。

在写入时段T2中，当第二晶体管M2截止时，第一节点N1与第三节点N3彼此断开。然后，当第三晶体管M3导通时，将提供给数据线DL的数据信号Vdata写入第二节点N2。此时，第四晶体管M4保持在截止状态，并且驱动电流不在发光二极管LED中流动。

在采样时段T3中，将第一栅极信号GATE1切换到高状态，将第二栅极信号GATE2保持在高状态。在采样时段T3中，第一发光信号EMS1和第二发光信号EMS2保持在低状态。

在采样时段T3中，第二晶体管M2与第六晶体管M6由第一栅极信号GATE1导通，第三晶体管M3由第二栅极信号GATE2保持在导通状态，第四晶体管M4与第五晶体管M5由第一发光信号EMS1与第二发光信号EMS2保持在截止状态。

在采样时段中，第三晶体管M3保持在导通状态，并且继续将提供给数据线DL的数据信号Vdata提供给第二节点N2。然后，当第二晶体管M2与第六晶体管M6导通时，第一节点N1与第三节点N3彼此连接，且将初始化电压Vini传输到第四节点N4。第三晶体管M3保持在导通状态，第二节点N2连接到数据线DL。

当第一源电压EVDD的电压电平通过第一电容器Cst1存储在第三节点N3中且数据线DL连接到第二节点N2时，电流从第三节点N3经由第一节点N1流到第二节点N2。因此，将与数据信号Vdata对应的电压和与第一晶体管M1的阈值电压对应的电压存储在第三节点N3中，如表达式1所示。

表达式1

Vn3＝Vdata+Vth

此处，Vn3表示施加到第三节点N3的电压，Vdata表示数据信号的电压电平，Vth表示第一晶体管M1的阈值电压。

在采样时段T3中，在将与表达式1对应的电压存储在第三节点N3中后，将第一发光信号EMS1与第二发光信号EMS2保持在低状态，并且将第一栅极信号GATE1与第二栅极信号GATE2切换到低状态。当将第一栅极信号GATE1与第二栅极信号GATE2切换到低状态时，通过第一电容器Cst1保持与表达式1对应的电压。

在发光时段T4中，在将第一栅极信号GATE1与第二栅极信号GATE2保持在低状态的状态下，将第一发光信号EMS1与第二发光信号EMS2依次切换到高状态。当将第一发光信号EMS1与第二发光信号EMS2依次切换到高状态时，第四晶体管M4与第五晶体管M5依次导通，第一晶体管M1响应于施加到第三节点N3的电压而允许驱动电流从第一节点N1流到第二节点N2，并且将驱动电流经由第四晶体管M4提供给发光二极管LED。

在采样时段T3中，在完成第一晶体管M1的阈值电压的采样之后，第二晶体管M2截止，并且第三节点N3由于第二晶体管M2的截止而切换到浮置状态。当第三节点N3切换到浮置状态时，第三节点N3的电压电平变得不稳定。然后，当由于第二晶体管M2的截止而发生反冲现象时，第三节点N3的电压电平降低。在发光时段T4中，当第五晶体管M5导通时，由于第五晶体管M5的导通而发生反冲现象，并且第三节点N3的电压电平升高。当第三节点N3的电压电平升高或降低时，可能导致发光显示装置100的图像质量降低的问题。

为了解决上述问题，当连接到恒压源的第二电容器Cst2连接到第三节点N3时，将第三节点N3的电压电平固定到恒定电压，因此可以防止第三节点N3的电压电平由于反冲现象而波动。连接到第二电容器Cst2的恒压源可以提供第一源电压EVDD。

图4是示出在图3中所示的采样时段和发光时段中第三节点的电压波动的曲线图。

参考图4，(i)表示第二电容器Cst2没有连接到第三节点N3，(ii)表示第二电容器Cst2连接到第三节点N3。

在采样时段T3中，第三节点N3的电压电平从第一源电压EVDD的电压电平降低到对应于表达式1的电压。此时，由于依次截止第二晶体管M2与第三晶体管M3而发生的反冲现象，第三节点N3的电压电平降低。

在发光时段T4中，由于依次导通第四晶体管M4与第五晶体管M5而发生的反冲现象，第三节点N3的电压电平升高。

此时，(ii)中第三节点N3的电压变化V2和V4小于(i)中第三节点N3的电压变化V1和V3。即，当第二电容器Cst2连接到第三节点N3时，可以看出，与第二电容器Cst2没有连接到第三节点N3的情况相比，第三节点N3的电压电平的波动范围减小。

图5A和图5B是示出驱动电流根据图2中所示的像素的元件特性的变化的曲线图。

图2的第一晶体管M1至第六晶体管M6之中，第二晶体管M2的半导体层包括氧化物半导体，第一晶体管M1与第三晶体管M3至第六晶体管M6的半导体层包括低温多晶硅。在图5A和图5B中，第一补偿像素表示第二电容器Cst2没有连接到图2所示的像素。图5A示出了在第二晶体管M2的诸如阈值电压的特性固定的状态下测量的曲线图，图5B示出了在第一晶体管M1的诸如阈值电压的特性固定的状态下测量的曲线图。

参考图5A，可以看出，驱动电流的大小根据第一晶体管M1的阈值电压与第二电容器Cst2的电容的变化而变化。特别地，可以看出，驱动电流的变化量随着第二电容器Cst2的电容增大而减小。

参考图5B，可以看出，驱动电流的大小根据第二晶体管M2的阈值电压与第二电容器Cst2的电容的变化而变化。特别地，可以看出，驱动电流的变化量随着第二电容器Cst2的电容增大而减小。

因此，当第二电容器Cst2连接到图2所示的像素的第三节点N3时，可以看出，驱动电流的流动更稳定。因此，可以提高发光显示装置100的图像质量。

图6A和图6B是示出根据本公开内容实施例的发光显示装置的截面图。

图6A和图6B示出了设置有第一晶体管M1的半导体层的部分的垂直截面。

参考图6A和图6B，发光显示装置100包括基板601、设置在基板601上的半导体层602、设置在半导体层602上的栅极绝缘膜603、设置在栅极绝缘膜603上且与半导体层602重叠的栅电极604、设置在栅电极604上的层间绝缘膜605、设置在层间绝缘膜605上且至少部分地与栅电极604重叠的导电层606c、设置在层间绝缘膜605上并且经由第一接触孔ch1与半导体层602接触的源电极606a、设置在层间绝缘膜605上并且经由第二接触孔ch2与半导体层602接触的漏电极606b、设置在导电层606c、源电极606a和漏电极606b上的保护层607、以及设置在保护层607上并且至少部分地与栅电极604重叠的导电膜608a。

基板601是透明的，并且由例如玻璃、塑料或聚对苯二甲酸乙二醇酯(PET)形成。当基板601由塑料形成时，基板601是柔性的。半导体层602由低温多晶硅或氧化物半导体形成。

导电层606c的至少一部分与栅电极604重叠以形成图2所示的第二电容器Cst2。导电膜608a的至少一部分与栅电极604重叠以形成图2所示的第一电容器Cst1。因此，栅电极604通过经由导电层606c电容耦合到提供第一源电压EVDD的恒压源。因此，即使当栅电极604处于浮置状态时，由于经由导电层606c提供的第一源电压EVDD，也能够防止栅电极电压波动。

阳极608b设置在保护层607上，并且阳极608b和导电膜608a彼此连接。导电膜608a对应于图2所示的连接到第四节点N4的导电线VL3。

在设置了阳极608b和导电膜608a的保护层607上形成具有空腔CV的隔堤609，并且阳极608b设置在空腔CV中。发光层610设置在空腔CV中的阳极608b上。阴极611设置在发光层610和隔堤609上。

封装层612、613和614设置在阴极611上。封装层612、613和614包括第一无机膜612、有机膜613与第二无机膜614。有机膜613比第一无机膜612与第二无机膜614厚。封装层612、613和614可以防止外来物质或湿气渗透到发光层610。

图7是示出根据本公开内容实施例的驱动发光显示装置的方法的流程图。

参考图7，在像素101中，响应于施加到第一晶体管M1的栅电极的电压，将驱动电流提供给发光二极管LED。

将像素101初始化(S700)。此时，将第一栅极信号GATE1与第二发光信号EMS2切换到高状态，并且第二晶体管M1、第五晶体管M5与第六晶体管M6导通。当第二晶体管M2与第五晶体管M5导通时，将第一源电压EVDD传输到第三节点N3。当第六晶体管M6导通时，将初始化电压Vini传输到第一电容器Cst的第二电极与发光二极管LED的阳极。因此，将第一电容器Cst和发光二极管LED的阳极初始化。

由于初始化电压Vini的电压电平低于发光二极管LED的阈值电压，所以即使在将初始化电压Vini施加到发光二极管LED的阳极时，发光二极管LED也不会发光。

将数据信号Vdata写入像素101(S710)。在像素101中，当将第二栅极信号GATE2切换到高状态时，传输数据信号Vdata的数据线DL连接到第二节点N2。因此，将数据信号Vdata传输到第二节点N2。

在像素101中，对第一晶体管M1的阈值电压进行采样(S720)。在数据线DL连接到第二节点N2的状态下，当将第一栅极信号GATE1切换到高状态时，第二晶体管M2导通，并且第三节点N3经由第一节点N1连接到第二节点N2。因此，由于存储在第三节点N3中的电压和施加到数据线DL的数据信号Vdata，电流从第三节点N3流到数据线DL，并且将对应于表达式1的电压施加到第三节点N3。

因此，将数据信号Vdata和与第一晶体管M1的阈值电压对应的电压存储在第三节点N3中。

发光显示装置100通过将驱动电流提供给像素101中的发光二极管LED而发光(S730)。在将数据信号Vdata和与第一晶体管M1的阈值电压对应的电压存储在第三节点N3中之后，第四晶体管M4与第五晶体管M5依次导通。因此，通过阈值电压补偿在发光二极管LED中流动的驱动电流。

此时，为了防止第三节点N3的电压浮置，提供DC电压的恒压源被电容耦合到第三节点N3。即，当执行步骤S700至S730时，恒压源被电容耦合到第三节点N3。

因此，可以防止第三节点N3的电压电平由于因为晶体管的导通/截止而发生的反冲现象而波动。为了将恒压源电容耦合到第三节点N3，第二电容器Cst2设置在第三节点N3与恒压源之间。

第一晶体管M1至第六晶体管M6中的至少第二晶体管M2包括氧化物半导体。当第二晶体管M2包括氧化物半导体时，可以抑制漏电流在第二晶体管M2中流动，从而抑制存储在第一电容器Cst1和/或第二电容器Cst2中的电压电平的降低。

尽管参考附图详细说明了本公开内容的实施例，但本公开内容并不限定于实施例，在不脱离本公开内容的技术构思的情况下能够以各种方式进行修改。因此，本公开内容的实施例不是用于限定本公开内容的技术构思，而是用于描述该技术构思，并且本公开内容的技术构思的范围不限于这些实施例。上述实施例在所有方面应当被解释为示例性的，而不是限制性的。本公开内容的范围由所附权利要求限定，并且在与其等同的范围内的所有技术构思应当被解释为属于本公开内容的范围。