振荡器电路

技术领域

本申请涉及电子技术，特别涉及振荡器技术。

背景技术

本部分旨在为权利要求书中陈述的本申请的实施方式提供背景或上下文。此处的描述不因为包括在本部分中就承认是已被公开的现有技术。

RC振荡器电路(包括张弛振荡器电路)以其低功耗、高集成度的特点被广泛应用于各类芯片之中，例如用作低功耗芯片系统时钟，片上系统芯片低功耗模式时钟，高速接口初始化时钟等。

如图1所示，传统张弛振荡器电路由一对电流源、积分电容、一对电压比较器以及SR锁存器电路组成。其输出时钟的周期取决于积分电容充放电时间和由比较器、锁存器产生的逻辑延时两者之和。传统张弛振荡器电路的缺点在于，比较器、锁存器产生的逻辑延时会根据芯片电压和温度的不同产生变化，从而改变输出时钟的频率。

为了解决传统张弛振荡器电路的上述确定，有人提出了电压平均反馈振荡器电路，其结构如图2所示，具体可参考论文“Y.Tokunaga,et al."An on-chip CMOSrelaxation oscillator with power averaging feedback using a referenceproportional to supply voltage,"2009 IEEE International Solid-State CircuitsConference-Digest of Technical Papers,San Francisco,CA,2009,pp.404-405,405a,doi:10.1109/ISSCC.2009.4977479”。电压平均反馈振荡器电路通过动态调节比较器电路的参考电压，将比较器、锁存器电路产生的延时吸收到充放电时间之中从而提高了振荡器电路输出时钟的频率稳定性。此外电压平均反馈振荡器电路引入的低带宽积分环路，抑制了振荡器电路低频噪声，减少了输出时钟的抖动。

虽然现有的电压平均反馈振荡器电路具有优秀的性能，依然主要存在三点不足：

1)实现方法在功耗、硬件开销上不够优化。典型实现需要两组RC充电电路，两组电压比较器，一个SR锁存器。

2)振荡器电路每半周期交替使用两组RC充电电路之一和两个电压比较器之一，片上元件的失配造成相邻半周期的持续时间存在偏差，继而使振荡器输出时钟占空比偏离50％。

3)依赖复杂的控制流程确保可靠启动。两组电压比较器共用一个内部动态调整的参考电压，根据启动时初始状态的不同，系统可能处于不同的状态。参考电压受充放电节点电压影响，继而影响比较器输出，系统在初始状态下存在锁死的风险。

为了能够可靠地启动该电压平均反馈振荡器电路，需要首先将锁存器设置为复位状态，随后设置一个参考电压初始值，随后人为引入充分延时先后释放锁存器的两个输入。完成上述三个步骤之后，振荡器电路方可进入正常工作模式。一个可靠的启动方案可以参考论文“Y.Tokunaga,S.Sakiyama,A.Matsumoto and S.Dosho,"An On-Chip CMOSRelaxation Oscillator With Voltage Averaging Feedback,"in IEEE Journal ofSolid-State Circuits,vol.45,no.6,pp.1150-1158,June 2010,doi:10.1109/JSSC.2010.2048732”。

值得一提的是，上述复杂的启动流程的开销对许多系统来说是不可忽略的。片上系统中的张弛振荡器经常在无晶振系统中扮演了初始化时钟的角色，在其自身启动之时，系统因缺乏时钟信号而无法提供上述的控制流程。

发明内容

本申请的目的在于提供一种振荡器电路，在保持输出频率稳定的前提下，可以避免复杂的启动流程，实现更好的输出时钟占空比的同时优化掉一半的比较器面积与功耗。

本申请公开了一种，振荡器电路，包括：积分器、比较器、边沿触发器、第一电容和第二电容；其中，

所述比较器的两个输入端分别耦合到所述积分器的输出端和第一输入端；所述比较器的输出端与所述边沿触发器的输入端耦合；

所述边沿触发器被配置为输出互斥的第一信号和第二信号，并且在检测到所述比较器输出的上升沿或下降沿时翻转所述第一信号和第二信号；所述第一信号为指定电平时，所述第一电容充电，所述第二电容放电，并且所述第一电容的第一端与所述积分器的输入端耦合；所述第二信号为指定电平时，所述第二电容充电，所述第一电容放电，并且所述第二电容的第一端与所述积分器的输入端耦合。

在一个优选例中，还包括多个受控开关器件；

所述多个受控开关器件受所述第一信号和第二信号的控制；

在所述第一信号为指定电平时，所述多个受控开关器件被配置为，使得所述第一电容充电，所述第二电容放电，并且所述第一电容的第一端与所述积分器的输入端耦合；

在所述第二信号为指定电平时，所述多个受控开关器件被配置为，使得所述第二电容充电，所述第一电容放电，并且所述第二电容的第一端与所述积分器的输入端耦合。

在一个优选例中，所述受控开关器件是MOS管。

在一个优选例中，还包括第一电阻；

所述多个受控开关器件包括第一至第六MOS管；

其中，第一MOS管、第二MOS管和第三MOS管的栅极与第一信号耦合；第四MOS管、第五MOS管和第六MOS管的栅极与第二信号耦合；

第一电阻的第一端与电源耦合；

第一MOS管的源级和漏极分别耦合至第一电阻的第二端和第一电容的第一端；第四MOS管的源级和漏极分别耦合至第一电阻的第二端和第二电容的第一端；

第一电容的第二端与地耦合；第二电容的第二端与地耦合；

第二MOS管的源级和漏极与第二电容并联；第五MOS管的源级和漏极与第一电容并联；

第三MOS管的源级和漏极分别耦合至第一电容的第一端和所述积分器的第一输入端耦合；第六MOS管的源级和漏极分别耦合至第二电容的第一端和所述积分器的第一输入端。

在一个优选例中，所述边沿触发器是上升沿触发器，仅在检测到所述比较器输出的上升沿时翻转所述第一信号和第二信号。

在一个优选例中，还包括第一电阻；

所述多个受控开关器件包括第一至第六MOS管；

其中，第一MOS管、第二MOS管和第三MOS管的栅极与第一信号耦合；第四MOS管、第五MOS管和第六MOS管的栅极与第二信号耦合；

第一电阻的第一端与地耦合；

第一MOS管的源级和漏极分别耦合至第一电阻的第二端和第一电容的第一端；第四MOS管的源级和漏极分别耦合至第一电阻的第二端和第二电容的第一端；

第一电容的第二端与电源耦合；第二电容的第二端与电源耦合；

第二MOS管的源级和漏极与第二电容并联；第五MOS管的源级和漏极与第一电容并联；

第三MOS管的源级和漏极分别耦合至第一电容的第一端和所述积分器的第一输入端耦合；第六MOS管的源级和漏极分别耦合至第二电容的第一端和所述积分器的第一输入端耦合。

在一个优选例中，所述边沿触发器是下降沿触发器，仅在检测到所述比较器输出的下降沿时翻转所述第一信号和第二信号。

在一个优选例中，所述积分器的第二输入端与参考电压耦合。

在一个优选例中，所述受控开关器件是传输门。

在一个优选例中，所述积分器包括运算放大器、第二电阻和第三电容；

所述第二电阻的第一端作为所述积分器的第一输入端，所述第二电阻的第二端与所述运算放大器的第一输入端耦合；所述运算放大器的第二输入端与参考电压耦合；所述第三电容的一端与所述第二电阻的第二端耦合，另一端与所述运算放大器的输出端耦合。

在本申请的实施方式中，使用单比较器复用配合沿触发电路的组合，替代掉双比较器配合SR锁存器的电路方案。通过在对系统性能无害的逻辑延时部分，增加其延时、添加有益的逻辑功能(沿触发电路以及非交叠时钟产生)，在不影响整体性能的前提下，通过比较器在每半个周期的复用，优化掉了一半的比较器面积与功耗；该结构上的优化，简化了电路可能在启动时所处状态，为简明可靠的电路启动提供了可能。

上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。

附图说明

图1是现有技术中传统张弛振荡器电路的结构示意图；

图2是现有技术中电压平均反馈振荡器电路的结构示意图；

图3是根据本申请一个实施例的振荡器电路结构示意图；

图4是根据本申请另一个实施例的振荡器电路结构示意图。

具体实施方式

在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

部分概念的说明：

比较器：是将一个模拟电压信号与一个基准电压相比较的电路。比较器的两路输入为模拟信号，输出则为二进制信号0或1，当输入电压的差值增大或减小且正负符号不变时，其输出保持恒定。

积分器是：一种电子元件，其输出信号为输入信号对时间的积分。

边沿触发器：一种触发器，当检测到输入信号的某一约定跳变(上升沿或下降沿)时，将输出信号翻转。例如，假定初始的输出信号是0，当检测到输入信号的第一个上升沿时，将输出信号从0翻转为1，当检测到输入信号的第二个上升沿时，将输出信号从1翻转为0，当检测到输入信号的第三个上升沿时，将输出信号从0翻转为1，……，以此类推。输出信号可以是一个也可以是两个。例如，可以有两个互斥的输出信号，假定初始状态下，第一输出信号是0，第二输出信号是1；当检测到输入信号的第一个下降沿时，将第一输出信号翻转为1，将第二输出信号翻转为0；当检测到输入信号的第二个下降沿时，将第一输出信号翻转为0，将第二输出信号翻转为1；当检测到输入信号的第三个下降沿时，将第一输出信号翻转为1，将第二输出信号翻转为0；……，以此类推。

受控开关器件：一种开关器件，可以在控制信号的控制下导通或断开。例如，控制信号为1时开关导通，控制信号为0时开关断开。

MOS管：金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)。

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。

本申请的第一实施方式涉及一种振荡器电路，如图3所示，该振荡器电路包括：积分器10、比较器12、边沿触发器13、第一电容C1和第二电容C2。其中，

比较器的两个输入端分别耦合到积分器的输出端和第一输入端。比较器的输出端与边沿触发器的输入端耦合。积分器的第二输入端与参考电压Vref耦合。

边沿触发器被配置为输出互斥的第一信号

本实施方式中，比较器和边沿触发器延时被吸收进入RC充放电时间之中，从而不会造成该振荡器电路的振荡周期随电压和温度而变化。

本实施方式将电压平均反馈振荡器电路的两个比较器加上SR锁存器的结构，替换成单个比较器加上边沿触发器的结构，减少了一个比较器的功耗和面积，简化了系统状态的可能性，简化了可靠的启动条件。边沿触发器增加了额外的逻辑延时，但由于该延时与比较器延时同样被吸收进入了RC充电时间之中，实际上与比较器自身延时不可区分，同样不会造成时钟周期随电压、温度的变化。

在一个实施例中，该振荡器电路还包括多个受控开关器件P1-P6。多个受控开关器件受第一信号和第二信号的控制，其中P1-P3受

在其他实施例中，受控开关器件的数量和配置方式不限于图3的方式，只要能够实现以下功能即可：第一信号为指定电平时，第一电容充电，第二电容放电，并且第一电容的第一端与积分器的输入端耦合；第二信号为指定电平时，第二电容充电，第一电容放电，并且第二电容的第一端与积分器的输入端耦合。

受控开关器件可以是多种多样的，只要能够被控制信号控制实现连接和断开的功能即可。可选的，在一个实施例中，受控开关器件是MOS管。可选的，在一个实施例中，受控开关器件是传输门。可选的，在一个实施例中，受控开关器件是开关晶体管。可选的，在一个实施例中，一个受控开关器件也可以是多个器件的组合。

可选的，在一个实施例中，如图3所示，该振荡器电路还包括第一电阻R1。多个受控开关器件包括第一至第六MOS管(分别对应于P1-P6的位置，图3中没有画出MOS管，MOS管的源级和漏极分别对应于图3中受控开关器件的两端，例如第一MOS的源级和漏极可以分别设置在受控开关器件P1的两端)。其中，第一MOS管、第二MOS管和第三MOS管的栅极与第一信号耦合。第四MOS管、第五MOS管和第六MOS管的栅极与第二信号耦合。第一电阻的第一端与电源VCC耦合。第一MOS管的源级和漏极分别耦合至第一电阻的第二端和第一电容的第一端。第四MOS管的源级和漏极分别耦合至第一电阻的第二端和第二电容的第一端。第一电容的第二端与地耦合。第二电容的第二端与地耦合。第二MOS管的源级和漏极与第二电容并联。第五MOS管的源级和漏极与第一电容并联。第三MOS管的源级和漏极分别耦合至第一电容的第一端和积分器的第一输入端耦合。第六MOS管的源级和漏极分别耦合至第二电容的第一端和积分器的第一输入端。该实施例中，边沿触发器是上升沿触发器，仅在检测到比较器输出的上升沿时翻转第一信号和第二信号。或者说，下降沿不会导致该边沿触发器翻转第一信号和第二信号。本申请中，一个MOS管的源级和漏极分别耦合至A或B，是指，源级与A耦合漏极与B耦合，或者，源级与B耦合漏极与A耦合。具体是哪一种耦合方式可以取决于MOS管的类型(P型或N型)以及电路的具体设计方式。

可选的，在一个实施例中，振荡器电路有另一种变化形式，如图4所示多个受控开关器件包括第一至第六MOS管(分别对应于P1-P6的位置，图4中没有画出MOS管，MOS管的源级和漏极分别对应于图4中受控开关器件的两端，例如第一MOS的源级和漏极可以分别设置在受控开关器件P1的两端)。其中，第一MOS管、第二MOS管和第三MOS管的栅极与第一信号耦合。第四MOS管、第五MOS管和第六MOS管的栅极与第二信号耦合。第一电阻R1的第一端与地耦合。第一MOS管的源级和漏极分别耦合至第一电阻的第二端和第一电容的第一端。第四MOS管的源级和漏极分别耦合至第一电阻的第二端和第二电容的第一端。第一电容的第二端与电源耦合。第二电容的第二端与电源耦合。第二MOS管的源级和漏极与第二电容并联。第五MOS管的源级和漏极与第一电容并联。第三MOS管的源级和漏极分别耦合至第一电容的第一端和积分器的第一输入端耦合。第六MOS管的源级和漏极分别耦合至第二电容的第一端和积分器的第一输入端耦合。该实施例中，边沿触发器是下降沿触发器，仅在检测到比较器输出的下降沿时翻转第一信号和第二信号。

可选的，在其他的实施例中，也可以对图3和图4的电路进行其他的变化。例如，可以将图3中的电阻R1用两个电阻实现，其中一个电阻连接在VCC和受控开关器件P1的一端(图3中P1较上方的一端)之间，另一个电阻连接在VCC和受控开关器件P4的一端(图3中P4较上方的一端)之间。又如，图4也可以进行类似的变化，可以将图4中的电阻R1用两个电阻实现，其中一个电阻连接在地和受控开关器件P1的一端(图4中P1较下方的一端)之间，另一个电阻连接在地和受控开关器件P4的一端(图4中P4较下方的一端)之间。

积分器是一种现有技术，可以有多种实现方式。可选的，在一个实施例中，积分器包括运算放大器11、第二电阻Rint和第三电容Cint(如图3所示)。第二电阻的第一端作为积分器的第一输入端，第二电阻的第二端与运算放大器的第一输入端耦合。运算放大器的第二输入端与参考电压耦合。第三电容的一端与第二电阻的第二端耦合，另一端与运算放大器的输出端耦合。

可选的，在一个实施例中，上述振荡器电路可以被用于集成电路中，作为集成电路的一部分。该集成电路可以是SOC(片上系统)。

可选的，在一个实施例中，上述振荡器电路可以用于数字时钟电路，为数字时钟电路提供振荡信号。

本实施方式使用单比较器复用配合沿触发电路的组合，替代掉双比较器配合SR锁存器的电路方案。通过在对系统性能无害的逻辑延时部分，增加其延时、添加有益的逻辑功能(沿触发电路以及非交叠时钟产生)，在不影响整体性能的前提下，通过比较器在每半个周期的复用，优化掉了一半的比较器面积与功耗；该结构上的优化，简化了电路可能在启动时所处状态，为简明可靠的电路启动提供了可能。

需要说明的是，在公开中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本申请中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。

可以在本文中使用术语“耦合到”及其派生词。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件间接地彼此接触，但是仍然彼此协作或相互作用，并且可以意味着一个或多个其他元件在被称为彼此耦合的元素之间耦合或连接。

本说明书包括本文所描述的各种实施例的组合。对实施例的单独提及(例如“一个实施例”或“一些实施例”或“优选实施例”)不一定是指相同的实施例；然而，除非指示为是互斥的或者本领域技术人员很清楚是互斥的，否则这些实施例并不互斥。应当注意的是，除非上下文另外明确指示或者要求，否则在本说明书中以非排他性的意义使用“或者”一词。

在本申请提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，在阅读了本申请的内容之后，本领域技术人员可以对本申请作各种改动或修改，这些等价形式同样落于本申请所要求保护的范围。