三维存储器元件及其制造方法

技术领域

本发明是有关于一种存储器元件及其制造方法，且特别是有关于具有沟道式电容器的三维存储器元件及其制造方法。

背景技术

非易失性存储器(例如闪存)由于具有使存入的数据在断电后也不会消失的优点，因此成为个人计算机和其他电子设备所广泛采用的一种存储器。

一般的存储器元件通常包括存储器阵列以及电容器，且将电容器设置于邻近存储器阵列区域的周边区域中。然而，上述的布局导致需要较大的布局面积，因而无法有效地缩小存储器元件的尺寸。

发明内容

本发明提供一种三维存储器元件，其中沟道式电容器设置于栅极叠层结构中。

本发明提供一种三维存储器元件的制造方法，其中沟道式电容器形成于栅极叠层结构中。

本发明的三维存储器元件包括栅极叠层结构、通道层、电荷存储结构、电极层以及电容介电层。所述栅极叠层结构设置于衬底上且包括彼此电性绝缘的多个栅极层，其中所述栅极叠层结构中具有至少一个通道孔洞以及至少一个电容器沟道。所述通道层设置于所述至少一个通道孔洞的侧壁上。所述电荷存储结构设置于所述通道层与所述至少一个通道孔洞的侧壁之间。所述电极层设置于所述至少一个电容器沟道的侧壁上。所述电容介电层设置于所述电极层与所述至少一个电容器沟道的侧壁之间。

在本发明的三维存储器元件的一实施例中，自所述衬底上方的俯视方向来看，所述电容器沟道的开口的周长至少为所述通道孔洞的开口的周长的34倍。

在本发明的三维存储器元件的一实施例中，所述通道层的材料与所述电极层的材料相同。

在本发明的三维存储器元件的一实施例中，所述通道层与所述电极层包括多晶硅层。

在本发明的三维存储器元件的一实施例中，所述电荷存储结构的材料与所述电容介电层的材料相同。

在本发明的三维存储器元件的一实施例中，所述电荷存储结构与所述电容介电层包括由氧化物层/氮化物层/氧化物层所构成的复合层。

在本发明的三维存储器元件的一实施例中，所述通道层的一端电性连接至位线，且所述通道层的另一端电性连接至源极线。

在本发明的三维存储器元件的一实施例中，所述栅极叠层结构中具有多个通道孔洞，且所述多个通道孔洞围绕所述至少一个电容器沟道。

在本发明的三维存储器元件的一实施例中，还包括填充所述至少一个通道孔洞以及所述至少一个电容器沟的绝缘层。

本发明的三维存储器元件的制造方法包括以下步骤。于衬底上形成包括彼此电性绝缘的多个栅极层的栅极叠层结构。于所述栅极叠层结构中形成至少一个通道孔洞以及至少一个电容器沟道。形成第一材料层于所述至少一个通道孔洞的侧壁上以作为电荷存储结构以及于所述至少一个电容器沟道的侧壁上以作为电容介电层。形成第二材料层于所述电荷存储结构上以作为通道层以及于所述电容介电层上以作为电极层。

在本发明的三维存储器元件的制造方法的一实施例中，自所述衬底上方的俯视方向来看，所述电容器沟道的开口的周长至少为所述通道孔洞的开口的周长的34倍。

在本发明的三维存储器元件的制造方法的一实施例中，所述第一材料层包括由氧化物层/氮化物层/氧化物层所构成的复合层。

在本发明的三维存储器元件的制造方法的一实施例中，所述第二材料层包括多晶硅层。

在本发明的三维存储器元件的制造方法的一实施例中，还包括形成电性连接至所述通道层的一端的位线以及形成电性连接至所述通道层的另一端的源极线。

在本发明的三维存储器元件的制造方法的一实施例中，多个所述通道孔洞形成于所述栅极叠层结构中，且所述通道孔洞围绕所述至少一个电容器沟道。

在本发明的三维存储器元件的制造方法的一实施例中，在形成所述第二材料层之后，还包括形成绝缘层，以填充所述至少一个通道孔洞以及所述至少一个电容器沟道。

基于上述，在本发明的三维存储器元件中，电容器设置于存储器阵列区域中的栅极叠层结构中，而非设置于周边区域中。因此，可有效地减少三维存储器元件的布局面积，进而可缩小三维存储器元件的尺寸。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A至图1C为依据本发明实施例所绘示的三维存储器元件的制造流程俯视示意图。

图2A至图2C为依据图1A至图1C中的A-A剖线所绘示的三维存储器元件的制造流程剖面示意图。

图3A为依据本发明另一实施例的存储器元件中的通道孔洞以及电容器沟道所绘示的俯视示意图。

图3B为依据本发明又一实施例的存储器元件中的通道孔洞以及电容器沟道所绘示的俯视示意图。

【符号说明】

10：三维存储器元件

12：存储器单元

14：电容器

100：衬底

102：栅极叠层结构

104：绝缘层

106：栅极层

108：通道孔洞

110：电容器沟道

112：第一材料层

114：电荷存储结构

116：电容介电层

118：第二材料层

120：通道层

122：电极层

124：绝缘层

具体实施方式

下文列举实施例并配合附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，在下述说明中相同的元件将以相同的符号标示来说明。

关于文中所提到「包含」、「包括」、「具有」等的用语均为开放性的用语，也就是指「包含但不限于」。

此外，文中所提到「上」、「下」等的方向性用语，仅是用以参考附图的方向，并非用以限制本发明。

当以「第一」、「第二」等的用语来说明元件时，仅用于将这些元件彼此区分，并不限制这些元件的顺序或重要性。因此，在一些情况下，第一元件亦可称作第二元件，第二元件亦可称作第一元件，且此不偏离权利要求书的保护范围。

图1A至图1C为依据本发明实施例所绘示的三维存储器元件的制造流程俯视示意图。图2A至图2C为依据图1A至图1C中的A-A剖线所绘示的三维存储器元件的制造流程剖面示意图。

首先，请同时参照图1A与图2A，于衬底100上形成栅极叠层结构102。在本实施例中，衬底100例如是硅衬底，但本发明不限于此。在其他实施例中，衬底100可以是其中形成有导电结构的介电衬底。在本实施例中，栅极叠层结构102由依序交错叠层于衬底100上的绝缘层104与栅极层106所构成。此外，在本实施例中，栅极叠层结构102的最上层为绝缘层104。绝缘层104例如为氧化硅层。栅极层106例如为多晶硅层或金属层。在本实施例中，栅极叠层结构102具有4层绝缘层104与3层栅极层106，但本发明不限于此。在其他实施例中，可视实际需求来形成更多层的绝缘层104与更多层的栅极层106。

接着，请同时参照图1B与图2B，于栅极叠层结构102中形成通道孔洞108以及电容器沟道110。通道孔洞108以及电容器沟道110暴露出衬底100。在本实施例中，通道孔洞108以及电容器沟道110暴露出衬底100的顶表面，但本发明不限于此。在其他实施例中，通道孔洞108的底部以及电容器沟道110的底部可位于衬底100中。此外，在本实施例中，自衬底100上方的俯视方向来看，通道孔洞108具有正方形的轮廓，且电容器沟道110具有矩形的轮廓，但本发明不限于此。在其他实施例中，自衬底100上方的俯视方向来看，通道孔洞108以及电容器沟道110可具有其他形状的轮廓，例如圆形、椭圆形或其他种类的多边形。

在本实施例中，通道孔洞108以及电容器沟道110的形成方法例如是对栅极叠层结构102进行非等向性刻蚀工艺。上述的非等向性刻蚀工艺的细节为本领域技术人员所熟知，于此不再另行说明。也就是说，在本实施例中，通道孔洞108以及电容器沟道110是在同一道非等向性刻蚀工艺中形成，且通道孔洞108以及电容器沟道110具有相同的深度。在本实施例中，通道孔洞108以阵列的方式排列，且围绕一个电容器沟道110。然而，本发明不对通道孔洞108以及电容器沟道110的数量以及排列方式作限制。举例来说，如图3A所示，通道孔洞108以阵列的方式排列，且位于一个电容器沟道110的上下两侧。或者，如图3B所示，通道孔洞108以阵列的方式排列，且围绕两个电容器沟道110。视实际需求，本领域技术人员可任意地调整通道孔洞108以及电容器沟道110的排列方式。

通道孔洞108用以形成本实施例的三维存储器元件的通道区域，而电容器沟道110用以形成本实施例的三维存储器元件的电容器，后续将对此进行说明。在本实施例中，通道孔洞108以及电容器沟道110具有明显不同的尺寸。电容器沟道110的尺寸显著地大于通道孔洞108的尺寸。举例来说，自衬底100上方的俯视方向来看，电容器沟道110的开口的周长至少为通道孔洞108的开口的周长的34倍。如此一来，电容器沟道110的尺寸足够用来形成本实施例的三维存储器元件的电容器。此外，电容器沟道110的尺寸取决于三维存储器元件所需的电容值，本发明不对此进行限定。

请继续参照图1B与图2B，于通道孔洞108的侧壁上以及电容器沟道110的侧壁上形成第一材料层112。第一材料层112的形成方法例如是先于衬底100上共形地形成一层材料层，然后进行非等向性刻蚀工艺，以移除位于栅极叠层结构102的顶表面上、位于通道孔洞108的底部上以及位于电容器沟道110的底部上的材料层。位于通道孔洞108的侧壁上的第一材料层112可作为本发明实施例的三维存储器元件中的存储器单元的电荷存储结构114，而位于电容器沟道110的侧壁上的第一材料层112可作为本发明实施例的三维存储器元件中的电容器的电容介电层116。也就是说，在本实施例中，电荷存储结构114以及电容介电层116是在相同的工艺步骤中形成，且电荷存储结构114以及电容介电层116具有相同的材料。在本实施例中，第一材料层112例如是由氧化物层/氮化物层/氧化物层所构成的复合层，亦即熟知的ONO绝缘层，但本发明不限于此。在其他实施例中，第一材料层112电可以是其他适合作为电荷存储结构以及电容介电层的单一材料层或复合材料层，例如氮化物层。

在形成第一材料层112之后，于第一材料层112上形成第二材料层118。第二材料层118的形成方法例如是先于衬底100上共形地形成一层材料层，然后进行非等向性刻蚀工艺，以移除位于栅极叠层结构102的顶表面上、位于通道孔洞108的底部上以及位于电容器沟道110的底部上的材料层。位于通道孔洞108中的电荷存储结构114上的第二材料层118可作为本发明实施例的三维存储器元件中的存储器单元的通道层120，而位于电容器沟道110中的电容介电层116上的第二材料层118可作为本发明实施例的三维存储器元件中的电容器的电极层122。也就是说，在本实施例中，通道层120以及电极层122是在相同的工艺步骤中形成，且通道层120以及电极层122具有相同的材料。在本实施例中，第二材料层118例如是多晶硅层，但本发明不限于此。在其他实施例中，第二材料层118也可以是其他适合作为通道层以及电极层的材料层。

之后，请同时参照图1C与图2C，在形成第二材料层118之后，形成绝缘层124，以填充通道孔洞108以及电容器沟道110。在本实施例中，绝缘层124将通道孔洞108以及电容器沟道110填满，亦即绝缘层124的顶表面、栅极叠层结构102的顶表面、电荷存储结构114的顶表面、电容介电层116的顶表面、通道层120的顶表面以及电极层122的顶表面为共平面的，但本发明不限于此。如此一来，完成了本发明实施例的三维存储器元件10。

本发明实施例的三维存储器元件10包括栅极叠层结构102、电荷存储结构114、通道层120、电容介电层116以及电极层122。栅极叠层结构102包括自衬底100的表面向上叠层的栅极层106，且相邻的栅极层106之间设置有绝缘层104，以使相邻的栅极层106彼此电性绝缘。

电荷存储结构114设置于栅极叠层结构102中的通道孔洞108的侧壁上，且通道层120设置于电荷存储结构114上。如此一来，在通道孔洞108的侧壁处构成了多个存储器单元12，且这些存储器单元12在通道孔洞108的深度延伸方向上自衬底100的表面向上叠层。每一个存储器单元12包括栅极层106、通道层120以及设置于栅极层106与通道层120之间的电荷存储结构114。

电容介电层116设置于栅极叠层结构102中的电容器沟道110的侧壁上，且电极层122设置于电容介电层116上。如此一来，在电容器沟道110的侧壁处构成了多个电容器14，且这些电容器14在电容器沟道110的深度延伸方向上自衬底100的表面向上叠层。每个电容器14包括栅极层106、电极层122以及设置于栅极层106与电极层122之间的电容介电层116，其中栅极层106与电极层122作为电容器14中的彼此相对设置的两个电极。

此外，在其他工艺步骤中，可形成位线、源极线等其他元件。举例来说，可形成与通道层120的上端电性连接的位线以及可形成与通道层120的下端电性连接的源极线。经由对位线以及源极线施加电压，可对设置于通道孔洞108的侧壁处的存储器单元12进行操作。另外，亦可形成分别与电容器14的栅极层106以及电极层122连接的线路图案，以对电容器14施加电压而存储电荷。上述的位线、源极线以及连接电容器14的线路图案的详细结构与工艺步骤为本领域技术人员所熟知，于此不再另行说明。

在本实施例的三维存储器元件10中，电容器14设置于栅极叠层结构102中，亦即电容器14设置于存储器阵列区域中，而非设置于周边区域中。因此，可有效地减少三维存储器元件的布局面积，进而缩小三维存储器元件的尺寸。

此外，在本实施例的三维存储器元件10中，多个电容器14在电容器沟道110的深度延伸方向上自衬底100的表面向上叠层。如此一来，可在不增加布局面积的情况下进一步地提高电容值。

在上述实施例中，绝缘层104以及电极层106是直接叠层形成在衬底100上，但本发明不限于此。在其他实施例中，可先于衬底100上形成由两种不同的绝缘层构成的绝缘叠层结构，之后再将其中一种绝缘层置换为电极层。上述的置换工艺为本领域技术人员所熟知，于此不再另行说明。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。