具有统一晶体管部件的模块化半导体装置封装

优先权声明

本申请要求于2021年2月5日向美国专利商标局提交的美国专利申请序列No.17/168,251的优先权，其公开内容通过引用并入本文。

技术领域

本公开涉及包括晶体管装置的装置封装以及形成该装置封装的方法。

背景技术

在高频(诸如R频带(0.5-1GHz)、S频带(3GHz)、X频带(10GHz)、Ku频带(12-18GHz)、K频带(18-27GHz)、Ka频带(27-40GHz)和V频带(40-75GHz))下操作的同时要求高功率处置能力的电路变得更加普遍。特别地，现在对用于放大例如500MHz和更高频率(包括微波频率)的射频(RF)信号的射频(“RF”)晶体管放大器有很高的需求。这些RF晶体管放大器可能需要表现出高可靠性、良好的线性度和处置高输出功率水平。

一些晶体管放大器用硅或宽带隙半导体材料(诸如碳化硅(“SiC”)和III族氮化物材料)实现。如本文所使用的，术语“III族氮化物”是指在氮和元素周期表的III族元素(通常是铝(Al)、镓(Ga)和/或铟(In))之间形成的那些半导体化合物。该术语还指三元和四元化合物，诸如AlGaN和AlInGaN。这些化合物具有经验式，其中一摩尔氮与总共一摩尔III族元素结合。

基于硅的晶体管放大器常常使用横向扩散金属氧化物半导体(“LDMOS”)晶体管来实现。硅LDMOS晶体管放大器可以表现出高水平的线性度，并且制造成本可以相对较低。基于III族氮化物的晶体管放大器常常被实现为高电子迁移率晶体管(“HEMT”)并且主要用在要求高功率和/或高频操作的应用中，在这种情况中LDMOS晶体管放大器可以具有固有的性能限制。

晶体管放大器可以包括一个或多个放大级，每个放大级通常被实现为晶体管放大器。为了增加输出功率和电流处置能力，晶体管放大器通常以“单位单元”配置实现，其中大量个体“单位单元”晶体管电并联布置。晶体管放大器可以被实现为单个集成电路芯片或“管芯”，或者可以包括多个管芯。当使用多个晶体管放大器管芯时，它们可以串联和/或并联连接。

晶体管放大器常常包括匹配电路，诸如(1)阻抗匹配电路，其被设计为改善晶体管管芯和与连接到其的传输线之间的阻抗匹配(对于处于放大器的基础操作频率的信号)，以及(2)谐波终止电路，其被设计为至少部分地终止装置操作期间可能生成的谐波(诸如二阶和三阶谐波)。(一个或多个)晶体管管芯以及阻抗匹配和谐波终止电路可以被封在封装中。电引线可以从封装延伸，用于将晶体管管芯电连接到外部电路元件(诸如输入和输出传输线以及偏置电压源)。

发明内容

根据本公开的一些实施例，一种半导体装置封装包括第一输入引线和第二输入引线；以及多个基于晶体管的统一部件，所述多个基于晶体管的统一部件包括耦合到第一输入引线的所述基于晶体管的统一部件的第一子集和耦合到第二输入引线的所述基于晶体管的统一部件的第二子集。第一子集和第二子集以相对于彼此不对称的配置布置。

在一些实施例中，所述基于晶体管的统一部件的第一子集通过被配置为将第一输入功率水平递送到第一子集的一个或多个接合线耦合到第一输入引线，并且所述基于晶体管的统一部件的第二子集通过被配置为将第二输入功率水平递送到第二子集的一个或多个接合线耦合到第二输入引线。

在一些实施例中，第一输入功率水平与第二输入功率水平不同。

在一些实施例中，第一子集和第二子集的基于晶体管的统一部件中的每一个包括相同的第一晶体管管芯。

在一些实施例中，第一晶体管管芯是基于III族氮化物的晶体管放大器。

在一些实施例中，与所述基于晶体管的统一部件的第一子集相关联的晶体管的栅极周长的第一总和与和所述基于晶体管的统一部件的第二子集相关联的晶体管的栅极周长的第二总和不同。

在一些实施例中，其中第一子集和第二子集的基于晶体管的统一部件中的每一个包括第一集成无源装置(IPD)电路。

在一些实施例中，第一IPD电路包括主元件和可调谐元件，可调谐元件被配置为选择性地连接到主元件以更改第一IPD电路的特性。

在一些实施例中，主元件和可调谐元件各自包括电容性装置，并且可调谐元件被配置为通过与主元件的连接来增加第一IPD电路的电容。

在一些实施例中，第一IPD电路包括多个IPD电路。

在一些实施例中，第一IPD电路电连接在第一输入引线与基于晶体管的统一部件的晶体管管芯之间，并且其中多个IPD电路中的第二IPD电路电连接在第一输入引线与第一IPD电路之间。

在一些实施例中，第一子集的每个基于晶体管的统一部件的第一IPD电路与第二子集的每一个的第一IPD电路相同。

根据本公开的一些实施例，一种半导体装置封装包括第一输入引线和第二输入引线；多个晶体管管芯，所述多个晶体管管芯包括耦合到第一输入引线的多个晶体管管芯的第一子集和耦合到第二输入引线的多个晶体管管芯的第二子集；以及多个统一的集成无源装置(IPD)电路，所述多个统一IPD电路的第一子集连接到多个晶体管管芯的第一子集中的一个或多个，并且统一IPD电路的第二子集连接到多个晶体管管芯的第二子集中的一个或多个，统一IPD电路的第一子集被选择性地与统一IPD电路的第二子集不同地配置。

在一些实施例中，所述多个统一IPD电路中的每一个包括主元件和可调谐元件，可调谐元件被配置为选择性地连接到主元件以更改统一IPD电路的配置。

在一些实施例中，主元件和可调谐元件各自包括电容性装置，并且可调谐元件被配置为选择性地连接到主元件以增加统一IPD电路的电容。

在一些实施例中，所述多个晶体管管芯的第一子集和第二子集中的每一个包括相同的晶体管管芯。

在一些实施例中，所述多个晶体管管芯的第一子集的栅极周长的第一总和与多个晶体管管芯的第二子集的栅极周长的第二总和不同。

在一些实施例中，其中所述多个晶体管管芯中的每一个的平均输出功率小于20W。

在一些实施例中，所述多个晶体管管芯中的每一个的总栅极周长小于15mm。

在一些实施例中，所述多个晶体管管芯是大规模多输入多输出(mMIMO)天线的一部分。

根据本公开的一些实施例，一种半导体装置封装包括：多个输入引线；多个输出引线；以及多个基于晶体管的统一部件，所述多个基于晶体管的统一部件包括：所述多个基于晶体管的统一部件的第一子集，其电连接在输入引线中的第一输入引线与输出引线中的第一输出引线之间；以及所述多个基于晶体管的统一部件中的两个或更多个部件的第二子集，其电连接在输入引线中的第二输入引线与输出引线中的第二输出引线之间。所述多个基于晶体管的统一部件中的每一个包括晶体管管芯，并且第一子集中的基于晶体管的统一部件的第一数量与第二子集中的基于晶体管的统一部件的第二数量不同。

在一些实施例中，所述多个基于晶体管的统一部件中的每一个包括集成无源装置(IPD)电路。

在一些实施例中，所述多个基于晶体管的统一部件中的每一个基于晶体管的统一部件的IPD电路包括主元件和可调谐元件，该可调谐元件被配置为选择性地连接到主元件以更改基于晶体管的统一部件的特性。

在一些实施例中，主元件和可调谐元件各自包括电容性装置，并且可调谐元件被配置为连接到主元件以增加IPD电路的电容。

在一些实施例中，所述多个基于晶体管的统一部件的第一子集的IPD电路是多个IPD电路。

在一些实施例中，所述多个基于晶体管的统一部件的每个IPD电路是相同的IPD电路。

在一些实施例中，输入引线和输出引线是双扁平无引线(DFN)封装或四方扁平无引线(QFN)封装的一部分。

在一些实施例中，半导体装置封装还包括在第一输入引线与所述多个基于晶体管的统一部件的第一子集中的相应部件之间的多个接合线。

根据本公开的一些实施例，一种半导体装置封装包括：输入引线；输出引线；以及多个统一的集成无源装置(IPD)电路，每个统一IPD电路包括主元件和可调谐元件，可调谐元件被配置为选择性地连接到主元件以更改统一IPD电路的特性。

在一些实施例中，半导体装置封装还包括连接IPD电路的主元件和IPD电路的可调谐元件的接合线。

在一些实施例中，主元件和可调谐元件各自包括电容性装置，并且可调谐元件被配置为选择性地耦合到主元件以增加IPD电路的电容。

在一些实施例中，其中输入引线包括多个输入引线，输出引线包括多个输出引线，所述多个统一IPD电路的第一子集电连接在输入引线中的第一输入引线与输出引线中的第一输出引线之间，并且所述多个统一IPD电路中的两个或更多个的第二子集电连接在输入引线中的第二输入引线与输出引线中的第二输出引线之间。

在一些实施例中，第一子集中的统一IPD电路的第一数量与第二子集中的统一IPD电路的第二数量不同。

在一些实施例中，半导体装置封装还包括第一多个晶体管管芯和第二多个晶体管管芯，所述第一多个晶体管管芯中的每一个分别耦合到多个统一IPD电路的第一子集的统一IPD电路，所述第二多个晶体管管芯中的每一个分别耦合到多个统一IPD电路的第二子集的统一IPD电路。

在一些实施例中，所述第一多个晶体管管芯和所述第二多个晶体管管芯中的每一个包括相同的晶体管管芯。

在一些实施例中，所述多个统一IPD电路中的第一统一IPD电路包括将主元件电连接到可调谐元件的接合线，并且所述多个统一IPD电路中的第二统一IPD电路的可调谐元件不连接到第二统一IPD电路的主元件。

在一些实施例中，所述多个统一IPD电路中的第一统一IPD电路电连接到输入引线，并且所述多个统一IPD电路中的第二统一IPD电路电连接到输出引线和/或第一统一IPD电路。

根据本公开的一些实施例，一种制造半导体装置封装的方法包括：将多个基于晶体管的统一部件分别布置在第一封装和第二封装中；选择性地以第一配置将第一接合线连接到第一封装的基于晶体管的统一部件；以及选择性地以与第一配置不同的第二配置将第二接合线连接到第二封装的基于晶体管的统一部件。

在一些实施例中，第一封装和第二封装的基于晶体管的统一部件中的每一个包括相同的第一晶体管管芯。

在一些实施例中，基于晶体管的统一部件中的每一个包括集成无源装置(IPD)电路，该IPD电路包括主元件和可调谐元件，该可调谐元件被配置为选择性地连接到主元件以更改基于晶体管的统一部件的特性。

在一些实施例中，将第一接合线选择性地连接到第一封装的基于晶体管的统一部件包括：将第一接合线中的至少一个连接在第一封装的多个基于晶体管的统一部件中的至少一个的IPD电路的主元件与所述IPD电路的可调谐元件之间。

在一些实施例中，第一封装包括多个输入引线，并且将第一接合线选择性地连接到第一封装的基于晶体管的统一部件包括：将第一接合线的第一子集连接在第一封装的所述多个基于晶体管的统一部件的第一子集与输入引线中的第一输入引线之间，以及将第一接合线的第二子集连接在所述多个基于晶体管的统一部件的第二子集与输入引线中的第二输入引线之间。

在一些实施例中，第一子集中的基于晶体管的统一部件的第一数量与第二子集中的基于晶体管的统一部件的第二数量不同。

在一些实施例中，将所述多个基于晶体管的统一部件布置在第一封装和第二封装中包括：以第一布局将第一封装的基于晶体管的统一部件接合到第一封装的第一底座(submount)，以及以与第一布局相同的第二布局将第二封装的基于晶体管的统一部件接合到第二封装的第二底座。

根据本公开的一些实施例，一种可配置半导体装置平台包括：底座；耦合到底座的输入引线和输出引线；以及多个统一晶体管管芯，每个统一晶体管管芯被配置为以一个或多个子集选择性地耦合到输入引线和输出引线。

在一些实施例中，可配置半导体装置平台还包括多个统一的集成无源装置(IPD)电路，每个统一IPD电路包括主元件和可调谐元件，可调谐元件被配置为选择性地连接到主元件以更改统一IPD电路的特性。

在一些实施例中，主元件和可调谐元件各自包括电容性装置，并且可调谐元件被配置为通过接合线电连接到主元件以增加统一IPD电路的电容。

在一些实施例中，所述统一IPD电路是多个统一IPD电路。

在一些实施例中，所述多个统一IPD电路中的第一统一IPD电路位于所述多个统一晶体管管芯中的第一统一晶体管管芯的第一侧上，并且所述多个统一IPD电路中的第二统一IPD电路位于第一统一晶体管管芯的第二侧上。

在一些实施例中，所述多个统一IPD电路中的第一统一IPD电路和第二统一IPD电路位于所述多个统一晶体管管芯中的第一统一晶体管管芯与输入引线之间的底座上。

在一些实施例中，所述多个统一IPD电路中的每个统一IPD电路是相同的IPD电路。

在一些实施例中，所述多个统一晶体管管芯中的每个晶体管管芯是相同的晶体管管芯。

在一些实施例中，所述多个统一晶体管管芯中的每一个的平均输出功率小于20W。

在一些实施例中，所述多个统一晶体管管芯中的每一个的总栅极周长小于15mm。

在一些实施例中，所述多个统一晶体管管芯是大规模多输入多输出(mMIMO)天线的一部分。

附图说明

图1A-1C示意性地图示了根据本公开的一些实施例的可以包括在基于晶体管的统一部件中的代表性的基于III族氮化物的晶体管的设计。图1D至1F是图示根据本公开的一些实施例的晶体管管芯可以被封装以提供封装的晶体管的几种示例方式的示意性横截面图。

图2是根据本公开的一些实施例的基于晶体管的统一部件的示意图。

图3A和3B图示了根据本公开的一些实施例的到基于晶体管的统一部件以及在基于晶体管的统一部件内的接合线附接的示例。

图4A至4F是根据本公开的一些实施例的可以用于改变基于晶体管的统一部件的物理特性的示例配置的示意图。

图5图示了根据本公开的一些实施例的包括第二IPD电路的基于晶体管的统一部件的示例实施例。

图6图示了根据本公开的一些实施例的包括多个第一IPD电路和多个第二IPD电路的基于晶体管的统一部件的示例实施例。

图7是根据本公开的一些实施例的基于晶体管的统一部件的示意图。

图8图示了根据本公开的一些实施例的在装置封装中使用基于晶体管的统一部件的示例。

图9A至9G图示了根据本公开的一些实施例的利用基于晶体管的统一部件的半导体封装的示例配置。

图10图示了根据本公开的一些实施例的用于制造装置封装的过程。

图11图示了根据本公开的一些实施例的利用基于晶体管的统一部件来制造多个装置封装的过程。

图12是根据本公开的一些实施例的结合统一IPD装置的基于晶体管的统一部件的示意图。

图13图示了结合图12的基于晶体管的统一部件的封装的示例。

图14图示了根据本公开的一些实施例的可以利用装置封装的大规模多输入多输出(mMIMO)配置的示例。

具体实施方式

根据本公开的实施例，提供了可重新配置放大器封装，其包括以统一方式布置的多个统一部件，这些统一部件可以互连以形成具有期望特性的晶体管封装。每个统一部件可以包括晶体管管芯和/或一个或多个匹配装置，诸如例如集成无源装置(IPD)电路。可以选择包括在放大器中的统一部件的数量以及统一部件之间的电连接，来构造具有期望特性的放大器封装。接合线可以用于互连统一部件，并且可以选择所使用的接合线的数量和类型来调谐放大器封装的特性。而且，匹配装置可以包括至少一个可调谐元件，使得包括在统一部件中的匹配装置可以被调谐以具有期望的性能特性。本文公开的技术可以允许使用单个统一部件设计来形成多种多样的放大器封装。这可以大大降低制造复杂性。在一些实施例中，统一部件可以是基于晶体管的统一部件。如本文所使用的，基于晶体管的统一部件旨在覆盖其中基于晶体管的统一部件的晶体管可以是跨所述基于晶体管的统一部件统一一致的实施例，以及其中统一部件的匹配电路可以是跨所述基于晶体管的统一部件统一一致的但是基于晶体管的统一部件的晶体管不同的实施例。

制造成本和制造过程的复杂性是许多放大器封装的重要考虑因素。随着产品线中包括的单独部件的数量增加(例如，许多不同的晶体管管芯设计和许多不同的IPD设计)，制造过程的复杂性一般也趋于增加。例如，管芯接合机器常常被用于从包含此类管芯的晶片中选择各个管芯、将管芯设置在封装中、和/或在各个管芯之间连接接合线。一些管芯接合机器可以利用单个晶片进行接合。如果半导体封装使用来自许多晶片的多个不同管芯，那么组装复杂性显著增加。例如，由于接合机器的晶片限制，可能需要晶片之间的转换(changeovers)，因此，由于处理时间而引起的成本增加。目前减轻这种类型的组装复杂性的方式可以包括使用更复杂的管芯接合机，其可以具有显著的成本并且其本身会增加复杂性(例如，操作复杂性)。

本公开描述了用于使用多个基于晶体管的统一部件来形成多种不同封装的放大器的技术。如本文所使用的，“统一”部件和/或“统一的”基于晶体管的部件意指：多个基于晶体管的统一部件中的每个基于晶体管的统一部件可以与其它基于晶体管的统一部件一样包括在制造容限内以同一相同配置(例如，物理位置和间距)布置的相同数量和类型的装置(除了接合线之外，本文进一步讨论)。相同类型的装置可以包括具有共同配置、尺寸和/或设计的装置。但是，在一些实施例中，并不需要特定统一部件和/或基于晶体管的统一部件内的所有装置都是统一和/或相同的。换句话说，如果第一基于晶体管的统一部件包括以相同配置布置的相同数量和类型的装置，那么第一基于晶体管的统一部件被认为与第二基于晶体管的统一部件是统一的，但是第一基于晶体管的统一部件内的各个装置中的一个或多个可以与第一基于晶体管的统一部件的其它装置不同。例如，第一基于晶体管的统一部件可以包括具有第一设计/类型的第一装置(例如，第一晶体管管芯)和具有第二装置/类型的第二装置(例如，第一IPD装置)，并且第二基于晶体管的部件可以包括相同的具有第一设计/类型的第一装置(例如，第一晶体管管芯)和具有第二装置/类型的第二装置(例如，第一IPD装置)。在一些实施例中，在第一和第二基于晶体管的统一部件中使用的第一装置可以基本上相同(例如，在制造容限内)和/或在第一和第二基于晶体管的统一部件中使用的第二装置可以基本相同(例如，在制造容限内)。换句话说，基于晶体管的统一部件可以是包括一个或多个装置的“模板”，其中“模板”可以在封装内重复多次。

在一些实施例中，如果例如多个基于晶体管的统一部件的相应晶体管管芯具有相同的栅极周长、相同的功率容量、或相同的尺寸等，那么它们可以被认为是统一的。在一些实施例中，如果多个基于晶体管的统一部件的相应晶体管管芯在制造容限内相同和/或完全相同，那么可以认为它们是统一的。在一些实施例中，如果多个基于晶体管的统一部件的相应IPD装置例如具有相同装置集合的相同布局、相同的谐波终止和/或阻抗匹配能力、或相同的尺寸等，那么可以认为它们是统一的。在一些实施例中，如果多个基于晶体管的统一部件的相应IPD装置在制造容限内相同和/或完全相同，那么可以认为它们是统一的。

此外，如本文所使用的，即使基于晶体管的统一部件中的相应部件具有不同的接合线配置，相应的基于晶体管的统一部件也可以被认为是“统一的”。换句话说，如果第一基于晶体管的统一部件和第二基于晶体管的统一部件包括以相同配置布置的相同数量和类型的装置，但是将第一基于晶体管的统一部件的装置互连的接合线与第二基于晶体管的统一部件例如在数量、类型和/或布置方面是不同的，那么它们被认为是统一的。换句话说，如果基于晶体管的统一部件包括在物理上以相同配置布置的相同数量和类型的装置，那么它们被认为是统一的，而不管基于晶体管的统一部件的相应部件之间使用的接合线连接如何。在一些实施例中，每个基于晶体管的统一部件可以包括晶体管管芯。在一些实施例中，每个基于晶体管的统一部件还可以包括一个或多个IPD电路(其中每个基于晶体管的统一部件包括相同数量和类型的IPD电路)。然后可以通过将多个基于晶体管的统一部件安装在封装内的底座上并使用接合线互连基于晶体管的统一部件来生成晶体管封装。

如先前所描述的，半导体封装件可以包括耦合到谐波终止电路和/或阻抗匹配电路(其在本文中统称为“匹配电路”)的晶体管管芯。谐波终止电路和阻抗匹配电路可以例如使用集成无源装置(IPD)电路来实现。IPD电路可以包括例如诸如陶瓷基板(例如，氧化铝基板)之类的基板或者其上形成有电容器、电感器和/或电阻器的印刷电路板。在本公开的一些实施例中，接合线可以耦合在(1)IPD电路与封装的输入/输出之间、(2)IPD电路与晶体管管芯之间、(3)IPD电路之间，以及(4)在IPD电路的部分与IPD电路的可调谐元件之间。这些接合线可以充当电感器，并且电容器可以被形成为IPD电路的一部分，使得可以在晶体管管芯的输入端和/或输出端处形成例如电感器-电容器-电感器(LCL)电抗电路。

为了用作阻抗匹配装置，IPD电路可能需要被配置为匹配封装的放大器的输入(在输入阻抗匹配电路的情况下)或输出(在输出阻抗匹配电路的情况下)。类似地，为了用作谐波终止电路，可能需要基于封装的放大器的基本操作频率来配置IPD电路。因此，IPD电路可能需要针对封装的放大器预期在其中操作的特定环境进行调谐(例如，对于输入阻抗、输出阻抗、操作频率和/或其它因素)。

在一些实施例中，可以附加地简化IPD电路。在具有多个不同类型的放大器(例如，对于不对称放大器)的半导体封装中，晶体管管芯常常具有不同的尺寸。使用不同的管芯尺寸会产生管芯寄生分量(例如，寄生电容、寄生电感等)的不同值，因此阻抗匹配网络的特性可能需要基于特定产品中所包括的晶体管管芯的类型进行优化。通过使用基于晶体管的统一部件，可以使用在类型和物理布局方面基本上相同的底层部件来创建给定匹配网络的多个副本。虽然IPD电路的匹配部件尺寸相同，但是可将可调谐部件添加到IPD电路，以允许网络可修改以在许多不同的功率级别上工作。因此，以前可能要求使用芯片接合(常常对于每个不同尺寸的管芯使用不同的芯片接合机器)安装在封装中的许多不同尺寸的IPD管芯的IPD电路(例如，匹配网络)可以使用包括多个IPD管芯的单个基于晶体管的统一部件的多个实例来实现。利用在制造期间可以容易地修改的接合线，所制造的产品的类型可以主要基于和/或仅基于接合线的变化而变化。本文描述的实施例可以允许显著减少在给定半导体封装的制造期间和/或在半导体封装之间改变晶片以适应不同管芯的需要。

使用多个基于晶体管的统一部件来实现放大器封装对于不对称放大器(即，包括具有不同增益和/或性能特性的多条路径的放大器)的制造可以特别有利，因为这些放大器常规而言倾向于包括多个具有不同尺寸的不同管芯。由于在制造半导体装置时使用基于晶体管的统一部件，还可以获得成本优势。例如，设计时间、生产成本和/或生产时间可以较低，因为可能不必为多个不同尺寸的管芯设计和/或加工掩模。作为附加示例，可能不必使用其上具有两个不同尺寸的管芯的一个晶片，这可以避免组装和测试中产生的复杂性(即，在批量生产中跟踪晶片上的不同设计)。由于使用了增加的晶片数量的相同晶片(例如，由于增加了共用管芯的使用)，使用基于晶体管的统一部件还可以降低成本。使用基于晶体管的统一部件还可以通过消除工艺变化来降低成本，因为统一管芯可以从晶片上物理上相似的位置而不是从两个单独的晶片上挑选。使用基于晶体管的统一部件还可以通过降低组装多个管芯时的制造复杂性来降低成本。例如，使用基于晶体管的统一部件可以意味着在从一个晶片移动到不同晶片以将管芯接合下来时无需或更少的转换。此外，人们对更大晶片尺寸的兴趣也日益浓厚。本文描述的实施例可以通过增加晶片密度来显著降低个体管芯成本，并且可以通过降低复杂性来改进组装时间。因此，使用本公开的实施例对成本和组装吞吐量都有好处。

根据本公开的实施例的放大器封装包括多个基于晶体管的统一部件，以便使用与常规装置相比更少数量的不同管芯/部件。本文描述的实施例通过拆分和组合体系架构在对称概念上进行扩展，并且在体系架构上实现了简单的不对称放大器设计。本公开的实施例通过限制不同特定要求(如输出功率水平和频率)的产品之间放大器封装内部的物理几何形状的差异来提供优点。

此外，通过实现用于形成装置封装的统一管芯/芯片的更高重复，本公开的实施例允许在制造期间改变用于获得管芯/芯片的晶片之前将更多相同类型的芯片接合到封装的底座(例如，通过接合机器)。通过从同一晶片获得更多的管芯/芯片，从晶片上物理上邻近的位置获得封装的统一管芯/芯片的可能性增加。这个特征可以提供减少封装的芯片/管芯之间的变化的附加好处，因为物理上邻近的管芯/芯片常常会表现出相同的性能水平，并且由于可能跨晶片变化的制造特性(例如，掺杂水平、蚀刻图案)可能造成的变化更少。因此，使用增加所使用的相同的芯片/管芯的数量的配置可以导致各个管芯/芯片之间的性能差异较小。

如上面所讨论的，本文公开了使用多个基于晶体管的统一部件形成的封装的放大器，其中每个基于晶体管的统一部件可以包括晶体管管芯和/或一个或多个IPD电路。晶体管管芯可以例如是基于III族氮化物的晶体管放大器，但本公开不限于此。图1A-1C示意性地图示了根据本公开的实施例的可以包括在基于晶体管的统一部件中的代表性基于III族氮化物的晶体管的设计。特别地，图1A是晶体管管芯10的示意性平面图。在图1A中，半导体层结构的顶表面上的大部分金属化层已被去除，以示出直接接触晶体管管芯10的半导体层结构的金属化。图1B和1C是分别沿着图1A的线1B-1B和1C-1C截取的晶体管管芯10的示意性横截面图。应该认识到的是，图1A-1C(以及本申请的许多其它图)是高度简化的图，并且实际的晶体管管芯可以包括更多的单位单元以及本文的简化图中未示出的各种电路系统和元件。

如图1A中所示，晶体管管芯10包括形成在半导体层结构50上的顶侧金属化结构15。顶侧金属化结构15包括栅极总线12和漏极总线14、多个栅极指22、多个漏极指24和多个源极指26，所有这些都形成在半导体层结构50的上表面上。栅极指22、漏极指24和源极指26可以彼此平行延伸，其中栅极指22在第一方向上从栅极总线12延伸并且漏极指24在与第一方向相反的方向上从漏极总线14延伸。每个栅极指22可以定位在漏极指14和源极指26之间。

栅极总线12和栅极指22可以被实现为第一单片金属图案。栅极总线12和栅极指22是晶体管管芯10的栅极电极结构的一部分。栅极电极的上部(未示出)可以充当晶体管管芯10的第一端子122(参见图1D至1F)(本文也称为第一接合焊盘和/或栅极端子)。第一电路元件(未示出)可以通过例如接合线(未示出)连接到栅极端子122。第一电路元件可以将要被放大的输入信号传递到晶体管管芯10。

漏极总线14和漏极指24可以被实现为第二单片金属图案。漏极总线14和漏极指24是晶体管管芯10的漏极电极的一部分。漏极电极的上部(未示出)可以充当晶体管管芯10的第二端子124(参见图1D至1F)(本文也称为第二接合焊盘和/或漏极端子)。第二电路元件(未示出)可以通过例如接合线(未示出)连接到漏极端子124。第二电路元件可以接收由晶体管管芯10输出的放大的信号。栅极端子122和漏极端子124在图1A中未示出，但在图1D至图1F中示意性地描绘。

源极指26通过多个镀金属源极通孔46物理且电连接到位于半导体层结构50的底侧上的晶体管管芯10的源极端子36。每个镀金属源极通孔46可以从顶部金属化结构15延伸穿过半导体层结构50。每个镀金属源极通孔46可以各自通过形成穿过半导体层结构50的开口(例如，通过各向异性蚀刻)并且然后通过沉积涂覆(或者可替代地，填充)开口的侧壁的金属镀层来实现。

形成一层或多层层间绝缘层18(参见图1B)，其将栅极金属化12、22、漏极金属化14、24和源极金属化26彼此隔离。(一个或多个)层间绝缘层18可以包括介电材料，诸如SiN、SiO

晶体管管芯10包括多个单位单元晶体管102，其中之一在图1A中的虚线框中指示。单位单元晶体管102包括栅极指22、漏极指24的一部分和源极指26的一部分以及位于所标识的栅极指22、漏极指24和源极指26下方的半导体层结构50的部分。由于所有栅极指22都电连接到共用栅极总线12，所有漏极指24都电连接到共用漏极总线14，并且所有源极指26都电连接到共用源极端子36，因此可以看出，单位单元晶体管102全部并联电连接在一起。晶体管管芯10可以包括基于III族氮化物的HEMT晶体管放大器。

图1B和1C更详细地图示半导体层结构50。如图1B和1C中所示，半导体层结构50包括多个半导体层。在所描绘的实施例中，示出了总共两个半导体层，即，沟道层54和位于沟道层54的顶侧上的势垒层56。半导体层结构50可以(并且通常将)包括附加的半导体和/或非半导体层。例如，半导体层结构50可以包括其上生长其它半导体层的生长基板52。生长基板52可以包括例如4H-SiC或6H-SiC基板。在其它实施例中，生长基板52可以包括不同的半导体材料(例如，硅或基于III族氮化物的材料、GaAs、ZnO、InP)或非半导体材料(例如，蓝宝石)。生长基板52即使由非半导体材料形成，也被认为是半导体层结构50的一部分。

可以在生长基板52上在沟道层54的下方提供可选的缓冲、成核和/或过渡层(未示出)。例如，可以包括AlN缓冲层以在SiC生长基板52和半导体层结构50的其余部分之间提供适当的晶体结构过渡。此外，还可以提供(一个或多个)应变平衡过渡层。

在一些实施例中，沟道层54是III族氮化物材料，诸如Al

沟道层54可以具有小于势垒层56的至少一部分的带隙的带隙，并且沟道层54还可以具有比势垒层56更大的电子亲和力。在某些实施例中，势垒层56是AlN、AlInN、AlGaN或AlInGaN，其厚度在大约0nm/1nm与大约10nm或更大之间。在特定实施例中，势垒层56足够厚并且具有足够高的Al成分和掺杂以在沟道层54和势垒层56之间的界面处引起显著的载流子浓度。

势垒层56可以是III族氮化物并且可以具有比沟道层54大的带隙和比沟道层54小的电子亲和力。因而，在本公开的某些实施例中，势垒层56可以包括AlGaN、AlInGaN和/或AlN或其层的组合。势垒层56可以例如从大约0.1nm至大约30nm厚。在某些实施例中，势垒层56未掺杂或掺杂有n型掺杂剂至小于大约10

由于势垒层56与沟道层54之间的带隙的差异以及势垒层56与沟道层54之间的界面处的压电效应，在沟道层54和势垒层56之间的结处在沟道层54中感生出二维电子气体(2DEG)。2DEG充当高导电层，其允许每个单位单元晶体管102的源极区域与其相关联的漏极区域之间的传导，其中源极区域是半导体层结构50的位于源极指26正下方的部分，并且漏极区域是半导体层结构50的位于对应漏极指24正下方的部分。

图1D至1F是图示可以封装根据本公开的实施例的晶体管管芯以分别提供封装的晶体管1A至1C的几种示例方式的示意性横截面图。虽然图1D-1F示出了被封装的图1A-1C的晶体管管芯10，但是应该认识到的是，根据本公开的实施例的任何晶体管管芯和装置部件可以被封装在图1D-1F中所示的封装中，以及本领域普通技术人员将理解的其它封装中。

图1D是封装的基于III族氮化物的晶体管1A的示意性侧视图。如图1D中所示，封装的晶体管1A包括封装在开放腔封装(open cavity package)21A中的晶体管管芯10。封装21A包括金属栅极引线210A、金属漏极引线220A、金属底座76、侧壁78和盖80。

底座76可以包括被配置为辅助封装21A的热管理的材料。例如，底座76可以包括铜和/或钼。在一些实施例中，底座76可以由多个层组成，和/或包含通孔/互连。在示例实施例中，底座76可以是多层铜/钼/铜金属凸缘，其包括核心钼层，在其任一主表面上具有铜包覆层。在一些实施例中，底座76可以包括作为引线框架或金属块的一部分的金属散热器。在一些实施例中，侧壁78和/或盖80可以由绝缘材料形成或包括绝缘材料。例如，侧壁78和/或盖80可以由陶瓷材料形成或包括陶瓷材料。在一些实施例中，侧壁78和/或盖80可以由例如Al

晶体管管芯10安装在由金属底座76、陶瓷侧壁78和陶瓷盖80限定的空气填充腔体79中的金属底座76的上表面上。如上所述，晶体管管芯10的栅极端子122和漏极端子124位于半导体层结构50的尖端侧上，而源极端子136位于半导体层结构50的底侧上。源极端子36可以使用例如导电管芯附接材料(未示出)安装在金属底座76上。金属底座76可以提供到源极端子36的电连接，并且还可以用作散发在晶体管管芯10中生成的热量的散热结构。热量主要在晶体管管芯10的上部中生成，其中在例如单位单元晶体管102的沟道区域中生成相对高的电流密度。这个热量可以通过源极通孔46和半导体层结构50转移到源极端子36，然后转移到金属底座76。

输入匹配电路90和/或输出匹配电路92也可以安装在封装内。匹配电路90、92可以包括阻抗匹配和/或谐波终止电路。阻抗匹配电路可以用于将输入到封装的晶体管1A或从封装的晶体管1A输出的信号的基波分量的阻抗分别与晶体管管芯10的输入端或输出端处的阻抗匹配。谐波终止电路可以被用于将可能存在于晶体管管芯10的输入或输出处的基波信号的谐波接地。可以提供多于一个输入匹配电路90和/或输出匹配电路92。如图1D中示意性示出的，输入和输出匹配电路90、92可以安装在金属底座76上。栅极引线210A可以通过一个或多个接合线180连接到输入匹配电路90，并且输入匹配电路90可以通过一个或多个附加接合线180连接到晶体管管芯10的栅极端子122。类似地，漏极引线220A可以通过一个或多个接合线180连接到输出匹配电路92，并且输出匹配电路92可以通过一个或多个附加接合线180连接到晶体管管芯10的漏极端子124。作为电感元件的接合线180可以形成输入和/或输出匹配电路的一部分。

图1E是封装的基于III族氮化物的晶体管1B的示意性侧视图，其包括封装在基于印刷电路板的封装21B中的图1A-1C的晶体管管芯10。封装的晶体管1B与图1D的封装的晶体管1A非常相似，除了封装21A的栅极和漏极引线210A、220A被封装21B中的基于印刷电路板的引线210B、220B替代之外。

封装21B包括底座76、陶瓷侧壁78、陶瓷盖80，它们中的每一个可以基本上类似于上面讨论的封装21A的类似编号的元件。封装21B还包括印刷电路板224。印刷电路板224上的导电迹线形成金属栅极引线210B和金属漏极引线220B。印刷电路板224可以经由例如导电胶附接到底座76。印刷电路板76包括中心开口并且晶体管管芯10安装在底座76上在这个开口内。封装的晶体管1B的其它部件可以与封装的晶体管1A的类似编号的部件相同，因此将省略对其的进一步描述。

图1F是另一个封装的基于III族氮化物的晶体管1C的示意性侧视图。封装的晶体管1C与封装的晶体管1A的不同之处在于其包括不同的封装21C。封装21C包括金属底座76(其可以与封装21A的类似编号的底座76相似或相同)以及金属栅极和漏极引线210C、220C。封装的晶体管1C还包括至少部分地包围晶体管管芯10、引线210C、220C和金属底座76的塑料包覆模制件83。封装的晶体管1C的其它部件可以与封装的晶体管1A的类似编号的部件相同，因此将省略对其的进一步描述。

晶体管管芯10的制造可以包括在晶片上形成多个(例如，数百或数千)晶体管管芯10。晶体管管芯10中的各个晶体管管芯随后可以从晶片切单并设置在装置封装内，诸如图1D至1F中所示的封装1A-1C。

图2是根据本公开的一些实施例的基于晶体管的统一部件110的示意图。基于晶体管的统一部件110可以包括多个分立装置。基于晶体管的统一部件110的装置可以包括晶体管管芯120和IPD电路130。

在一些实施例中，晶体管管芯120可以是基于III族氮化物的晶体管放大器，诸如图1A至1C中所示的晶体管放大器，但是本公开的实施例不限于此。在一些实施例中，晶体管管芯120可以是场效应晶体管(FET)，诸如金属氧化物半导体FET(MOSFET)。晶体管管芯120在本文中可以被称为晶体管和晶体管管芯两者。晶体管芯片120可以具有任何类型的配置。在一些实施例中，晶体管管芯120可以具有20W或更小的平均输出功率。在一些实施例中，晶体管管芯120可以具有10W或更小的平均输出功率。在一些实施例中，晶体管管芯120可以具有15mm或更小的总栅极周长。在一些实施例中，晶体管管芯120可以具有10mm或更小的总栅极周长。

晶体管芯片120可以包括接合线可以附接到其上的接合表面。例如，晶体管管芯120可以具有第一接合焊盘122和第二接合焊盘124。在一些实施例中，第一接合焊盘122可以位于晶体管管芯120的第一侧(例如，输入侧或栅极侧)上并且第二接合焊盘124可以位于晶体管管芯120的第二侧(例如，输出侧或漏极侧)上。在一些实施例中，第一接合焊盘122可以耦合到晶体管管芯120的作为晶体管管芯120的一部分的晶体管单元的栅极，和/或第二接合焊盘124可以耦合到晶体管管芯120的作为晶体管管芯120的一部分的晶体管单元的漏极，但本公开不限于此。

IPD电路130可以包括主IPD元件135和一个或多个可调谐IPD元件138。主IPD元件135例如可以包括一个或多个电容器电路或其它电路元件。主IPD元件135可以提供例如阻抗匹配和/或谐波终止功能性。可调谐IPD元件138可以包括附加的电容器电路或其它电路元件。如本文将进一步描述的，可调谐IPD元件138可以被配置为给IPD电路130提供可调谐功能性。

IPD电路130可以包括接合线可以附接到其上的接合表面。例如，主IPD元件135可以具有接合焊盘132。在一些实施例中，接合焊盘132可以位于主IPD元件135的上表面上并且可以耦合到主IPD元件135中的IPD电路元件(例如，电容器)。每个可调谐IPD元件138可以具有接合焊盘142。在一些实施例中，接合焊盘142可以位于可调谐IPD元件138的上表面上并且可以耦合到可调谐IPD元件138中的IPD电路元件(例如，电容器)。

接合线可以被用于将IPD电路130电连接到晶体管管芯120(例如，从主IPD元件135的接合焊盘132延伸到晶体管管芯120的第一接合焊盘122的接合线)。可以提供附加的接合线，其将第一外部电路电连接到基于晶体管的统一部件110(例如，从输入引线延伸到主IPD元件135的接合焊盘132的接合线)，和/或将第二外部电路电连接到基于晶体管的统一部件110(例如，从晶体管管芯120的第二接合焊盘124延伸到输出引线的接合线)。

IPD电路130可以提供例如到晶体管管芯120的阻抗匹配和/或谐波终止。可以通过改变接合线的类型和/或配置来调整阻抗匹配和/或谐波终止的配置。在一些实施例中，可以通过将可调谐IPD元件138中的一个或多个电耦合到主IPD元件135来进一步调整阻抗匹配和/或谐波终止。例如，接合线可以耦合在主IPD元件135的接合焊盘132和可调谐IPD元件138的接合焊盘142中的一个或多个之间。

图3A和3B图示了根据本公开的一些实施例的到基于晶体管的统一部件110以及在基于晶体管的统一部件110内的接合线附接的示例。参考图3A，多个接合线180可以耦合到基于晶体管的统一部件110。例如，第一接合线180_1可以从另一个电路元件或封装的其它部分(例如，从输入引线)耦合到主IPD元件的接合焊盘132。图3A中示出的第一接合线180_1的数量仅仅是示例并且不旨在限制本公开。改变第一接合线180_1的数量和廓形(profile)可以改变例如基于晶体管的统一部件110的载流能力和/或IPD电路130的阻抗。

第二接合线180_2可以耦合在主IPD元件135的接合焊盘132与晶体管管芯120的第一接合焊盘122之间。因此，IPD电路130可以电连接到晶体管管芯120。图3A中示出的第二接合线180_2的数量仅仅是示例并且不旨在限制本公开。改变第二接合线180_2的数量和廓形可以改变例如基于晶体管的统一部件110的载流能力和/或IPD电路130的阻抗。

第三接合线180_3可以从基于晶体管的统一部件110的第二接合焊盘124耦合到另一个电路元件或封装的其它部分(例如，耦合到输出引线)。图3A中示出的第三接合线180_3的数量仅仅是示例并且不旨在限制本公开。改变第三接合线180_3的数量和廓形可以改变例如基于晶体管的统一部件110的载流能力。

接合线180可以彼此间隔开距离D。接合线180中的相邻接合线180之间的距离D不需要是均匀的。例如，第一接合线180_1、第二接合线180_2和/或第三接合线180_3中的相邻接合线之间的距离D可以在整个基于晶体管的统一部件110上变化。此外，第一接合线180_1中的相邻接合线之间的距离可以与第二接合线180_2和/或第三接合线180_3中的相邻接合线之间的距离不同。

图3B图示了与3A相似的配置，在主IPD元件135的接合焊盘132与可调谐IPD元件138的接合焊盘142中的一个或多个之间添加了第四接合线180_4。图3B中示出的第四接合线180_4的数量仅仅是示例并且不旨在限制本公开。改变第四接合线180_4的数量和廓形可以改变例如IPD电路130的阻抗和/或电容。通过添加第四接合线180_4，可调谐IPD元件138中的一个或多个可以耦合到IPD电路130中。例如，IPD电路130的电容可以通过将可调谐IPD元件138中的第一可调谐IPD元件耦合到主IPD元件135而增加第一量，并且IPD电路130的电容可以通过另外将可调谐IPD元件138中的第二可调谐IPD元件耦合到主IPD元件135而增加第二量。虽然图3A和3B中仅示出两个可调谐IPD元件138，但是应该理解的是，可以存在更多或更少的可调谐IPD元件138而不偏离本公开。由每个可调谐IPD元件138添加的电容的量可以不同，以增加由IPD电路130添加的可能电容的数量。

参考图3A和3B，可以看出，基于晶体管的统一部件110提供了可以使用共用格式与装置的有限集合来进行的多个配置选项。例如，可以调整接合线180的数量和廓形以改变装置的特性。此外，可以选择性地连接可调谐IPD元件138中的一个或多个以进一步调整装置的特性。以这种方式，使用基于晶体管的统一部件110，可以通过仅调整接合线180的配置(例如，通过向可配置的半导体装置平台提供各种各样的接合线配置)来制造具有不同特性的多个封装。使用更少的分立部件减少了制造过程中的变化，从而降低了复杂性和成本。通过在封装上重复使用有限数量的管芯配置，可以减少管芯接合过程中晶片转换的数量。此外，在封装引脚上使用较少数量的管芯可以允许制造过程增加从同一晶片以及从晶片上的相同或邻近点选择管芯的频率。因此，封装内的管芯可以具有类似的晶片工艺变化，因为管芯将来自物理上可以彼此接近的位置。

图4A至4F是根据本公开的一些实施例的可以用于改变基于晶体管的统一部件110的物理特性的示例配置的示意图。

参考图4A，连接到IPD电路130的第一接合线180_1在第一接合线180_1中的相邻第一接合线之间可以具有第一距离D1。在一些实施例中，可以调整第一接合线180_1中的相邻第一接合线之间的第一距离D1，以改变第一接合线180_1之间的互感和/或调整可以在接合焊盘(例如，接合焊盘1320)上提供的第一接合线180_1的数量。第一距离D1可以在制造容限内预先确定，并在制造期间应用于基于晶体管的统一部件110(例如，以制造具有特定特性(诸如操作频率或阻抗匹配)的半导体装置)。第一距离D1可以影响例如寄生抵消或电抗变化，诸如IPD电路130的电感，并且可以用于例如建立特定的输入阻抗匹配或输入谐波终止。可以受接合线廓形和/或配置的变化影响的半导体装置的其它特性包括对半导体装置的增益、线性度和/或效率的修改。

IPD电路130和晶体管管芯120之间的第二接合线180_2在第二接合线180_2中的相邻第二接合线之间可以具有第二距离D2。与第一接合线180_2一样，第二距离D2可以在制造容限内预先确定以在所得封装中产生特定特性，并且可以在制造期间应用于基于晶体管的统一部件110。第二距离D2也会影响IPD电路130的电感。

除了第一接合线180_1和第二接合线180_2的配置之外，第三接合线180_3和第四接合线180_4的配置也可以变化。例如，图4A图示了与图3B的示例配置相比，第三接合线180_3和第四接合线180_4的数量可以不同。增加主IPD元件135和可调谐IPD元件138之间的第四接合线180_4的数量可以增加IPD电路130的电感以及增加装置的载流能力。

图4A图示了第一接合线180_1和第二接合线180_2可以交替，但本公开不限于这样的配置。图4B图示了第一接合线180_1和第二接合线180_2中的一个或多个可以彼此相邻地布置。例如，在图4B中，第一接合线180_1成对布置，它们之间具有第三距离D3，并且第二接合线180_2成对布置，它们之间具有第四距离D4。在一些实施例中，距离D3与D4可以彼此不同。图4B还图示了其中在主IPD元件135和可调谐IPD元件138之间未提供第三接合线180_3的实施例，其可以调整IPD电路130的阻抗匹配和/或谐波终止能力。

图4A和4B图示了通过改变接合线配置可以由基于晶体管的统一部件110来提供的多种组合的示例。在许多制造环境中，与制造过程的其它方面相比，改变接合线配置相对不那么复杂。因此，具有不同特性(诸如操作频率和阻抗匹配)的装置封装之间的切换可以相对简单。

除了接合线180的物理设置之外，图4C至4F还图示了可以通过改变接合线180的廓形来更改基于晶体管的统一部件110的特性的机制。例如，参考图4C，接合线180可以耦合在第一接合表面410A和第二接合表面410B之间。第一和第二接合表面410A、410B旨在表示基于晶体管的统一部件110的任何接合表面。例如，第一接合表面410A可以是IPD电路130的接合焊盘132，而第二接合表面410B可以是晶体管管芯120的第一接合焊盘122。提供图4C至4F是为了说明基于晶体管的统一部件110的接合配置的示例，并且不旨在限制本公开。

接合线180可以在第一接合表面410A和/或第二接合表面410B之上延伸第一高度H1。接合线180的高度H1可以影响例如接合线180所耦合到的电路的阻抗(例如，电感)。通过改变接合线180的高度H1(这也可以增加其长度)，可以改变接合线180所连接到的电路的特性。

图4D图示了其中接合线180在第一接合表面410A和/或第二接合表面410B之上以第二高度H2延伸的示例。第二高度H2可以与第一高度H1不同。比较图4C与4D，可以通过改变接合线的高度来更改装置的特性。

参考图4E，接合线180可以在同一封装内的不同高度处提供。例如，第一接合线180可以在第一和/或第二接合表面410A、410B之上以第三高度H3延伸，而第二接合线180以与第三高度H3不同的第四高度H4在第一和/或第二接合表面410A、410B之上延伸。提供具有不同高度的接合线180(其可以包括不同长度的接合线180)可以允许更精确地控制基于晶体管的统一部件110的阻抗。

此外，图4E图示了在第一和/或第二接合表面410A、410B上的间隔大致相同距离的点之间延伸的接合线。例如，第一接合线180可以从第一接合表面410A上的第一点延伸到第二接合表面410B上的第二点。第一接合表面410A和第二接合表面410B上的第一点可以彼此相距第三距离L3(例如，在水平方向上)。第二接合线180可以从第一接合表面410A上的第三点延伸到第二接合表面410B上的第四点。第一接合表面410A和第二接合表面410B上的第三点可以彼此相距相同的第三距离L3(例如，在水平方向上)。因此，接合线180可以在相隔大约相同距离但处于不同高度的点之间延伸。

图4F图示了其中接合线180在相隔不同距离的点之间但以不同高度延伸的示例。例如，第一接合线180可以在第一接合表面410A和/或第二接合表面410B之上以第三高度H3从第一接合表面410A上的第一点延伸到第二接合表面410B上的第二点。第一接合表面410A和第二接合表面410B上的第一点可以彼此相距第三距离L3(例如，在水平方向上)。第二接合线180可以在第一接合表面410A和/或第二接合表面410B之上以第四高度H4从第一接合表面410A上的第三点延伸到第二接合表面410B上的第四点。第一接合表面410A和第二接合表面410B上的第三点可以彼此相距第四距离L4(例如，在水平方向上)。第四距离L4可以与第三距离L3不同。通过改变接合线180的长度和/或高度，可以更精确地控制基于晶体管的统一部件110的特性。

图4A至4F的示例仅仅是说明许多可能的配置。如本领域普通技术人员所理解的，大量的组合是可能的，并且其详尽的列表将是繁琐的。接合线180的配置可以在多个因素中是可调整的，包括但不限于：接合线180的数量、接合线180的布置、相邻接合线180之间的距离、接合线180的廓形、接合线180的类型，以及本领域普通技术人员将理解的其它变化。

本公开的基于晶体管的统一部件110的实施例已经在图2至4F中被示出为具有单个IPD电路130，但是应该理解的是，这仅仅是示例。图5图示了根据本公开的一些实施例的示例实施例，其中IPD电路130是第一IPD电路130并且基于晶体管的统一部件110还包括第二IPD电路140。

第二IPD电路140可以在结构上与第一IPD电路130相似和/或相同，但是本公开不限于此。例如，第二IPD电路140可以包括主IPD元件145和一个或多个可调谐IPD元件148。主IPD元件145例如可以包括第二IPD电路140的一个或多个电容器电路或其它电路元件。主IPD元件145可以提供例如阻抗匹配和/或谐波终止功能性。可调谐IPD元件148可以包括附加电容器电路或第二IPD电路140的其它电路元件。如本文所述，可调谐IPD元件148可以被配置为给第二IPD电路140提供可调谐功能性。

第二IPD电路140可以包括接合线180可以附接到其上的接合表面。例如，第二IPD电路140的主IPD元件145可以具有接合焊盘144。在一些实施例中，接合焊盘144可以位于主IPD元件145的上表面上并且可以耦合到主IPD元件145中的IPD电路元件(例如，电容器)。可调谐IPD元件148可以具有接合焊盘154。在一些实施例中，接合焊盘154可以位于可调谐IPD元件148的上表面上并且可以耦合到可调谐IPD元件148中的IPD电路元件(例如，电容器)。

基于晶体管的统一部件110的结构可以被配置为提供晶体管管芯120和第二IPD电路140之间的接合(例如，经由接合线180)。例如，接合线180可以从晶体管管芯120的第二接合焊盘124耦合到第二IPD电路140的主IPD元件145的接合焊盘144。因此，第二IPD电路140可以电连接到晶体管管芯120。

第二IPD电路140可以提供例如到晶体管管芯120的阻抗匹配和/或谐波终止。阻抗匹配和/或谐波终止的配置可以通过改变接合线180的类型和/或配置来调整。在一些实施例中，可以通过将第二IPD电路140的可调谐IPD元件148电耦合到主IPD元件145来进一步调整阻抗匹配和/或谐波终止。例如，接合线180可以耦合在第二IPD电路140的主IPD元件145的接合焊盘144与第二IPD电路140的可调谐IPD元件148的接合焊盘154中的一个或多个之间。

在一些实施例中，第一IPD电路130可以提供输入阻抗匹配和/或谐波终止，并且第二IPD电路140可以提供输出阻抗匹配和/或谐波终止。因此，通过调整第一IPD电路和/或第二IPD电路140的接合线配置，可以调谐基于晶体管的统一部件110的输入和/或输出特性。将理解的是，接合线180可以以本文描述的任何变体以及本领域普通技术人员理解的变体来提供。在一些实施例中，第一IPD电路130可以具有与第二IPD电路140类似的配置，但是本公开不限于此。在一些实施例中，第一IPD电路130可以与第二IPD电路140不同和/或包括不同的部件。类似地，在一些实施例中，第一IPD电路130的接合线配置可以与第二IPD电路140的接合线配置相同，或者可以不同。

图5图示了其中基于晶体管的统一部件110包括单个第一IPD电路130和单个第二IPD电路140的示例实施例，但本公开不限于此。在一些实施例中，基于晶体管的统一部件110可以包括多个第一IPD电路130和/或多个第二IPD电路140。图6图示了这种配置。参考图6，基于晶体管的统一部件110可以包括多个(例如，两个)第一(输入)IPD电路130和多个(例如，两个)第二(输出)IPD电路140。为了简洁起见，将省略先前已经讨论的图6的相同或相似元件(例如，具有相同附图标记的元件)的描述。

参考图6，基于晶体管的统一部件110可以包括多个第一IPD电路130_1、130_2。多个第一IPD电路130_1、130_2可以耦合在装置封装的输入引线与晶体管管芯120之间。此外，基于晶体管的统一部件110可以包括多个第二IPD电路140_1、140_2。多个第二IPD电路140_1、140_2可以耦合在晶体管管芯120与装置封装的输出引线之间。

虽然图6中示出了两个第一IPD电路130_1、130_2和两个第二IPD电路140_1、140_2，但是将理解的是，本公开不限于这种配置。在一些实施例中，可以存在多于两个第一IPD电路130和/或多于两个第二IPD电路140_1、140_2。多个第一IPD电路130_1、130_2和/或多个第二IPD电路140_1、140_2的存在可以允许基于晶体管的统一部件110中的接合线180的可能配置的附加变化。

例如，在一些实施例中，接合线180A可以从基于晶体管的统一部件110的外部(例如，从输入引线)耦合到与基于晶体管的统一部件110的边缘相邻的第一IPD电路130_2。在一些实施例中，接合线180B可以在第一IPD电路130_2中的一个或多个上延伸以连接到第一IPD电路130_1中的另一个。此外，在一些实施例中，接合线180C可以从第一IPD电路130_1、130_2中的两个相邻电路之间耦合。在一些实施例中，接合线180D可以从第一IPD电路130_2之一延伸以连接到晶体管管芯120(例如，通过第一IPD电路130_1中的一个或多个)或者连接到第一IPD电路130中的另一个。

此外，在一些实施例中，接合线180E可以从基于晶体管的统一部件110的外部(例如，从输出引线)耦合到与基于晶体管的统一部件110的边缘相邻的第二IPD电路140_2。在一些实施例中，接合线180F可以在第二IPD电路140_2中的一个或多个上延伸以连接到第二IPD电路140_1中的另一个。此外，在一些实施例中，接合线180G可以耦合在第二IPD电路140_1、140_2中的相邻的两个第二IPD电路140_1、140_2之间。在一些实施例中，接合线180G可以从第二IPD电路140_2之一延伸以连接到晶体管管芯120(例如，通过第二IPD电路140_1中的一个或多个)或者连接到第二IPD电路140中的另一个。

第一IPD电路130_1、130_2中的每一个可以包括主IPD元件135和一个或多个可调谐IPD元件138。类似地，第二IPD电路140_1、140_2中的每一个可以包括主IPD元件145和一个或多个可调谐IPD元件148。接合线180可以耦合在主IPD元件135、145与可调谐IPD元件138、148之间，以调整第一和第二IPD电路130_1、130_2、140_1、140_2的特性(例如，阻抗)。第一IPD电路130_1、130_2的可调谐IPD元件138的配置(例如，连接接合线180的数量和配置)不需要相同。类似地，第二IPD电路140_1、140_2的可调谐IPD元件148的配置(例如，连接接合线180的数量和配置)不需要相同。

图7是根据本公开的一些实施例的基于晶体管的统一部件110的示意图。图7旨在图示本公开的一些实施例的一般示例。图7中所示的实施例将被用在本文提供的另外的图中，以帮助描述基于晶体管的统一部件110在多个封装中的使用。

例如，图7图示了基于晶体管的统一部件110。如本文所述，基于晶体管的统一部件110可以包括一个或多个第一IPD电路130和/或一个或多个第二IPD电路140。图7中示出的装置的数量仅用于示例目的并且不旨在限制本公开。在一些实施例中，基于晶体管的统一部件110可以包括多个晶体管管芯120。例如，虽然图7仅图示了两个第一IPD电路130，但是基于晶体管的统一部件110可以包括K个第一IPD电路130。类似地，虽然图7仅图示了两个第二IPD电路140，但是基于晶体管的统一部件110可以包括L个第二IPD电路140。在图7中，一个或多个第一IPD电路130和一个或多个第二IPD电路140用点线示出以指示它们是可选的。例如，在一些实施例中，基于晶体管的统一部件110可以不包括第一IPD电路130，包括一个第一IPD电路130，或包括多个第一IPD电路130。在一些实施例中，基于晶体管的统一部件110可以不包括第二IPD电路140，包括一个第二IPD电路140，或包括多个第二IPD电路140。

第一IPD电路130和第二IPD电路140可以类似于本文中参考图2至6描述的第一IPD电路130和第二IPD电路140进行配置。换句话说，第一IPD电路130可以包括主IPD元件135和一个或多个可调谐IPD元件138，并且第二IPD电路140可以包括主IPD元件145和一个或多个可调谐IPD元件148。在一些实施例中，第一IPD电路130可以与第二IPD电路140基本相似和/或相同，但是本公开不限于此。

第一IPD电路130和第二IPD电路140可以被配置为通过一个或多个接合线180选择性地耦合到晶体管管芯120。此外，可调谐IPD元件138、148可以被配置为选择性地耦合到第一和第二IPD电路130、140的主IPD元件135、145。示例接合线180在图7中以虚线示出，以图示在一些实施例中基于晶体管的统一部件110的元件可以如何互连。使用虚线示出接合线180，以图示接合线的位置以及廓形都是选择性可配置的，如本文所述的，并且可以根据需要进行修改以改变基于晶体管的统一部件110的特性。

图8图示了根据本公开的一些实施例的在半导体封装100中使用基于晶体管的统一部件110的示例。在一些实施例中，封装100可以包括多个输入引线210和多个输出引线220。在一些实施例中，半导体封装100可以是双扁平无引线(DFN)封装，但是本公开的实施例不限于此。在一些实施例中，半导体封装100可以是四方扁平无引线(QFN)封装。

多个基于晶体管的统一部件110可以布置在封装100内以提供可配置的半导体装置平台。例如，在一些实施例中，N个基于晶体管的统一部件110可以布置在封装100的基板和/或底座105上。在一些实施例中，基于晶体管的统一部件110的各个部件(例如，IPD装置和/或晶体管管芯)可以例如通过共晶接合、Ag烧结或其它已知技术分别接合到底座105。在一些实施例中，基于晶体管的统一部件110的各单独部件(例如，IPD装置和/或晶体管管芯)可以首先附接到载体基板，并且载体基板可以接合到底座105。

在图8中，图示了封装100而没有接合线。如本文所述，基于晶体管的统一部件110的使用可以允许使用封装100的单个或少量变化，其可以提供具有彼此不同的物理特性的多个不同的最终封装。通过改变附接到封装100的基于晶体管的统一部件110的接合线的配置，可以以比常规处理更小的复杂性来提供不同类型的不同装置。

此外，通过利用多个基于晶体管的统一部件110，封装100的不同路径之间的相位关系可以维持相对恒定。在封装的不同路径中使用晶体管管芯和/或IPD电路的不同配置的封装中，可以更改不同路径之间的相位关系。通过在每条路径之间使用相对恒定的装置集合，可以维持每条路径之间的相位对称性。因此，封装的输入和输出引线可以维持在相同或基本相同的绝对相位。

图9A至9G图示了根据本公开的一些实施例的利用基于晶体管的统一部件110的装置封装的示例配置。在图9A至9G中，使用上面关于图7描述的格式示意性地图示了基于晶体管的统一部件110。但是，如本领域普通技术人员将理解的，基于晶体管的统一部件110可以包括多个IPD电路130、140和/或一个或多个晶体管管芯120。在一些实施例中，基于晶体管的统一部件110可以包括全部是相同或相似装置的第一IPD电路130。在一些实施例中，基于晶体管的统一部件110可以包括全部是相同或相似装置的第二IPD电路140。在一些实施例中，每个基于晶体管的统一部件110的第一IPD电路130和第二IPD电路140可以是相同或相似的装置。在一些实施例中，每个基于晶体管的统一部件110的晶体管管芯120可以是相同或相似的装置。

虽然封装可以包括多个基于晶体管的统一部件110，但是可以仅通过改变接合线配置来实现多种不同的装置配置。例如，参考图9A，装置封装100A可以整合N个基于晶体管的统一部件110，每个基于晶体管的统一部件110耦合到单根输入引线210和单根输出引线220。例如，一个或多个接合线180可以耦合在输入引线210与基于晶体管的统一部件110中的第一统一部件之间，在输入引线210与基于晶体管的统一部件110中的第二统一部件之间，以及在输入引线21与基于晶体管的统一部件110中的第N个统一部件之间。虽然图9A中仅图示了一根接合线180连接输入引线210和相应的基于晶体管的统一部件110，但是将理解的是，可以使用多个接合线180。一个或多个接合线180可以以类似于输入引线210与基于晶体管的统一部件110之间的方式耦合在输出引线220与基于晶体管的统一部件110中的各种相应统一部件之间。在一些实施例中，封装100A中可以存在比封装100A中所使用的更多的基于晶体管的统一部件110。即，一些基于晶体管的统一部件110可以存在于封装100A中，但是可以在封装100A中不用接合线180互连。

在基于晶体管的统一部件110中的相应部件内，可以使用接合线180在基于晶体管的统一部件110的电路之间进行连接。例如，如本文所讨论的，可以使用接合线180在IPD电路130、140中的各个IPD电路之间以及在IPD电路130、140与晶体管管芯120之间进行连接。在一些实施例中，接合线180可以用于在IPD电路的主元件与可调谐元件之间进行连接，如本文关于图3A至6所讨论的。因此，输入引线210与相应的基于晶体管的统一部件110之间的连接可以生成特定类型的放大器封装，而基于晶体管的统一部件110之间和之内的接合线180的布置可以允许装置封装100A的多种变化。

图9B图示了根据本公开的一些实施例的装置封装100B的1:1配置。为了简洁起见，将省略图9B中与先前描述的那些相同或相似的细节。参考图9B，装置封装100B可以整合N个基于晶体管的统一部件110，每个基于晶体管的统一部件分别耦合到单个输入引线210和单个输出引线220。例如，第一接合线180可以耦合在第一输入引线210与基于晶体管的统一部件110中的一个的第一子集之间，第二接合线180可以耦合在第二输入引线210与基于晶体管的统一部件110中的一个的第二子集之间，并且第N接合线180可以耦合在第N输入引线210与基于晶体管的统一部件110中的一个的第N子集之间。虽然图9B中仅示出了一个接合线180连接每个输入引线210和相应的基于晶体管的统一部件110，但是将理解的是，可以使用多个接合线180。一个或多个接合线180可以以与输入引线210与基于晶体管的统一部件110之间类似的方式分别耦合在每个输出引线220与每个基于晶体管的统一部件110之间。如前所述，可以使用接合线180在基于晶体管的统一部件110的电路之间进行连接。图9B中所示的配置会产生N条单独的放大器路径，每条路径有自己的输入和输出引线。

在图9B中，装置封装100B的每条路径被示为具有相同数量的接合线180，接合线180将输入引线210连接到基于晶体管的统一部件110并将基于晶体管的统一部件110连接到输出引线220。但是，本公开不限于这样的配置。图9C图示了装置封装100C，其中接合线180的数量在不同路径之间变化。例如，参考图9C，第一放大器路径910A可以在输入引线210与基于晶体管的统一部件110之间和/或在基于晶体管的统一部件110与输出引线220之间整合第一数量和/或配置的接合线180。这些被示为单根接合线，但是将理解的是，这仅仅是示例并且可以使用其它配置和/或廓形而不背离本公开。

如图9C中所示，第二放大器路径910B可以具有与第一放大器路径910A不同的配置和/或数量的接合线180。第三放大器路径910C可以具有与第一和第二放大器路径910A、910B不同的配置和/或数量的接合线180。

图9C还图示了第三放大器路径910C在基于晶体管的统一部件110内也具有与第一和第二放大器路径910A、910B的基于晶体管的统一部件110不同的接合线180的配置。例如，第三放大器路径910C被示为在IPD电路130、140的主IPD元件135、145与可调谐IPD元件138、148之间具有接合线180。因此，本公开的实施例支持其中在特定封装的基于晶体管的统一部件110内，基于晶体管的统一部件110内和/或基于晶体管的统一部件110内部的连接变化的配置。

图9C中的第N放大器路径910N图示了输入侧和输出侧可以包括具有彼此不同配置的接合线180。例如，输入引线210与基于晶体管的统一部件110之间的接合线180的数量和/或配置可以与基于晶体管的统一部件110与输出引线220之间的接合线180的数量和/或配置不同。

在图9A至9C中，已经示出基于晶体管的统一部件110的各个IPD电路130、140中的每一个之间的接合线180。但是，本公开不限于这样的配置。如图9D中所示，封装100D可以不连接到基于晶体管的统一部件110的所有装置。例如，基于晶体管的统一部件110可以包括如图7中所示布置的多个第一IPD电路130_1、130_2。在一些实施例中，一个或多个接合线180可以耦合在输入引线210与第一IPD电路130_1中的一个之间，但不耦合到第一IPD电路130_2中的另一个。即，第一IPD电路130_2可以存在于封装100D内，但不具有与其连接的接合线180。虽然这看起来可能违反直觉，但是在封装灵活性和处理成本降低方面可以获得的益处可以使得在基于晶体管的统一部件110中包括最终不在封装100D中使用的装置变得经济上有利。因此，在封装100D的操作期间，该装置可以保持存在但基本上休眠(例如，没有信号有意地通过该装置)。

虽然图9A至9D图示了1:1配置，但是本公开不限于此。图9E图示了根据本公开的一些实施例的M:M配置。参考图9E，装置封装100E可以整合耦合到单根输入引线210和单根输出引线220的M个基于晶体管的统一部件110。例如，一个或多个接合线180可以耦合在第一输入引线210与M个基于晶体管的统一部件110的子集之间以及另一根输入引线210与M个基于晶体管的统一部件110的子集之间。在图9E中，M个装置被示为两个装置(例如，2:2配置)，但是本公开不限于此。虽然图9E中仅示出了一根接合线180连接输入引线210与M个基于晶体管的统一部件110中的相应部件，但是将理解的是，可以使用多个接合线180。一个或多个接合线180可以以类似于输入引线210与M个基于晶体管的统一部件110之间的方式耦合在输出引线220与M个基于晶体管的统一部件110之间。如前所述，可以使用接合线180在基于晶体管的统一部件110的电路之间进行连接。图9B中所示的配置可以产生多条单独的放大器路径，每条放大器路径具有其自己的输入和输出引线。

除了图9A至9E的对称配置之外，本公开的实施例还支持在不对称配置中使用基于晶体管的统一部件110。在相关技术中，在晶体管封装中使用不对称配置常常是通过在放大器封装中的不同路径上使用具有不同尺寸的不同晶体管管芯来实现的。如本文中就基于晶体管的统一部件110所使用的，不对称和/或不对称配置是指具有在每个输入端处(例如，在输入引线210处)提供不同功率水平的路径的放大器封装，具有不同的总栅极周长(作为给定路径上(例如，耦合到输入引线210)的晶体管管芯120的所有栅极周长的总和)，和/或具有其中第一路径的晶体管管芯120被提供与第二路径的晶体管管芯120不同的输入功率的配置。通过在单条路径上组合多个基于晶体管的统一部件110(例如，通过并联连接晶体管管芯120)，根据本公开的实施例可以通过使用共同基于晶体管的部件110的组合来实现不对称性,常规上通过使用不同类型的晶体管管芯来实现。本公开的实施例可以提供可比的不对称性能，制造复杂性更低并且修改更容易。

图9F图示了根据本公开的一些实施例的具有S:T不对称配置的装置封装100F。参考图9F，装置封装100F可以整合有耦合到第一输入引线210和第一输出引线220的S个基于晶体管的统一部件110的子集以及耦合到第二输入引线210和第二输出引线220的T个基于晶体管的统一部件110的子集，其中S和T是不同的自然数。例如，一个或多个接合线180可以耦合在第一输入引线210与S个基于晶体管的统一部件110之间以及在第二输入引线210与T个基于晶体管的统一部件110之间。在图9F中，S个装置被示为一个装置，并且T个装置被示为三个装置(例如，1:3配置)，但本公开不限于此。虽然图9F中仅图示了一根接合线180，其将第一输入引线210连接到S个基于晶体管的统一部件110中的相应部件，并且将第二输入引线210连接到T个基于晶体管的统一部件110中的相应部件，但是将理解的是，可以使用多个接合线180。一个或多个接合线180可以以与输入引线210与S个和T个基于晶体管的部件110之间类似的方式，耦合在第一输出引线220与S个基于晶体管的统一部件110之间以及第二输出引线220与T个基于晶体管的统一部件110之间。如前所述，可以使用接合线180在基于晶体管的统一部件110的电路之间进行连接。图9F中所示的配置可以导致装置封装100F具有多条不对称的放大器路径(例如，具有不同放大器增益的路径)，每条放大器路径具有其自己的输入和输出引线。例如，装置封装100F的多条路径可以是Doherty放大器的主放大器和峰值放大器或其它不对称配置。

参考图9F，可以看出，如果每个基于晶体管的统一部件110包括相同类型/尺寸的晶体管管芯120，那么第一路径(例如，具有一个基于晶体管的统一部件110的路径)上的晶体管管芯120的总栅极周长与第二路径(例如，具有三个基于晶体管的统一部件110的路径)上的晶体管管芯120的总栅极周长不同。这可以导致在第二路径上提供更高增益和/或功率处置能力的能力。而且，假设接合线180在图9F中所示的两条路径中耦合不同数量的基于晶体管的统一部件110，则如果将相同的功率施加到每根输入引线210，那么不同的功率水平将被递送到两条路径的基于晶体管的统一部件110。在一些实施例中，如果将不同的功率水平施加到输入引线210，那么相同的功率可以被递送到两条路径的基于晶体管的统一部件110。因此，通过将多个基于晶体管的统一部件110的不同子集耦合到输入引线，基于晶体管的统一部件110可以被用于提供不对称的晶体管封装。

图9G图示了与图9F有些类似的装置封装100G，但是图示了可以简单地通过改变接合线180的定位来重新布置各种基于晶体管的统一部件110的配置。例如，装置封装100G包括类似于图9F的T:S配置，其中输入引线210(和输出引线220)颠倒。图9G还图示了基于晶体管的统一部件110N之一(图9G中的底部基于晶体管的统一部件110N)在基于晶体管的统一部件110N内具有与其它放大器路径的基于晶体管的统一部件110不同的接合线180的配置。例如，基于晶体管的统一部件110N被示为在IPD电路130、140的主IPD元件135、145与可调谐IPD元件138、148之间具有接合线180。因此，本公开的实施例支持其中在特定封装的基于晶体管的统一部件110和/或路径内，基于晶体管的统一部件110内的连接变化的配置。

在图9A至9G中，各种装置封装100A-100G被示为具有直接配置在输入引线210与基于晶体管的统一部件110之间和/或在输出引线220与基于晶体管的统一部件110之间的接合线180。但是，提出这些配置是为了简化讨论并且不旨在限制本公开的实施例。例如，在一些实施例中，诸如组合器、拆分器、偏置电路系统、其它控制电路系统等的附加电路元件可以耦合在输入和输出引线210、220与基于晶体管的统一部件110之间。

图10图示了根据本公开的一些实施例的用于制造装置封装的过程。参考图10，该过程可以包括在封装内布置1010多个基于晶体管的统一部件。例如，基于晶体管的统一部件可以类似于图中所示并在本文描述的基于晶体管的统一部件110。该封装可以包括例如开放腔封装和/或包覆模制封装，诸如本文描述的那些。在一些实施例中，封装可以包括DFN或QFN封装。将基于晶体管的统一部件设置在封装内可以包括将单独的部件(例如，IPD电路和/或晶体管管芯)设置和/或接合在封装的底座上。在一些实施例中，基于晶体管的统一部件的装置可以首先接合到载体基板，并且载体基板可以被设置和/或接合到封装的底座。

该过程可以包括将接合线设置1020在基于晶体管的统一部件中的一个或多个与封装的一个或多个输入引线之间。例如，接合线的一端可以接合到输入引线，而另一端可以接合到基于晶体管的统一部件的晶体管管芯和/或IPD装置的一个或多个接合焊盘。在一些实施例中，封装的不同输入引线可以耦合到封装的基于晶体管的统一部件的不同组合。

该过程可以包括将接合线设置1030在基于晶体管的统一部件中的一个或多个与封装的一个或多个输出引线之间。例如，接合线的一端可以接合到输出引线，而另一端可以接合到基于晶体管的统一部件的IPD装置和/或晶体管管芯的一个或多个接合焊盘。在一些实施例中，封装的不同输出引线可以耦合到封装的基于晶体管的统一部件的不同组合。

该过程可以包括将接合线设置1040在基于晶体管的统一部件中的相应统一部件的装置之间。例如，接合线的一端可以接合到基于晶体管的统一部件的IPD装置之一的接合焊盘，而另一端可以接合到基于晶体管的统一部件的晶体管管芯或另一个IPD装置。在一些实施例中，如本文所述，可以在IPD装置的可调谐元件与IPD装置的主元件之间提供接合线，以调整基于晶体管的统一部件的配置。

图11图示了根据本公开的一些实施例的利用基于晶体管的统一部件来制造多个装置封装的过程。参考图11，该过程可以包括在第一封装和第二封装内布置1110多个基于晶体管的统一部件。例如，基于晶体管的统一部件可以类似于图中所示以及在本文描述的基于晶体管的统一部件110。第一和第二封装可以包括例如开放腔封装和/或包覆成型封装，诸如本文描述的那些。在一些实施例中，第一和第二封装可以包括DFN或QFN封装。在一些实施例中，第一封装可以与第二封装不同。将基于晶体管的统一部件设置在第一和第二封装内可以包括将基于晶体管的统一部件的各单独部件(例如，IPD电路和/或晶体管管芯)设置和/或接合在第一和第二封装的底座上。在一些实施例中，基于晶体管的统一部件的装置可以首先接合到载体基板，并且载体基板可以被设置和/或接合到第一和/或第二封装的底座。在一些实施例中，第一封装内的多个基于晶体管的统一部件的布局(例如，底座/基板上的空间布置)可以与第二封装内的多个基于晶体管的统一部件的布局相同。

该过程可以包括选择性地以第一配置在第一封装的基于晶体管的统一部件中的一个或多个之间连接1120接合线。例如，接合线可以接合到第一封装的输入引线中的一个或多个以及设置在第一封装内的基于晶体管的统一部件中的一个或多个。此外，接合线可以设置在基于晶体管的统一部件中的一个或多个与第一封装的一个或多个输出引线之间。此外，接合线可以设置在基于晶体管的统一部件中的相应部件的装置之间。第一封装内的各种接合线的设置可以被称为第一配置。

该过程可以包括选择性地以第二配置在第二封装的基于晶体管的统一部件中的一个或多个之间连接1130接合线。与第一封装一样，接合线可以设置在第二封装的一个或多个输入引线与基于晶体管的统一部件中的一个或多个之间，第二封装的一个或多个输出引线与基于晶体管的统一部件中的一个或多个之间，以及基于晶体管的统一部件的相应部件的各种装置之间。第二封装的接合线可以以与第一封装的第一配置不同的第二配置布置。例如，第一封装可以被配置为对称封装(例如，M:M晶体管封装)，而第二封装可以被配置为不对称封装(例如，S:T晶体管封装)。以这种方式，可以提供与第一封装不同表现的第二封装，而仅改变和/或主要改变相应封装的基于晶体管的统一部件之中以及之间的接合线配置。

如本文所讨论的，基于晶体管的统一部件的一些实施例可以包括统一IPD装置和/或统一晶体管管芯。图12是根据本公开的一些实施例的整合统一IPD电路130、140的基于晶体管的统一部件110的示意性表示。图12图示了基于晶体管的统一部件110的实施例，其中IPD电路130、140中的一个或多个可以是统一的，同时允许晶体管管芯120'改变。

例如，图12图示了基于晶体管的统一部件110。如本文所述，基于晶体管的统一部件110可以包括一个或多个第一IPD电路130和/或一个或多个第二IPD电路140。图12中示出的装置的数量仅用于示例目的并且不旨在限制本公开。在一些实施例中，基于晶体管的统一部件110可以包括多个晶体管管芯120'。例如，虽然图12仅图示了两个第一IPD电路130，但是基于晶体管的统一部件110可以包括K个第一IPD电路130。类似地，虽然图12仅图示了两个第二IPD电路140，但是基于晶体管的统一部件110可以包括L个第二IPD电路140。在一些实施例中，基于晶体管的统一部件110可以不包括第一IPD电路130，包括一个第一IPD电路130，或包括多个第一IPD电路130。在一些实施例中，基于晶体管的统一部件110可以不包括第二IPD电路140，包括一个第二IPD电路140，或包括多个第二IPD电路140。

第一IPD电路130和第二IPD电路140可以被配置为类似于本文中参考图2至6描述的第一IPD电路130和第二IPD电路140。换句话说，第一IPD电路130可以包括主IPD元件135和一个或多个可调谐IPD元件138，并且第二IPD电路140可以包括主IPD元件145和一个或多个可调谐IPD元件148。在一些实施例中，第一IPD电路130可以与第二IPD电路140基本相似和/或完全相同，但本公开不限于此。

第一IPD电路130和第二IPD电路140可以被配置为通过一个或多个接合线180选择性地耦合到晶体管管芯120'。此外，可调谐IPD元件138、148可以被配置为选择性地耦合到第一和第二IPD电路130、140的主IPD元件135、145。示例接合线180在图12中以虚线示出，以图示在一些实施例中基于晶体管的统一部件110的元件可以如何互连。使用虚线图示接合线180，以图示接合线的位置和廓形都是选择性可配置的，如本文所述，并且可以根据需要进行修改以修改基于晶体管的统一部件110的特性。

在图12中，晶体管管芯120'用点线示出，以指示在基于晶体管的统一部件110的相应部件之间可以不维持晶体管管芯120'的统一性。即，多个基于晶体管的统一部件110可以被设置在封装中，并且晶体管管芯120'可以变化，而第一IPD电路130的元件和/或第二IPD电路140的元件以统一的方式维护。

例如，图13图示了整合图12的基于晶体管的统一部件110的封装100H的示例。参考图13，装置封装100H可以整合N个基于晶体管的统一部件110，每个基于晶体管的统一部件分别耦合到单根输入引线210和单根输出引线220。例如，一个或多个接合线180可以耦合在第一输入引线210与基于晶体管的统一部件110中的第一基于晶体管的统一部件之间、第二输入引线210与基于晶体管的统一部件110中的第二基于晶体管的统一部件之间，以及第N输入引线210与基于晶体管的统一部件110中的第N基于晶体管的统一部件之间。虽然图13中仅图示了一个分别连接输入引线210与基于晶体管的统一部件110的接合线180，但是将理解的是，可以使用多个接合线180。一个或多个接合线180可以以与输入引线210与基于晶体管的统一部件110之间类似的方式分别耦合在输出引线220与基于晶体管的统一部件110之间。

在基于晶体管的统一部件110的相应部件内，可以使用接合线180在基于晶体管的统一部件110的电路之间进行连接。例如，如本文所讨论的，可以使用接合线180在IPD电路130、140中的单独IPD电路之间以及在IPD电路130、140与晶体管管芯120之间进行连接。在一些实施例中，接合线180可以被用于在IPD电路的主元件与可调元件之间建立连接，如本文关于图3A至6所讨论的。因此，输入引线210与相应的基于晶体管的统一部件110之间的连接可以生成特定类型的放大器封装，而基于晶体管的统一部件110之间和之内的接合线180的布置可以允许装置封装100A的多种变化。

在图13中，各种基于晶体管的统一部件110的第一IPD电路130和/或第二IPD电路140的装置可以是统一装置。即，每个第一IPD电路130和/或每个第二IPD电路140可以由相同或相似的装置组成。但是，在一些实施例中，可以允许晶体管管芯120'改变。例如，参考图13，第一基于晶体管的统一部件110的第一晶体管管芯120A可以与第二基于晶体管的统一部件110的第二晶体管管芯120B不同。例如，第一晶体管管芯120A可以具有与第二晶体管管芯120B不同的增益、栅极周长、尺寸和/或装置类型。

通过使用整合可调谐元件的统一IPD电路，仍然可以实现基于晶体管的统一部件110的优点。例如，IPD电路130、140的可调谐IPD元件138、148可以被用于调整第一晶体管120A与第二晶体管120B之间的差异，同时仍然降低用于制造封装110H的制造过程的复杂性。

虽然图13仅图示了利用其中允许晶体管管芯120'变化的基于晶体管的统一部件110的单个封装配置，但是将理解的是，在不背离本公开的情况下，其它封装配置也是可能的。例如，图12的基于晶体管的统一部件110可以与图9A至9G的任何封装配置以及本领域普通技术人员将理解的其它封装配置一起使用，而不偏离范围本公开的内容。

本公开的实施例可以用在各种RF功率产品中，例如，用于5G和基站应用。本公开的特定实施例可以用在大规模多输入多输出(mMIMO)(例如，1-10W)有源天线以及各种蜂窝基础设施(CIFR)RF功率产品(包括但不限于5W、10W、20W、40W、60W、80W以及不同频带)中，例如，针对5G和基站应用，包括宏(例如，20-80W以及不同频带)平均功率应用。本公开的实施例还可以应用于雷达和单片微波集成电路(MMIC)类型的应用。

图14图示了根据本公开的一些实施例的可以利用装置封装的mMIMO配置的示例。参考图14，基于mMIMO技术的应用可以包括耦合到多个天线1420的多个放大器发射/接收路径1410(在图14中示为N个路径)。例如，路径1410的数量可以是16、32、64、128…1024或更多，并且每条路径可以包括放大器PA。放大器PA可以是或者整合晶体管管芯，诸如本文中示出和讨论的晶体管管芯120。多个放大器可以同时将电信信号从mMIMO基站天线阵列发射到多个接收客户端1430。在此类应用中，小尺寸可以是重要的。可以利用诸如本文描述的装置封装，并且封装引线中的一个或多个(例如，输出引线220)可以耦合到天线1420中的一个或多个。由于mMIMO配置中存在大量路径，因此每个放大器可以以较低功率进行传输。每个放大器的输出功率可以位小于50、20、10或甚至5瓦，这取决于天线阵列配置。在一些实施例(诸如整合mMIMO体系架构的实施例)中，由半导体装置处理的信号可以是正交振幅调制(QAM)信号。在一些实施例中，装置的每条路径1410(取决于路径的数量)可以是每个天线(1420)5瓦，其中每个天线40瓦的峰值输出功率(Ppeak)。在一些实施例中，基站可以包括组合到具有1000WPpeak的一个天线的两条60W路径。在一些实施例中，由半导体装置处理的信号可以处于各种频率，诸如用于频分双工发射/接收方案的600-700MHZ至2.2GHz或2.3GHz或更高，诸如对于时分双工方案高达5GHz或更大。

通过利用本文描述的基于晶体管的统一部件，可以将少量、有限数量的装置组合在可配置的半导体装置平台中，该平台的使用方式为装置封装提供大量定制潜力，同时降低成本和制造过程的复杂性。本文描述的实施例提供了一种过程和装置，其中可以通过使用接合线的各种配置来实现装置封装的物理特性的多种变化。因此，可以以比以前更方便且更具成本效益的方式实现封装变化。此外，利用共用装置配置的多条放大器路径的使用可以允许装置在封装的所有或大部分放大器路径之间具有相同或基本上相同的相位对称性。

结合上面的描述和附图，本文已经公开了许多不同的实施例。将理解的是，文字地描述和说明这些实施例的每个组合和子组合将是过度重复和混乱的。因而，所有实施例可以以任何方式和/或组合进行组合，并且本说明书(包括附图)应被解释为构成本文描述的实施例的所有组合和子组合以及制造和使用它们的方式和过程的完整书面描述，并应支持对任何此类组合或子组合的权利要求。

将理解的是，本公开的一些附图是示意图并且其尺寸是为了说明的目的而不是按比例和字面准确而定的。如本文所描述的，所示出的一些层在实际中在尺寸和/或厚度上彼此相差几个数量级，并且试图从字面上示出这样的层将降低而不是增加本描述的清晰度。

本文已经参考其中示出了示例实施例的附图描述了各种实施例。但是，这些实施例可以以不同的形式实施并且不应当被解释为限于本文阐述的实施例。而是，提供这些实施例是为了使本公开彻底和完整，并且向本领域技术人员充分传达本发明构思。对示例实施例以及本文描述的一般原理和特征的各种修改将是显而易见的。在附图中，层和区域的尺寸和相对尺寸未按比例示出，并且在一些情况下为了清楚起见可以被夸大。

将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元素，但是这些元素不应当受到这些术语的限制。这些术语仅被用于区分一个元素与另一个元素。例如，可以将第一元素称为第二元素，并且类似地，可以将第二元素称为第一元素，而不脱离本发明的范围。如本文所使用的，术语“和/或”包括相关联列出的项中的一个或多个的任何和所有组合。

本文使用的术语仅出于描述特定实施例的目的并且不旨在限制本发明。如本文所使用的，单数形式“一”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解的是，术语“包括”和/或“包含”在本文中使用时指定所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。

除非另有定义，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同含义。将进一步理解的是，本文使用的术语应当被解释为具有与其在本说明书的上下文和相关领域中的含义一致的含义，并且除非本文明确如此定义，否则不会以理想化或过于正式的意义进行解释。

将理解的是，当诸如层、区域或基板之类的元件被称为“在另一个元件上”、“附接到另一个元件”或“延伸到另一个元件上”时，它可以直接在另一个元件上或者也可以存在中间元件。相反，当元件被称为“直接在另一个元件上”、或“直接附接到另一个元件”或“直接延伸到另一个元件上”时，不存在中间元件。还将理解的是，当元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在中间元件。

诸如“下方”或“上方”或“上”或“下”或“水平”或“横向”或“垂直”之类的相对术语可以被用于描述如图所示的一个元件、层或区域与另一个元件、层或区域的关系。将理解的是，这些术语旨在涵盖除了图中描绘的取向之外的装置的不同取向。

本文参考作为本公开的理想化实施例(和中间结构)的示意图的横截面视图来描述本公开的实施例。为了清楚起见，图中的层和区域的厚度可以被夸大。此外，由于例如制造技术和/或公差而导致的图示形状的变化是可以预料的。因此，本公开的实施例不应当被解释为限于本文所示区域的特定形状，而是应包括例如由制造引起的形状偏差。由点线图示的元件在所示实施例中可以是可选的。

相同的标号贯穿全文始终指代相同的元件。因此，可以参考其它附图来描述相同或相似的标号，即使在对应的附图中既没有提及也没有描述它们。而且，可以参考其它附图来描述未以附图标记表示的元件。

在附图和说明书中，已经公开了本发明的典型实施例，并且虽然采用了特定术语，但它们仅用于一般和描述性意义，而不是为了限制的目的，本发明的范围在以下权利要求书中阐述。