一种多线程处理方法、装置、计算机设备及存储介质

技术领域

本发明涉及集成电路技术领域，具体涉及一种多线程处理方法、装置、计算机设备及存储介质。

背景技术

随着集成电路技术的发展，出现了超大规模集成电路，特大规模集成电路和巨大规模集成电路、SOC(System on Chip，系统级芯片)等。在集成电路的开发过程中，用户需要将RTL(Register Transfer Level，寄存器传输级)网表进行综合来完成从HDL(HardwareDesign Language，硬件描述语言)描述的电路转换为基于工艺库的门级网表。随着技术的发展，用户的设计规模越来越大，因此需要支持越来越大规模的网表的综合。

随着芯片设计规模提升，芯片的功能及性能也越来越高时，芯片的复杂度也越来越大，综合过程花费的时间也越来越长。ASIC(Application Specific IntegratedCircuit，专用集成电路)设计综合过程中，由于设计规模庞大，综合过程时间会呈现指数级增加，或者需要分步进行综合，浪费人力，综合过程效率低。

发明内容

有鉴于此，本发明提供了一种多线程处理方法、装置、计算机设备及存储介质，以解决ASIC设计综合过程效率低的问题。

第一方面，本发明提供了一种多线程处理方法，包括：

获取网表设计数据和服务器支持线程数，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性；

获取原始寄存器传输级网表，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，生成多个子网表；

对多个子网表进行多线程综合处理，生成综合后网表。

本实施例提供的一种多线程处理方法，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，生成多个子网表，进而对多个子网表进行多线程综合处理，生成综合后网表，有助于降低网表的整体综合运行时间，提高服务器的可利用率，大大降低综合过程的时间，提高综合效率。

在一种可选的实施方式中，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性，包括：

基于网表设计数据对专用集成电路子模块的属性进行标识，确定标识属性的子模块数；

将服务器支持线程数与标识属性的子模块数进行比较，当服务器支持线程数大于或等于标识属性的子模块数时，则对专用集成电路子模块间的关系进行检测；

当专用集成电路子模块间的关系为独立关系时，则输出专用集成电路子模块属性。

本实施例提供的一种多线程处理方法，基于网表设计数据对专用集成电路子模块的属性进行标识，按照设计者的意图将专用集成电路子模块进行属性设置，有助于降低网表的整体综合运行时间，提高用户的设计效率，使得后续原始寄存器传输级网表的分割不存在将有逻辑连接或功能相关的网表分割在两个子网表中的情况，因此不存在因为分割网表导致的后续子线程综合失败的问题。

在一种可选的实施方式中，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性，还包括：

当服务器支持线程数小于标识属性的子模块数时，则生成第一报错数据，并重新获取网表设计数据。

在一种可选的实施方式中，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性，还包括：

当专用集成电路子模块间的关系为非独立关系时，则生成第二报错数据。

在一种可选的实施方式中，对多个子网表进行多线程综合处理，生成综合后网表，包括：

根据多个子网表创建多个子线程；

利用多个子线程并行对多个子网表进行提取处理、优化处理、映射处理和Map处理；

获取综合处理时间和子网表的最长线程运行时间，当综合处理时间大于子网表的最长线程运行时间时，生成每个子网表对应的综合后子网表；

获取综合后子网表对应的输入端口和输出端口，以及多个子网表之间的连接关系；

基于多个子网表之间的连接关系将综合后子网表对应的输入端口和输出端口进行连接合并，生成综合后网表；其中，综合后网表与原始寄存器传输级网表相对应。

本实施例提供的一种多线程处理方法，通过创建多个子线程，利用多个子线程将相应的子网表进行综合处理，进而将综合后子网表进行合并优化，当芯片设计较大，模块较多的情况下，有助于降低网表的整体综合运行时间，提高了服务器的可利用率，大大降低综合过程的时间，提高综合效率。

在一种可选的实施方式中，利用多个子线程并行对多个子网表进行综合处理，生成每个子网表对应的综合后子网表，还包括：

基于综合后子网表生成时序资源报告。

在一种可选的实施方式中，还包括：

获取原始寄存器传输级网表的输入输出端口，基于原始寄存器传输级网表的输入输出端口对综合后网表进行检测，生成多线程综合报告。

本实施例提供的一种多线程处理方法，通过基于原始寄存器传输级网表的输入输出端口对综合后网表进行检测，生成多线程综合报告，在多线程综合处理过程中保证了网表等价，保证了综合后子网表的准确性。

第二方面，本发明提供了一种多线程处理装置，包括：

获取模块，用于获取网表设计数据和服务器支持线程数，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性；

分割模块，用于获取原始寄存器传输级网表，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，生成多个子网表；

多线程综合处理模块，用于对多个子网表进行多线程综合处理，生成综合后网表。

第三方面，本发明提供了一种计算机设备，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述第一方面或其对应的任一实施方式的多线程处理方法。

第四方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的多线程处理方法。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的一种多线程处理方法的流程示意图；

图2是根据本发明实施例的另一种多线程处理方法的流程示意图；

图3是根据本发明实施例的芯片设计模块调用关系图

图4是根据本发明实施例的又一种多线程处理方法的流程示意图；

图5是根据本发明实施例的多个子线程综合处理过程的示意图；

图6是根据本发明实施例的再一种多线程处理方法的流程示意图；

图7是根据本发明实施例的一种多线程处理装置的结构框图；

图8是本发明实施例的计算机设备的硬件结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

线程是操作系统能够进行运算调度的最小单位，它被包含在进程之中，是进程中的实际运作单位。一个线程指的是进程中一个单一顺序的控制流，一个进程中可以并发多个线程，每个线程并行执行不同的任务。多线程运行时，可以提高CPU(Central ProcessingUnit，中央处理器)的利用率，同时综合的运行时间也会相应缩短。基于多线程技术，本发明实施例提供了一种多线程处理方法、装置、计算机设备及存储介质，可应用于ASIC综合工具中，还可推广至FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)综合工具中。

根据本发明实施例，提供了一种多线程处理方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

在本实施例中提供了一种多线程处理方法，可用于上述的移动终端，如手机、平板电脑等，图1是根据本发明实施例的一种多线程处理方法的流程图，如图1所示，该流程包括如下步骤：

步骤S101，获取网表设计数据和服务器支持线程数，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性。

具体地，

步骤S102，获取原始寄存器传输级网表，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，生成多个子网表。

具体地，根据专用集成电路设计子模块属性将原始寄存器传输级网表进行分割，同时保存各子网表之间的连接关系。

进一步地，专用集成电路设计子模块属性作为原始寄存器传输级网表的分割界限，分割后的子网表均有自己的输入端口和输出端口，分割后的所有子网表合并起来需要保证和原始RTL(即原始寄存器传输级网表)完全等价。

进一步地，利用EDA(Electronic Design Automation，电子设计自动化)工具对分割后的所有子网表合并起来和原始RTL等价进行验证，EDA工具可以采用LEC(LogicEquivalence Check，等价性检查工具)等。

进一步地，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，按照设计者的意图进行分割，并且在网表分割前也进行了相应的检测，不存在将有逻辑连接或功能相关的网表分割在两个子网表中的情况，因此不存在因为分割网表导致的后续子线程综合失败的问题。

步骤S103，对多个子网表进行多线程综合处理，生成综合后网表。

具体地，综合后网表为ASIC的元器件及它们的连接关系，多线程综合处理过程就是将逻辑网表(即原始寄存器传输级网表)转化及映射为ASIC元器件的过程；在ASIC开发中，当使用verilog等硬件描述语言完成对所需要的功能的代码编写和仿真后，可以使用软件来进行翻译，将HDL描述的行为级代码转换为门级电路，转换为门级电路的实现与优化工作就是综合。

进一步地，获取原始寄存器传输级网表的输入输出端口，基于原始寄存器传输级网表的输入输出端口对综合后网表进行检测，生成多线程综合报告。

进一步地，根据原始寄存器传输级网表的输入输出端口确定原始寄存器传输级网表对应的逻辑连接关系，将综合后网表的连接关系与逻辑连接关系进行比较，综合后网表的连接关系与逻辑连接关系相等，说明综合前后网表等价，进而输出多线程综合报告，若综合后网表的连接关系与逻辑连接关系不相等，则重新确定专用集成电路子模块属性。

进一步地，合并过程需要保证合并后的网表(即综合后网表)既没有重合的节点也没有遗漏的节点，合并结束后综合工具将对合并后的网表与原始寄存器传输级网表的输入输出端口进行检测，确保综合前后网表等价，合并后输出总网表的相应时序、资源报告等。

本实施例提供的一种多线程处理方法，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，生成多个子网表，进而对多个子网表进行多线程综合处理，生成综合后网表，有助于降低网表的整体综合运行时间，提高服务器的可利用率，大大降低综合过程的时间，提高综合效率。

在本实施例中提供了一种多线程处理方法，可用于上述的移动终端，如手机、平板电脑等，图2是根据本发明实施例的一种多线程处理方法的流程图，如图2所示，该流程包括如下步骤：

步骤S201，获取网表设计数据和服务器支持线程数，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性。

具体地，上述步骤S201包括：

步骤S2011，基于网表设计数据对专用集成电路子模块的属性进行标识，确定标识属性的子模块数。

具体地，ASIC设计中，顶层模块根据功能或者设计者的需求分为若干个子模块，设计人员根据网表设计数据及服务器支持的线程数，将某些子模块设置属性set_module_thread，在多线程运行中，标注此属性的子模块将作为一个单独的线程进行综合，未标注此属性的其他子模块作为一个线程进行综合，其中标注此属性的模块数量要小于服务器支持的线程数。

步骤S2012，将服务器支持线程数与标识属性的子模块数进行比较，当服务器支持线程数大于或等于标识属性的子模块数时，则对专用集成电路子模块间的关系进行检测。

具体地，当服务器支持线程数小于标识属性的子模块数时，则生成第一报错数据，并重新获取网表设计数据。

进一步地，当原始寄存器传输级网表中有专用集成电路子模块属性设置时，获取服务器支持线程数，如果标注此属性的模块数量大于等于服务器支持的线程数，会报错退出。

步骤S2013，当专用集成电路子模块间的关系为独立关系时，则输出专用集成电路子模块属性。

具体地，当专用集成电路子模块间的关系为非独立关系时，则生成第二报错数据。

进一步地，当设计人员对子模块设置专用集成电路子模块属性时，需要保证专用集成电路子模块之间是相互独立的，只存在接口的互联，不存在调用与被调用或其他耦合关系；在开始属性标识前会对设置属性及未设置属性的模块进行检测，保证线程之间是否确实可以拆分并行综合，不符合要求的设置会报错退出。

进一步地，如图3所示，可以按照图3中芯片设计模块调用关系图标注专用集成电路子模块属性，但是如果Module0(模块0)和Sub0(子模块0)或Sub1(子模块1)同时标注属性(标注属性的模块之间不可以存在包含与被包含的关系)，此时需报错退出。

步骤S202，获取原始寄存器传输级网表，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，生成多个子网表。详细请参见图1所示实施例的步骤S102，在此不再赘述。

步骤S203，对多个子网表进行多线程综合处理，生成综合后网表。详细请参见图1所示实施例的步骤S103，在此不再赘述。

本实施例提供的一种多线程处理方法，基于网表设计数据对专用集成电路子模块的属性进行标识，按照设计者的意图将专用集成电路子模块进行属性设置，有助于降低网表的整体综合运行时间，提高用户的设计效率，使得后续原始寄存器传输级网表的分割不存在将有逻辑连接或功能相关的网表分割在两个子网表中的情况，因此不存在因为分割网表导致的后续子线程综合失败的问题。

在本实施例中提供了一种多线程处理方法，可用于上述的移动终端，如手机、平板电脑等，图4是根据本发明实施例的一种多线程处理方法的流程图，如图4所示，该流程包括如下步骤：

步骤S401，获取网表设计数据和服务器支持线程数，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性。详细请参见图2所示实施例的步骤S201，在此不再赘述。

步骤S402，获取原始寄存器传输级网表，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，生成多个子网表。详细请参见图2所示实施例的步骤S202，在此不再赘述。

步骤S403，对多个子网表进行多线程综合处理，生成综合后网表。

具体地，上述步骤S403包括：

步骤S4031，根据多个子网表创建多个子线程。

具体地，每个子网表作为一个独立的网表，一个子线程对应的一个子网表，每个子线程只负责综合分配给自己的子网表，每个子线程均执行相同的综合过程，且子线程之间完全独立，没有数据交互。

步骤S4032，利用多个子线程并行对多个子网表进行提取处理、优化处理、映射处理和Map处理(一种数据转换处理手段)。

具体地，综合处理过程中需要保证各子网表的输入输出端口不进行优化且端口名称不发生任何变化。

步骤S4033，获取综合处理时间和子网表的最长线程运行时间，当综合处理时间大于子网表的最长线程运行时间时，生成每个子网表对应的综合后子网表。

具体地，，多个子线程并行执行，综合处理时间取决于运行时间最长的那个子网表的线程运行时间；因为每个子网表均为原始寄存器传输级网表的一部分，每个子网表均小于原始寄存器传输级网表，因此基于网表分解的多线程并行综合时间小于原始寄存器传输级网表的综合运行时间；子线程执行时长取决于执行时间最长的子线程对应的执行时间，有利于节省综合工具的执行时间，提高综合工具的综合效率。

进一步地，基于综合后子网表生成时序资源报告：子线程综合结束后，子线程支持打印各综合后子网表，时序报告，资源报告等，便于设计人员查看各子模块的资源及时序情况，以供设计人员参考；例如，如图5所示，将原始寄存器传输级网表拆分或分割成n个子网表：子网表[1]～子网表[n]，并创建每个子网表对应的子线程：子线程[1]～线程[n]，通过子线程[1]～子线程[n]并行对子网表[1]～子网表[n]依次进行提取处理、优化处理、映射处理和Map处理，得到子网表[1]～子网表[n]分别对应的综合后子网表[1]～综合后子网表[n]，并输出时序报告和资源报告，结束执行子线程[1]～线程[n]。

步骤S4034，获取综合后子网表对应的输入端口和输出端口，以及多个子网表之间的连接关系。

步骤S4035，基于多个子网表之间的连接关系将综合后子网表对应的输入端口和输出端口进行连接合并，生成综合后网表；其中，综合后网表与原始寄存器传输级网表相对应。

具体地，当所有子线程运行结束后，需根据分割网表时保存的各子网表之间的连接关系将所有子线程综合后的子网表再进行连接合并，以组成最后的综合后网表。

本实施例提供的一种多线程处理方法，通过创建多个子线程，利用多个子线程将相应的子网表进行综合处理，进而将综合后子网表进行合并优化，当芯片设计较大，模块较多的情况下，有助于降低网表的整体综合运行时间，提高了服务器的可利用率，大大降低综合过程的时间，提高综合效率。

下面通过一个具体的实施例来说明多线程处理方法的具体步骤。

实施例1：

如图6所示，多线程处理方法的具体步骤为：

(1)子模块设置属性set_module_thread：

ASIC设计中，顶层模块根据功能或者设计者的需求分为若干个子模块，设计人员根据网表的设计及服务器支持的线程数，将某些子模块设置属性set_module_thread，在多线程运行中，标注此属性的子模块将作为一个单独的线程进行综合，未标注此属性的其他子模块作为一个线程进行综合，其中标注此属性的模块数量要小于服务器支持的线程数。当网表中有此属性设置时，综合工具会获取服务器支持的线程数，如果标注此属性的模块数量大于等于服务器支持的线程数，会报错退出。

当设计人员对子模块设置此属性时，需要保证各子模块之间是相互独立的，只存在接口的互联，不存在调用与被调用或其他耦合关系。综合工具在开始工作前会对设置属性及未设置属性的模块进行检测，保证线程之间是否确实可以拆分并行综合，不符合要求的设置会报错退出。

(2)原始网表的分割：

综合工具根据设计人员标注的模块属性将原始网表进行分割，同时保存各子网表之间的连接关系。分割后的子网表均有自己的输入端口和输出端口，分割后的所有子网表合并起来需要保证和原始RTL完全等价。这种分割方式按照设计者的意图进行分割，并且在网表分割前也进行了相应的检测，不存在将有逻辑连接或功能相关的网表分割在两个子网表中的情况，因此不存在因为分割网表导致的后续子线程综合失败的问题。

(3)创建子线程：

将原始网表进行分割完成后，根据分割后的网表对应创建相应的子线程，每个子网表作为一个独立的网表，每个子线程只负责综合分配给自己的网表，每个子线程均执行相同的综合过程。子线程之间完全独立，没有数据交互，子线程运行结束后分割的子网表就转化为综合后的子网表。综合过程中需要保证各子网表的输入输出端口不进行优化且端口名称不发生任何变化。子线程并行执行，综合运行时间取决于运行时间最长的那个子网表的线程运行时间。因为每个子网表均为原始网表的一部分，每个子网表均小于原始RTL网表，因此基于网表分解的多线程并行综合时间小于原始RTL网表的综合运行时间。

(4)综合后网表的合并：

当所有子线程运行结束后，综合工具需根据分割网表时保存的各子网表之间的连接关系将所有子线程综合后的子网表再进行连接合并，以组成最后的综合后网表。合并过程需要保证合并后的网表既没有重合的节点也没有遗漏的节点，合并结束后综合工具将对合并后的网表与原始网表输入输出端口进行检测，确保综合前后网表等价，合并后输出总网表的相应时序、资源报告等。

上述实施例1中，用户根据设计的功能及电路规模的大小，将原始RTL网表的某些子模块进行属性设置，根据其属性设置创建多个子线程来将相应的子网表进行综合，最后再将综合后子网表进行合并优化的方法，有助于降低网表的整体综合运行时间，提高用户的设计效率。

在本实施例中还提供了一种多线程处理装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

本实施例提供一种多线程处理装置，如图7所示，包括：

获取模块701，用于获取网表设计数据和服务器支持线程数，基于网表设计数据和服务器支持线程数确定专用集成电路子模块属性；

分割模块702，用于获取原始寄存器传输级网表，利用专用集成电路设计子模块属性对原始寄存器传输级网表进行分割，生成多个子网表；

多线程综合处理模块703，用于对多个子网表进行多线程综合处理，生成综合后网表。

在一些可选的实施方式中，获取模块701包括：

标识单元，用于基于网表设计数据对专用集成电路子模块的属性进行标识，确定标识属性的子模块数；

比较单元，用于将服务器支持线程数与标识属性的子模块数进行比较，当服务器支持线程数大于或等于标识属性的子模块数时，则对专用集成电路子模块间的关系进行检测；

检测单元，用于当专用集成电路子模块间的关系为独立关系时，则输出专用集成电路子模块属性。

在一些可选的实施方式中，获取模块701还包括：

第一生成单元，用于当服务器支持线程数小于标识属性的子模块数时，则生成第一报错数据，并重新获取网表设计数据。

在一些可选的实施方式中，获取模块701还包括：

第二生成单元，用于当专用集成电路子模块间的关系为非独立关系时，则生成第二报错数据。

在一些可选的实施方式中，多线程综合处理模块703包括：

创建单元，用于根据多个子网表创建多个子线程；

综合处理单元，用于利用多个子线程并行对多个子网表进行综合处理，生成每个子网表对应的综合后子网表；

获取单元，用于获取综合后子网表对应的输入端口和输出端口，以及多个子网表之间的连接关系；

合并单元，用于基于多个子网表之间的连接关系将综合后子网表对应的输入端口和输出端口进行连接合并，生成综合后网表；其中，综合后网表与原始寄存器传输级网表相对应。

在一些可选的实施方式中，综合处理单元，具体用于利用各子线程并行对各子网表依次进行提取处理、优化处理、映射处理和Map处理，生成每个子网表对应的综合后子网表。

在一些可选的实施方式中，还包括：

生成模块，用于获取原始寄存器传输级网表的输入输出端口，基于原始寄存器传输级网表的输入输出端口对综合后网表进行检测，生成多线程综合报告。

上述各个模块和单元的更进一步的功能描述与上述对应实施例相同，在此不再赘述。

本实施例中的多线程处理装置是以功能单元的形式来呈现，这里的单元是指ASIC(Application Specific Integrated Circuit，专用集成电路)电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。

本发明实施例还提供一种计算机设备，具有上述图7所示的多线程处理装置。

请参阅图8，图8是本发明可选实施例提供的一种计算机设备的结构示意图，如图8所示，该计算机设备包括：一个或多个处理器10、存储器20，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相通信连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在计算机设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个计算机设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图8中以一个处理器10为例。

处理器10可以是中央处理器，网络处理器或其组合。其中，处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路，可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件，现场可编程逻辑门阵列，通用阵列逻辑或其任意组合。

其中，所述存储器20存储有可由至少一个处理器10执行的指令，以使所述至少一个处理器10执行实现上述实施例示出的方法。

存储器20可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据计算机设备的使用所创建的数据等。此外，存储器20可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中，存储器20可选包括相对于处理器10远程设置的存储器，这些远程存储器可以通过网络连接至该计算机设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

存储器20可以包括易失性存储器，例如，随机存取存储器；存储器也可以包括非易失性存储器，例如，快闪存储器，硬盘或固态硬盘；存储器20还可以包括上述种类的存储器的组合。

该计算机设备还包括输入装置30和输出装置40。处理器10、存储器20、输入装置30和输出装置40可以通过总线或者其他方式连接，图8中以通过总线连接为例。

输入装置30可接收输入的数字或字符信息，以及产生与该计算机设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等。输出装置40可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。上述显示设备包括但不限于液晶显示器，发光二极管，显示器和等离子体显示器。在一些可选的实施方式中，显示设备可以是触摸屏。

本发明实施例还提供了一种计算机可读存储介质，上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可记录在存储介质，或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中，存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等；进一步地，存储介质还可以包括上述种类的存储器的组合。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现上述实施例示出的方法。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。