电子装置及其制造方法

技术领域

本揭露涉及一种电子装置及其制造方法。

背景技术

电子装置的功能性、可靠度等因素影响电子装置的市场竞争力，因此如何整合不同元件以实现不同功能或提升可靠度，便成为重要的课题。

发明内容

本揭露提供一种电子装置及其制造方法，有助于整合不同元件或提升可靠度。

根据本揭露的实施例，电子装置包括芯片、元件结构层、重布线结构层以及保护层。芯片具有主动面(active surface)以及设置在主动面上的多个接点。元件结构层邻近主动面设置且具有开关元件。开关元件通过多个接点中的至少一个电性连接于芯片。重布线结构层邻近主动面设置且通过多个接点中的至少一个电性连接于芯片。保护层包括第一部分以及第二部分。第一部分围绕芯片，且第二部分围绕元件结构层以及重布线结构层。

根据本揭露的实施例，制造电子装置的方法包括：在载板上形成元件结构层以及重布线结构层，其中元件结构层具有开关元件；在载板上设置芯片，其中芯片具有主动面以及设置在主动面上的多个接点，且多个接点电性连接于开关元件以及重布线结构层；以及在载板上形成保护层，保护层包括第一部分以及第二部分，其中第一部分围绕芯片，且第二部分围绕元件结构层以及重布线结构层。

为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本揭露的第一实施例的电子装置的剖面示意图；

图2是图1中区域R的放大图；

图3A至图3F是第一实施例的电子装置的制造流程的剖面示意图；

图4是根据本揭露的第二实施例的电子装置的剖面示意图；

图5A至图5E是第二实施例的电子装置的制造流程的剖面示意图；

图6是根据本揭露的第三实施例的电子装置的俯视示意图；

图7以及图8分别是根据本揭露的第四实施例的电子装置的俯视示意图以及剖面示意图。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

本揭露通篇说明书与所附的权利要求中会使用某些词汇来指称特定元件。本领域技术人员应理解，电子装置制造商可能会以不同的名称来指称相同的元件。本文并不意在区分那些功能相同但名称不同的元件。在下文说明书与权利要求中，“含有”与“包含”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。

本文中所提到的方向用语，例如：“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明，而并非用来限制本揭露。在附图中，各附图示出的是特定实施例中所使用的方法、结构和/或材料的通常性特征。然而，这些附图不应被解释为界定或限制由这些实施例所涵盖的范围或性质。举例来说，为了清楚起见，各膜层、区域和/或结构的相对尺寸、厚度及位置可能缩小或放大。

本揭露中所叙述的一结构(或层别、元件、基材)位于另一结构(或层别、元件、基材)之上/上方，可以指二结构相邻且直接连接，或是可以指二结构相邻而非直接连接。非直接连接是指二结构之间具有至少一中介结构(或中介层别、中介元件、中介基材、中介间隔)，一结构的下侧表面相邻或直接连接于中介结构的上侧表面，另一结构的上侧表面相邻或直接连接于中介结构的下侧表面。而中介结构可以是单层或多层的实体结构或非实体结构所组成，并无限制。在本揭露中，当某结构设置在其它结构“上”时，有可能是指某结构“直接”在其它结构上，或指某结构“间接”在其它结构上，即某结构和其它结构间还夹设有至少一结构。

术语“大约”、“等于”、“相等”或“相同”、“实质上”或“大致上”一般解释为在所给定的值或范围的20％以内，或解释为在所给定的值或范围的10％、5％、3％、2％、1％或0.5％以内。此外，用语“范围为第一数值至第二数值”、“范围介于第一数值至第二数值之间”表示所述范围包含第一数值、第二数值以及它们之间的其它数值。

说明书与权利要求中所使用的序数例如“第一”、“第二”等的用词用以修饰元件，其本身并不意含及代表该(或该些)元件有任何之前的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的元件得以和另一具有相同命名的元件能作出清楚区分。权利要求与说明书中可不使用相同用词，据此，说明书中的第一构件在权利要求中可能为第二构件。

本揭露中所叙述的电性连接或耦接，皆可以指直接连接或间接连接，于直接连接的情况下，两电路上元件的端点直接连接或以一导体线段互相连接，而于间接连接的情况下，两电路上元件的端点之间具有开关、二极管、电容、电感、电阻、其他适合的元件、或上述元件的组合，但不限于此。

在本揭露中，厚度、长度与宽度的测量方式可以是采用光学显微镜(OpticalMicroscope，OM)测量而得，厚度或宽度则可以由电子显微镜中的剖面图像测量而得，但不以此为限。另外，任两个用来比较的数值或方向，可存在着一定的误差。另外，本揭露中所提到的术语“等于”、“相等”、“相同”、“实质上”或“大致上”通常代表落在给定数值或范围的10％范围内。此外，用语“给定范围为第一数值至第二数值”、“给定范围落在第一数值至第二数值的范围内”或“给定范围介于第一数值至第二数值之间”表示所述给定范围包括第一数值、第二数值以及它们之间的其它数值。若第一方向垂直于第二方向，则第一方向与第二方向之间的角度可介于80度至100度之间；若第一方向平行于第二方向，则第一方向与第二方向之间的角度可介于0度至10度之间。

须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。

除非另外定义，在此使用的全部用语(包含技术及科学用语)具有与本揭露所属技术领域的技术人员通常理解的相同涵义。能理解的是，这些用语例如在通常使用的字典中定义用语，应被解读成具有与相关技术及本揭露的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本揭露实施例有特别定义。

在本揭露中，电子装置可包括封装装置、半导体装置、显示装置、背光装置、天线装置、感测装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。显示装置可为非自发光型显示装置或自发光型显示装置。显示装置可例如包括液晶(liquidcrystal)、发光二极管、荧光(fluorescence)、磷光(phosphor)、量子点(quantum dot，QD)、其它合适的显示介质或前述的组合。天线装置可例如包括频率选择表面(FrequencySelective Surface，FSS)、射频滤波器(RF-Filter)、偏振器(Polarizer)、谐振器(Resonator)或天线(Antenna)等。天线可为液晶型态的天线或非液晶型态的天线。感测装置可为感测电容、光线、热能或超声波的感测装置，但不以此为限。在本揭露中，电子装置可包括电子元件，电子元件可包括无源元件与有源元件，例如电容、电阻、电感、二极管、晶体管等。二极管可包括发光二极管或光电二极管。发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot LED)，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。此外，电子装置的外型可为矩形、圆形、多边形、具有弯曲边缘的形状或其他适合的形状。电子装置可以具有驱动系统、控制系统、光源系统等周边系统以支持显示装置、天线装置、穿戴式装置(例如包括增强现实或虚拟现实)、车载装置(例如包括汽车挡风玻璃)或拼接装置。

图1是根据本揭露的第一实施例的电子装置的剖面示意图。图2是图1中区域R的放大图。

请先参照图1，电子装置1可包括芯片10、元件结构层11、重布线结构层12以及保护层13，但不以此为限。根据不同需求，电子装置1还可包括其他元件或膜层。举例来说，电子装置1还可包括缓冲层14、绝缘层15、导电垫16、接合垫17、导电垫18、接合垫19、通孔结构V以及底部填充件(underfill)UF。

详细来说，芯片10可包括集成电路、控制器、驱动器、处理器、内存、其他功能元件或上述的组合，且芯片10可以是系统芯片(system-on-chip，SoC)、集成电路系统(system-on-integrated-circuit，SoIC)、二极管或可变电容，但不以此为限。

芯片10可具有主动面S10A、背面S10R以及多个侧面S10S。背面S10R与主动面S10A相对，且主动面S10A例如位于背面S10R与重布线结构层12之间，但不以此为限。多个侧面S10S位于背面S10R与主动面S10A之间，且多个侧面S10S中的每一个将背面S10R与主动面S10A连接。

芯片10可包括用于与外部元件电性连接的多个接点100。多个接点100设置在主动面S10A上且例如面向重布线结构层12。多个接点100的材料可包括金属，如铜、铝、钛、镍或上述的组合，但不以此为限。

在一些实施例中，芯片10还可包括绝缘层101。绝缘层101设置在主动面S10A上且曝露出多个接点100。绝缘层101的材料可包括有机材料、无机材料或上述的组合。有机材料例如包括感光型聚酰亚胺(photosensitive polyimide，PSPI)、聚烯烃(polyolefin)、可溶性聚四氟乙烯(Polyfluoroalkoxy，PFA)、味之素构成膜(ajinomoto build-up film，ABF)、环氧树脂(Epoxy resin)、苯并环丁烯(benzocyclobutene，BCB)、聚苯并恶唑(polybenzoxazole，PBO)或上述的组合，但不以此为限。无机材料例如包括氧化硅、氮化硅、氮氧化硅或上述的组合，但不以此为限。

元件结构层11邻近主动面S10A设置。举例来说，元件结构层11可包括至少一第一绝缘层(如绝缘层111以及绝缘层113)、至少一导电层(如导电层112以及导电层114)以及半导体层(如半导体层110)，但不以此为限。在一些实施例中，半导体层110、绝缘层111、导电层112、绝缘层113以及导电层114例如在电子装置1的厚度方向(如方向Z)上依序堆叠在缓冲层14与重布线结构层12之间。本揭露所指邻近表示第一元件和第二元件之间存在一最短距离。

详细来说，半导体层110例如设置在缓冲层14上，且半导体层110的材料可包括非晶硅(amorphous silicon)、多晶硅(polysilicon)或金属氧化物，如铟镓锌氧化物(IndiumGallium Zinc Oxide，IGZO)，但不以此为限。半导体层110例如为图案化半导体层，且半导体层110可包括多个半导体图案CH(仅示意性示出一个)。根据一些实施例，半导体层110的厚度大于或等于0.5微米(micrometer，m)且小于等于3微米，但不以此为限。

绝缘层111设置在半导体层110以及缓冲层14上，且绝缘层111的材料可包括无机材料，如氧化硅、氮化硅、氮氧化硅或上述的组合，但不以此为限。根据一些实施例，绝缘层111的厚度大于或等于0.5微米且小于或等于5微米，但不以此为限。

导电层112例如设置在绝缘层111上，且导电层112的材料可包括金属或金属叠层，如铝、钼、钛、钼/铝/钼、或钛/铝/钛，但不以此为限。导电层112例如为图案化导电层，且导电层112可包括多个栅极GE(仅示意性示出一个)、多条扫描线SL(仅示意性示出一条)以及其他电路(未示出)，但不以此为限。多个栅极GE在方向Z上分别重叠于多个半导体图案CH，且每一个栅极GE与对应的一条扫描线SL电性连接(以虚线双箭头表示电性相连)。根据一些实施例，绝缘层111的厚度大于或等于1微米且小于或等于5微米，但不以此为限。

绝缘层113设置在绝缘层111以及导电层112上，且绝缘层113的材料与其厚度可参照绝缘层111的材料，于此不再重述。

导电层114设置在绝缘层113上，且导电层114的材料可包括金属或金属叠层，如铝、钼、钛、钼/铝/钼、或钛/铝/钛，但不以此为限。导电层114可为图案化导电层，且导电层114可包括多个第一电极E1(仅示意性示出一个)、多个第二电极E2(仅示意性示出一个)、多条数据线(未示出)以及其他电路(未示出)，但不以此为限。多个第一电极E1以及多个第二电极E2的其中一者为源极，且多个第一电极E1以及多个第二电极E2的其中另一者为漏极，其中每一个源极分别与对应的一条数据线电性连接。每一个第一电极E1与相邻的一个第二电极E2分别设置在对应的一个半导体图案CH的相对侧，且多个第一电极E1以及多个第二电极E2中的每一个贯穿绝缘层111以及绝缘层113而与对应的一个半导体图案CH接触。

元件结构层11具有开关元件SW。开关元件SW例如包括一个半导体图案CH、一个栅极GE、一个第一电极E1以及一个第二电极E2。开关元件SW的边界或范围例如由半导体图案CH的边缘界定。图1示意性示出一个开关元件SW，但应理解，电子装置1可包括多个开关元件SW，且多个开关元件SW可排列成阵列。

重布线结构层(redistribution layer)12邻近主动面S10A设置。举例来说，重布线结构层12可包括至少一第二绝缘层(如绝缘层120以及绝缘层123)以及至少一导电层(如导电层121)，其中重布线结构层12中的至少一第二绝缘层以及至少一导电层在方向Z上交替堆叠。根据一些实施例，元件结构层11可通过重布线结构层12电性连接芯片10。举例而言，重布线结构层12得以实现各构件所需要的电性连接关系。根据一些实施例，重布线结构层12可进一步提升电子装置导电电路扇出(fan out)的面积，但不以此为限。

详细来说，绝缘层120例如设置在绝缘层113以及导电层114上，且绝缘层120的材料可包括有机材料，如感光型聚酰亚胺、聚烯烃、可溶性聚四氟乙烯、味之素构成膜、环氧树脂、苯并环丁烯、聚苯并恶唑或上述的组合，但不以此为限。根据一些实施例，绝缘层120的厚度T120大于或等于5微米且小于或等于25微米，但不以此为限。根据一些实施例，绝缘层120的厚度T120可大于绝缘层111的厚度T111，通过上述设计可提升对元件结构层11的保护，进而提升可靠度。

导电层121设置在绝缘层120上，且导电层121的材料可包括金属，如铜，但不以此为限。导电层121可为图案化导电层，且导电层121可包括多条接线(如接线W1、接线W2、接线W3以及接线W4)。接线W1例如贯穿绝缘层120而与对应的一个第一电极E1电性连接。接线W2例如贯穿绝缘层120而与对应的一个第二电极E2电性连接。接线W3例如贯穿绝缘层120以及绝缘层113而与对应的一条扫描线SL电性连接。根据一些实施例，导电层121的厚度T121大于或等于5微米且小于或等于25微米，但不以此为限。根据一些实施例，导电层121的厚度T121可大于导电层112的厚度。

绝缘层122设置在绝缘层120以及导电层121上，且绝缘层122的材料可参照绝缘层120的材料，于此不再重述。

在图1中，重布线结构层12中的至少一第二绝缘层(如绝缘层120以及绝缘层123)采用有机材料形成，以提供用于承载导电层121的平坦表面。相较于元件结构层11中采用无机材料形成的至少一第一绝缘层(如绝缘层111以及绝缘层113)，元件结构层11中的至少一第一绝缘层的厚度例如小于重布线结构层12中的至少一第二绝缘层的厚度。在本文中，膜层的厚度是从电子装置1的剖面图观之，位于平面上的该膜层在电子装置1的厚度方向(如方向Z)上的最大厚度。换句话说，上述的“元件结构层11中的至少一第一绝缘层的厚度小于重布线结构层12中的至少一第二绝缘层的厚度”指的是绝缘层111以及绝缘层113中至少一者在方向Z上的最大厚度(如厚度T111或厚度T113)小于绝缘层120以及绝缘层123中至少一者在方向Z上的最大厚度(如厚度T120或厚度T123)。

导电垫16设置在绝缘层122上，且导电垫16的材料可包括金属，如铜、钛、镍、锡、银、金或上述的组合，但不以此为限。图1示意性示出两个导电垫16，其中一个导电垫16贯穿绝缘层122而与接线W2电性连接，而另一个导电垫16贯穿绝缘层122而与接线W4电性连接。然而应理解，导电垫16的数量及其与其他膜层的连接关系可根据实际需求改变。

多个导电垫16可通过多个接合垫17而电性连接到外部元件，如芯片10的多个接点100或其他元件，如有源元件、无源元件等。多个接合垫17的材料可包括金属，如锡、镍、金、铜或上述的组合，但不以此为限。在一些实施例中，如图1所示，重布线结构层12可通过导电垫16以及接点100电性连接于芯片10，而开关元件SW可通过重布线结构层12、导电垫16以及接点100电性连接到芯片10。

在一些实施例中，多个导电垫16在方向Z上不与多个半导体图案CH重叠，以降低多个半导体图案CH在多个导电垫16与多个接点100接合时被压伤的机率。根据一些实施例，在与方向Z垂直的一方向(如图1中的横向)上，导电垫16的侧边跟半导体图案CH的侧边之间具有一间距IV，间距IV大于0m。根据一些实施例，间距IV大于5m。根据一些实施例，间距IV大于8m。

保护层13包括第一部分130以及第二部分131。第一部分130围绕芯片10，且第二部分131围绕元件结构层11以及重布线结构层12。在本文中，第一元件围绕第二元件指的是第二元件至少部分设置在第一元件内，且第二元件可接触或不接触第一元件的侧面。在图1中，第一部分130例如接触芯片10的侧面S10S，且第二部分131例如接触元件结构层11以及重布线结构层12，但本揭露不以此为限。保护层13的材料可包括有机材料，例如模封材料(epoxy molding compound，EMC)，以减少水气的影响。根据一些实施例，保护层13可进一步包括填充粒子，填充粒子的材料例如氧化硅、氧化铝或其他合适的材料，但不以此为限。填充粒子的粒径大于或等于0.1微米且小于或等于30微米。根据一些实施例，绝缘层111的一热膨胀系数小于绝缘层120的一热膨胀系数，且绝缘层111的热膨胀系数小于保护层13的一热膨胀系数，通过上述设计，可以减缓异质接口结合时产生的应力，例如可以减缓有机材料与无机材料接口的应力，减少界面破裂，但不以此为限。根据一些实施例，保护层13可不接触背面S10R，但不以此为限。

在一些实施例中，保护层13的第一部分130以及第二部分131可为一体成形，即第一部分130以及第二部分131可同时形成，但不以此为限。在其他实施例中，第一部分130以及第二部分131可先后形成，且第一部分130以及第二部分131可由相同或不同材料形成。

缓冲层14例如设置在绝缘层15与元件结构层11之间，以保护半导体层110或减少在高温工艺中金属层(如铜层)或有机绝缘层对于半导体层110的污染。缓冲层14的材料可包括无机材料，如氧化硅、氮化硅、氮氧化硅或上述的组合，但不以此为限。缓冲层14可以是单层或是多层。

在一些实施例中，如图2所示，缓冲层14可包括在方向Z上依序堆叠的第一子层140、第二子层141以及第三子层142。第三子层142的材料例如为氧化硅，而第一子层140以及第二子层141各自的材料可选自于与第三子层142相同或不同的无机材料。基于工艺成本、工艺时间以及保护性等考虑，缓冲层14的总厚度T14例如大于或等于0.3微米且小于或等于2微米之间，即0.3m≦T14≦2m。此外，第三子层142的厚度T142例如大于第二子层141的厚度T141。

绝缘层15例如设置在缓冲层14的远离元件结构层11的一侧且覆盖多个导电垫18。绝缘层15的材料可为有机材料，以提供平坦的承载面。举例来说，绝缘层15的材料可包括感光型聚酰亚胺、聚烯烃、可溶性聚四氟乙烯、味之素构成膜、环氧树脂、苯并环丁烯、聚苯并恶唑或上述的组合，但不以此为限。绝缘层15可为单层绝缘层或多层绝缘层沿方向Z堆叠，其中单一层的绝缘层厚度大于或等于5微米且小于或等于25微米，但不以此为限。

导电垫18设置在接合垫19与绝缘层15之间，且导电垫18的材料可参照导电垫16的材料，于此不再重述。

在一些实施例中，多个导电垫18在方向Z上不与多个半导体图案CH重叠，以降低多个半导体图案CH在多个导电垫18与外部元件(未示出)接合时被压伤的机率。根据一些实施例，导电垫18可具有接地(ground)或浮动(floating)电位。根据一些实施例，导电垫18为虚设(dummy)电位时，可进一步具有散热功能。

接合垫19与导电垫18连接，以利导电垫18与外部元件(未示出)电性连接。接合垫19的材料可参照接合垫17的材料，于此不再重述。根据一些实施例，接合垫19的一最大宽度大于接合垫17的一最大宽度，更进一步而言，接合垫19的宽度与接合垫17的宽度的比值可大于或等于1.2且小于或等于2，其中，宽度的测量方向例如是沿着一垂直于方向Z的方向测量。通过上述设计，可提升电子装置1与外部元件的结合强度。本揭露所指外部元件可例如是印刷电路板(Printed circuit board，PCB)或其他合适的元件，但不以此为限。

通孔结构V贯穿绝缘层120、绝缘层113、绝缘层111、缓冲层14以及绝缘层15而将其中一条接线(如接线W1、接线W3或接线W4)与对应的一个导电垫18电性连接。图1示意性示出三个通孔结构V，其中，位于图1左侧的通孔结构V将接线W1与对应的一个导电垫18电性连接，而接线W1与开关元件SW的第一电极E1电性连接，且开关元件SW的第二电极E2通过接线W2、导电垫16以及接合垫17而电性连接到芯片10的一个接点100。此外，位于图1中间的通孔结构V将接线W3与对应的另一个导电垫18电性连接，而接线W3与扫描线SL电性连接，且扫描线SL与开关元件SW的栅极GE电性连接。另外，位于图1右侧的通孔结构V将接线W4与对应的又一个导电垫18电性连接，而接线W4通过导电垫16以及接合垫17而电性连接到芯片10的另一个接点100。然而应理解，通孔结构V的数量及其与其他元件或膜层之间的连接关系可根据实际需求改变。

底部填充件UF设置在芯片10与绝缘层122之间，用以保护多个接合垫17或提升芯片10与多个导电垫16之间的接着力。

通过将元件结构层11以及重布线结构层12整合在一起，有助于将不同元件(例如不同功能的芯片10)整合进电子装置1中，使得电子装置1能够提供更多的功能。此外，通过保护层13的第一部分130围绕芯片10且保护层13的第二部分131围绕元件结构层11以及重布线结构层12，可提升保护性(例如阻水氧能力或防刮等)，进而能够提升电子装置1整体的可靠度。

图3A至图3F是第一实施例的电子装置的制造流程的剖面示意图。制造电子装置1的方法可包括：在载板C上形成元件结构层11以及重布线结构层12，其中元件结构层11具有开关元件SW；在载板上设置芯片10，其中芯片10具有主动面S10A以及设置在主动面S10A上的多个接点100，且多个接点100电性连接于开关元件SW以及重布线结构层12；以及在载板C上形成保护层13，保护层13包括第一部分130以及第二部分131，其中第一部分130围绕芯片10，且第二部分131围绕元件结构层11以及重布线结构层12。

在一些实施例中，如图3A至图3F所示，可先在载板C上形成元件结构层11以及重布线结构层12，其次接合芯片10，然后形成保护层13(包括第一部分130以及第二部分131)，但不以此为限。

详细来说，请参照图3A，制造电子装置1的方法可包括：依序在载板C上形成剥离层(release layer)RL、多个导电垫18、绝缘层15、缓冲层14以及元件结构层11。剥离层RL可为热解离层或光解离层，即剥离层RL的黏性会因受热或照光而降低，使载板C与设置于其上的膜层或元件分离。绝缘层15可包括一个或多个图案150(示意性示出两个图案150)。多个图案150可彼此分离且例如排列成阵列。多个导电垫18、绝缘层15、缓冲层14以及元件结构层11的相关内容(如材料、相对设置关系等)可参照前述，于此不再重述。

请参照图3B，制造电子装置1的方法还可包括：在绝缘层113以及导电层114上形成绝缘层120；以及形成多个开口A1、多个开口A2以及多个开口A3，其中每一个开口A1贯穿绝缘层120且曝露出局部的第一电极E1或局部的第二电极E2，每一个开口A2贯穿绝缘层120以及绝缘层113且曝露出局部的扫瞄线SL，每一个开口A3贯穿绝缘层120、绝缘层113、绝缘层111、缓冲层14以及绝缘层15且曝露出局部的导电垫18。

在一些实施例中，上述开口(如多个开口A1、多个开口A2以及多个开口A3)可经由一次或多次图案化工艺形成。图3B示意性示出以两次图案化工艺形成的态样。举例来说，可先以光刻蚀刻工艺来移除绝缘层120，再以光刻蚀刻工艺或激光工艺来移除绝缘层113、绝缘层111、缓冲层14以及绝缘层15。如此，可提升图案化工艺的质量或工艺稳定性。基于工艺考虑，第一次图案化工艺所形成的开口尺寸例如大于第二次图案化工艺所形成的开口尺寸，使得通过两次图案化工艺形成的开口(如多个开口A2以及多个开口A3)具有阶梯轮廓(参见图3B的虚线框)。根据一些实施例，至少一绝缘层在开口处的转角可具有弧形轮廓(参见图3B的放大图，放大图示意性标示出绝缘层120以及绝缘层113的转角具有弧形轮廓)，但不以此为限。通过绝缘层的开口处转角具有弧形轮廓的设计，可以减缓膜层破裂的风险。

请参照图3C，制造电子装置1的方法还可包括：在绝缘层120上以及上述开口(如图3B的多个开口A1、多个开口A2以及多个开口A3)中形成导电材料，以形成包括多条接线(如接线W1、接线W2、接线W3以及接线W4)的导电层121以及多个通孔结构V。导电层121以及多个通孔结构V可具有相同材料且可同时形成。此外，形成在图3B的开口A3的通孔结构V也可具有阶梯轮廓(参见图3B的椭圆形虚线框)。根据一些实施例，通孔结构V的转角CN可具有弧形轮廓，可进一步减少绝缘层破裂风险，但不以此为限。

请参照图3D，制造电子装置1的方法还可包括：在绝缘层120以及导电层121上依序形成绝缘层122以及多个导电垫16，然后通过多个接合垫17将多个芯片10的多个接点100接合到多个导电垫16上。

请参照图3E，制造电子装置1的方法还可包括：在载板C上形成保护层13。保护层13的相关内容(如材料、相对设置关系等)可参照前述，于此不再重述。在一些实施例中，如图3E所示，保护层13的第一部分130以及第二部分131可以是同时形成且为一体成形，但不以此为限。在其他实施例中，尽管未示出于图3E，保护层13的第一部分130以及第二部分131可以先后形成，且第一部分130以及第二部分131的材料可相同或不同。

请参照图3E以及图3F，制造电子装置1的方法还可包括：移除载板C，例如可通过升温或照光工艺来降低剥离层RL的黏性，使载板C与设置于其上的膜层或元件(例如多个导电垫18以及绝缘层15)分离。

在绝缘层15包括多个图案150的实施例中，可进行切割工艺，例如沿图3F中的切割线CL进行切割，以形成多个(示意性示出两个)如图1所示的电子装置1。

通过相邻芯片10下方的有机绝缘层(如绝缘层120、绝缘层122以及绝缘层15)彼此分离的设计，可改善有机绝缘层对于切割设备(如刀具)的负面影响(如磨损)或延长切割设备的使用寿命。

图4是根据本揭露的第二实施例的电子装置的剖面示意图。请参照图4，电子装置1A与图1的电子装置1的主要差异说明如下。

在图1的电子装置1中，绝缘层15、缓冲层14、元件结构层11、重布线结构层12、多个导电垫16以及多个接合垫17依序地从多个导电垫18设置到芯片10。接线W1贯穿绝缘层120而电性连接于第一电极E1，且接线W1通过一个通孔结构V电性连接于对应的一个导电垫18。接线W2贯穿绝缘层120而电性连接于第二电极E2，且一个导电垫16贯穿绝缘层122而电性连接于接线W2。接线W3贯穿绝缘层120以及绝缘层113而电性连接于扫描线SL，且接线W3通过另一个通孔结构V电性连接于另一个导电垫18。接线W4通过又一个通孔结构V电性连接于又一个导电垫18。通孔结构V贯穿绝缘层120、绝缘层113、绝缘层111、缓冲层14以及绝缘层15。保护层13的第一部分130以及第二部分131例如为一体成形。

另一方面，在电子装置1A中，电子装置1A可不包括图1的多个导电垫16以及多个接合垫17。绝缘层15、缓冲层14、元件结构层11以及重布线结构层12A依序地从芯片10设置到多个导电垫18。重布线结构层12A可不包括图1的绝缘层122。接线W1设置在绝缘层113的远离芯片10的表面上且将第一电极E1与对应的一个导电垫18连接。接线W2设置在绝缘层113的远离芯片10的表面上且与第二电极E2连接，且接线W2通过一个通孔结构VA电性连接于一个接点100。接线W3设置在绝缘层113的远离芯片10的表面上且贯穿绝缘层113而电性连接于扫描线SL。接线W4通过另一个通孔结构VA另一个接点100。通孔结构VA贯穿绝缘层113、绝缘层111、缓冲层14以及绝缘层15。根据一些实施例，部分的缓冲层14位于第一部分130A以及第二部分131A之间。详细而言，保护层13A的第一部分130A以及第二部分131A非一体成形，部分的缓冲层14位于第一部分130A以及第二部分131A之间。

图5A至图5E是第二实施例的电子装置的制造流程的剖面示意图。图5A至图5E的制造流程与图3A至图3F的制造流程的主要差异说明如下。

在图3A至图3F的制造流程中，多个导电垫18、绝缘层15、缓冲层14、元件结构层11以及重布线结构层12是依序形成在载板C上，其次接合多个芯片10，然后形成保护层13以及多个接合垫19，其中保护层13的第一部分130以及第二部分131可同时形成。

另一方面，在图5A至图5E的制造流程中，保护层13A的第一部分130A以及多个芯片10先形成在载板C上，其次依序形成绝缘层15、缓冲层14、元件结构层11、重布线结构层12A、保护层13A的第二部分131A以及多个接合垫19。换句话说，保护层13A的第一部分130A以及第二部分131A为先后形成，其中第一部分130A在形成元件结构层11以及重布线结构层12A之前形成，且第二部分131A在形成元件结构层11以及重布线结构层12A之后形成。

详细来说，请参照图5A，制造电子装置1A的方法可包括：在载板C上形成剥离层RL、保护层13A的第一部分130A以及多个芯片10，其中芯片10的背面S10R位于芯片10的主动面S10A与载板C之间，且保护层13A的第一部分130A围绕多个芯片10的侧壁S10S并曝露出多个接点100。

在一些实施例中，形成图5A架构的方法可包括：将未形成多个接点100的多个芯片10放置在形成有剥离层(未示出)的另一载板(未示出)上，且使主动面S10A位于背面S10R与所述另一载板之间；在所述另一载板上形成保护层13A的第一部分130A以覆盖多个芯片10；将整个结构倒置在形成有剥离层RL的载板C上并移除所述另一载板；以及形成多个接点100。替代地，形成图5A架构的方法可包括：将未形成多个接点100的多个芯片10放置在形成有剥离层RL的载板C上，且使背面S10R位于主动面S10A与载板C之间；在载板C上形成保护层13A的第一部分130A以覆盖多个芯片10；进行研磨工艺以曝露出绝缘层101；以及形成多个接点100。

请参照图5B，制造电子装置1A的方法还可包括：在第一部分130A以及多个芯片10上依序形成绝缘层15以及缓冲层14。

请参照图5C，制造电子装置1A的方法还可包括：在缓冲层14上依序形成半导体层110、绝缘层111、导电层112以及绝缘层113。

制造电子装置1A的方法还可包括：形成多个开口A4、多个开口A5以及多个开口A6，其中每一个开口A4贯穿绝缘层113且曝露出局部的扫瞄线SL，每一个开口A5贯穿绝缘层113以及绝缘层111且曝露出局部的半导体图案CH，每一个开口A6贯穿绝缘层113、绝缘层111、缓冲层14以及绝缘层15且曝露出局部的接点100。多个开口A4、多个开口A5以及多个开口A6的形成方法可参照前述多个开口A1、多个开口A2以及多个开口A3的形成方法，于此不再重述。

根据一些实施例，尽管未示出于图5C，可经由光刻蚀刻工艺、激光工艺或上述的结合图案化缓冲层14，使缓冲层14的边缘从载板C的边缘内缩一距离。根据一些实施例，上述图案化缓冲层14的步骤可与形成上述开口(如多个开口A4、多个开口A5以及多个开口A6)的步骤一起进行或是在形成上述开口的步骤之前或之后(例如与形成图5D的开口A7同时进行)进行；或者，可省略图案化缓冲层14的步骤。

制造电子装置1A的方法还可包括：于多个开口A5中填入导电材料，以形成第一电极E1以及第二电极E2。

请参照图5D，制造电子装置1A的方法还可包括：在绝缘层113上以及多个开口A1、多个开口A2以及多个开口A3中形成导电材料，以形成包括多条接线(如接线W1、接线W2、接线W3以及接线W4)的导电层121以及多个通孔结构VA。导电层121以及多个通孔结构VA可具有相同材料且可同时形成。此外，形成在图5C的开口A6的通孔结构VA也可具有阶梯轮廓(参见图5C的虚线框)。

制造电子装置1A的方法还可包括：在绝缘层113上以及导电层121上依序形成绝缘层120以及多个导电垫18，其中每一个导电垫18贯穿绝缘层120且电性连接对应的一条接线W1、对应的一条接线W3或对应的一条接线W4。

制造电子装置1A的方法还可包括：在相邻的两个芯片10之间形成贯穿绝缘层120、绝缘层113、绝缘层111、缓冲层14以及绝缘层15的开口A7。开口A7可经由一次或多次图案化工艺形成。举例来说，可经由光刻蚀刻工艺、激光工艺或上述的结合来形成开口A7，但不以此为限。根据一些实施例，如同前述，可经由光刻蚀刻工艺、激光工艺或上述的结合图案化缓冲层14，以使缓冲层14的边缘从载板C的边缘内缩一距离。

请参照图5E，制造电子装置1A的方法还可包括：形成保护层13A的第二部分131A，其中第二部分131A填入图5D中的开口A7且围绕元件结构层11、重布线结构层12A以及缓冲层14；以及在多个导电垫18上形成多个接合垫19。详细而言，在电子装置1的法线方向(方向Z)上，部分的缓冲层14位于第一部分130A以及第二部分131A之间。通过上述设计可阻隔水氧对电子装置造成的影响，但不以此为限。

制造电子装置1的方法还可包括：进行切割工艺，例如沿图5E中的切割线CL进行切割，以形成多个(示意性示出两个)如图4所示的电子装置1A。

通过相邻芯片10下方的有机绝缘层(如绝缘层120以及绝缘层15)彼此分离的设计，可改善有机绝缘层对于切割设备(如刀具)的负面影响(如磨损)或延长切割设备的使用寿命。

尽管上述实施例是在形成多个导电垫18之后将相邻芯片10上方的有机绝缘层(如绝缘层120以及绝缘层15)断开，但本揭露不限于此。举例来说，也可在形成绝缘层15之后，对绝缘层15进行图案化工艺，以形成如图3A所示的多个图案150。

图6是根据本揭露的第三实施例的电子装置的俯视示意图。请参照图6，电子装置1B可包括芯片10、元件结构层11B、重布线结构层12B以及保护层13，但不以此为限。元件结构层11B可包括多个解复用器(demultiplexer，DEMUX)U，以减少引脚(I/O pins)P的数量或释放空间。每一个解复用器U可包括多个开关元件SW(图6示意性示出三个，但不限于此)。

图7以及图8分别是根据本揭露的第四实施例的电子装置的俯视示意图以及剖面示意图。请参照图7，电子装置1C与图1的电子装置1的主要差异说明如下。

在电子装置1C的元件结构层11C中，半导体层110与导电层112的位置对调。此外，元件结构层11C包括开关元件SW1以及开关元件SW2，且开关元件SW1以及开关元件SW2组成静电放电(electrostatic discharge，ESD)保护单元。开关元件SW1中的第一电极E1贯穿绝缘层113而电性连接于开关元件SW1的半导体图案CH，且第一电极E1还贯穿绝缘层113以及绝缘层111而电性连接于开关元件SW1的栅极GE。类似地，开关元件SW2中的第一电极E1贯穿绝缘层113而电性连接于开关元件SW1的半导体图案CH，且第一电极E1还贯穿绝缘层113以及绝缘层111而电性连接于开关元件SW2的栅极GE。

在电子装置1C中，导电层121C包括接线W1、接线W2、接线W3、接线W4以及接线W5。接线W1贯穿绝缘层120而电性连接于开关元件SW1的第一电极E1，且接线W1通过一个通孔结构V而电性连接于一个导电垫18。此外，接线W1还与接线W5电性连接。接线W2贯穿绝缘层120而电性连接于开关元件SW1的第二电极E2，且接线W2还与接线W3电性连接。接线W5贯穿绝缘层120而电性连接于开关元件SW2的第二电极E2。接线W3贯穿绝缘层120而电性连接于开关元件SW2的第一电极E1，且接线W3通过另一个通孔结构V而电性连接于另一个导电垫18。接线W4通过又一个通孔结构V而电性连接于又一个导电垫18。

在电子装置1C中，可经由光刻蚀刻工艺、激光工艺、其他合适的工艺或上述的结合图案化元件结构层11、重布线结构层12、缓冲层14以及绝缘层15，使得保护层13可围绕元件结构层11、重布线结构层12、缓冲层14以及绝缘层15。

综上所述，在本揭露的实施例中，通过将元件结构层以及重布线结构层整合在一起，有助于将不同元件(例如不同功能的芯片)整合进电子装置中，使得电子装置能够提供更多的功能。此外，通过保护层的第一部分围绕芯片且保护层的第二部分围绕元件结构层以及重布线结构层，可提升保护性(例如阻水氧能力或防刮等)，进而能够提升电子装置整体的可靠度。

以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

虽然本揭露的实施例及其优点已揭露如上，但应该了解的是，任何本领域技术人员，在不脱离本揭露的精神和范围内，当可作更动、替代与润饰，且各实施例间的特征可任意互相混合替换而成其他新实施例。此外，本揭露的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本揭露揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本揭露使用。因此，本揭露的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本揭露的保护范围也包括各个权利要求及实施例的组合。本揭露的保护范围当视随附的权利要求所界定的为准。