高电子迁移率晶体管及其形成方法

技术领域

本发明涉及一种高电子迁移率晶体管及其形成方法，且特别是涉及一种电连接控制栅极以及源极电极的高电子迁移率晶体管及其形成方法。

背景技术

高电子迁移率晶体管具有于电子、机械以及化学等特性上的众多优点，例如宽带隙、高击穿电压、高电子迁移率、大弹性模数(elastic modulus)、高压电与压阻系数(highpiezoelectric and piezoresistive coefficients)等与化学钝性。上述优点使氮化镓基材料可用于如高亮度发光二极管、功率开关元件、调节器、电池保护器、面板显示驱动器、通讯元件等应用的元件的制作。

高电子迁移率(High electron mobility transistor,HEMT)，也是场效应晶体管的一种，它使用两种具有不同带隙的材料形成异质结作为载流子通道，而不像金属氧化物半导体场效晶体管那样，直接使用掺杂的半导体而不是异质结来形成导电通道。砷化镓、砷镓铝三元化合物半导体是构成这种装置的可选材料，当然根据具体的应用场合，可以有其他多种组合。例如，含铟的装置可表现出更好的高频性能，而近年来发展的氮化镓高电子迁移率晶体管则凭借其良好的高频特性吸引了大量关注。

发明内容

本发明提出一种高电子迁移率晶体管及其形成方法，其电连接控制栅极以及源极电极，以降低主栅极与漏极电极之间的电压差。

本发明提供一种高电子迁移率晶体管，包含一载流子传输层、一载流子供应层、一主栅极、一控制栅极、一源极电极以及一漏极电极。载流子传输层位于一基底上。载流子供应层位于载流子传输层上。主栅极以及控制栅极位于载流子供应层上。源极电极以及漏极电极位于主栅极以及控制栅极的相对两侧，其中源极电极以一金属内连线结构电连接控制栅极。

本发明提供一种形成高电子迁移率晶体管的方法，包含下述步骤。首先，依序形成一载流子传输层以及一载流子供应层于一基底上。接着，形成一主栅极以及一控制栅极于载流子供应层上。接续，形成一源极电极以及一漏极电极于主栅极以及控制栅极的相对两侧。之后，以一金属内连线结构电连接源极电极及控制栅极。

基于上述，本发明提供一种高电子迁移率晶体管及其形成方法，其依序形成一载流子传输层以及一载流子供应层于一基底上；形成一主栅极以及一控制栅极于载流子供应层上；形成一源极电极以及一漏极电极于主栅极以及控制栅极的相对两侧；以及以一金属内连线结构电连接源极电极及控制栅极。如此，由于控制栅极位于主栅极以及漏极电极之间，且控制栅极电连接源极电极，因此可降低主栅极与漏极电极之间的电压差。

附图说明

图1为本发明一实施例的高电子迁移率晶体管的剖面示意图；

图2为本发明另一实施例的高电子迁移率晶体管的剖面示意图；

图3为本发明一实施例的形成高电子迁移率晶体管的方法的剖面示意图；

图4为本发明一实施例的形成高电子迁移率晶体管的方法的剖面示意图；

图5为本发明一实施例的形成高电子迁移率晶体管的方法的剖面示意图；

图6为本发明另一实施例的形成高电子迁移率晶体管的方法的剖面示意图；

图7为本发明另一实施例的高电子迁移率晶体管的剖面示意图；

图8为本发明另一实施例的高电子迁移率晶体管的剖面示意图。

主要元件符号说明

10：含氟离子掺杂区

100、200、300、400：高电子迁移率晶体管

110：基底

120：缓冲层

130：载流子传输层

140：载流子供应层

150、350、450：主栅极

152、262：底部

154、264：顶部

160、260：控制栅极

170：层间介电层

170’：毯覆式层间介电层

182：源极电极

184：漏极电极

190：金属内连线结构

352、452：绝缘层

D1、D2：通道区

R1：主栅极凹槽

R2：控制栅极凹槽

R3：源极凹槽

R4：漏极凹槽

R5：凹槽

S1、S2、S3：底面

具体实施方式

图1绘示本发明一实施例的高电子迁移率晶体管的剖面示意图。如图1所示，提供一基底110。基底110例如是一硅基底、一含硅基底、一三五族覆硅基底(例如GaN-on-silicon)、一石墨烯覆硅基底(graphene-on-silicon)、一碳化硅基底、一氧化铝基底或一硅覆绝缘(silicon-on-insulator，SOI)基底等半导体基底。基底110可为单层基底、多层基底、梯度基底或上述的组合。

形成一缓冲层120于基底110上。缓冲层120可包含一堆叠的三五族半导体层，其中堆叠的三五族半导体层的晶格由下而上可具有梯度渐变的变化。缓冲层120可例如为氮化镓或氮化铝，但本发明不以此为限。缓冲层120可例如以一分子束外延制作工艺(molecular-beam epitaxy,MBE)、一有机金属气相沉积(metal organic chemical vapordeposition,MOCVD)制作工艺、一化学气相沉积(chemical vapor deposition,CVD)制作工艺、一氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺形成，但本发明不限于此。

形成一载流子传输层130于缓冲层120上。在本实施例中，载流子传输层130可例如为一三五族半导体层，但本发明不以此为限。较佳者，载流子传输层130可例如为一非有意掺杂的氮化镓层。载流子传输层130可例如以一分子束外延制作工艺(molecular-beamepitaxy,MBE)、一有机金属气相沉积(metal organic chemical vapor deposition,MOCVD)制作工艺、一化学气相沉积(chemical vapor deposition,CVD)制作工艺、一氢化物气相外延(hydride vapor phase epitaxy,HVPE)制作工艺等形成，但本发明不限于此。

形成一载流子供应层140于载流子传输层130上，使载流子传输层130及载流子供应层140的接触界面形成一通道区D1，此通道区D即为二维电子气形成导通电流之处，且在此状态下的高电子迁移率晶体管通常具有正常开启(Normally on)的操作方式。由于载流子传输层130与载流子供应层140的材料能带间隙(band gap)不同之故，载流子传输层130与载流子供应层140的界面形成异质结(heterojunction)。异质结处的能带弯曲，导带(conduction band)弯曲深处形成量子阱(quantum well)，将压电效应(piezoelectricity)所产生的电子约束于量子阱中，因此在载流子传输层130及载流子供应层140的界面处形成二维电子气(two-dimensional electron gas,2DEG)，进而形成导通电流。

在本实施例中，载流子供应层140可例如为一三五族半导体层，但本发明不以此为限。较佳者，载流子供应层140可例如为一非有意掺杂的氮化铝镓(Al

形成一主栅极150以及一控制栅极160于载流子供应层140上。主栅极150包含一底部152以及一顶部154，其中底部152及顶部154包含不同材料。较佳者，底部152可例如为一P型氮化铝镓(Al

在本实施例中，控制栅极160仅包含金属或金属合金，且此金属或金属合金直接接触载流子供应层140。在另一实施例中，如图2所示，一控制栅极260包含一底部262以及一顶部264。较佳者，底部262可例如为一绝缘层，此绝缘层可包含氮化铝、氮化硅、氧化铝或多层的堆叠组合，而顶部264可例如为由此些金、钨、钴、钛、氮化钛、钼、铜、铝、钽、钯、银或铂等金属或金属合金所组成，但本发明不以此为限。

具体而言，形成主栅极150以及控制栅极160/260于载流子供应层140上的方法可包含下述步骤，但本发明不限于此。首先，如图3所示，形成底部152(在本实施例中即为一P型氮化镓层)于载流子供应层140的一部分(欲形成主栅极150的区域)上，其可例如先全面沉积P型氮化镓层在图案化此P型氮化镓层以形成P型氮化镓层于载流子供应层140的一部分上。接着，形成一毯覆式层间介电层170’全面覆盖载流子供应层140以及底部152。之后，图案化毯覆式层间介电层170’，以形成一层间介电层170，如图4所示。层间介电层170具有一主栅极凹槽R1以及一控制栅极凹槽R2，其中主栅极凹槽R1暴露出底部152，而控制栅极凹槽R2暴露出载流子供应层140。

接着，如以图1的实施例为例，如图5所示，则直接形成金属栅极分别于主栅极凹槽R1中的底部152上，而作为主栅极150的顶部154，以及直接形成金属栅极于控制栅极凹槽R2中的载流子供应层140上，而作为控制栅极160。形成顶部154的金属栅极以及形成控制栅极160的金属栅极可为相同或不同材质，可同时形成或者分别形成，视实际情况而定。

或者，如以图2的实施例为例，如图6所示，先形成底部262(在本实施例中为一绝缘层)于控制栅极凹槽R2中的载流子供应层140上，再形成金属栅极直接于主栅极凹槽R1中的底部152上，以及于控制栅极凹槽R2中的底部262上，其中位于主栅极凹槽R1中的金属栅极作为主栅极150的顶部154，而位于控制栅极凹槽R2中的金属栅极作为控制栅极260的顶部264。形成顶部154的金属栅极以及形成顶部264的金属栅极可为相同或不同材质，可同时形成或者分别形成，视实际情况而定。

之后，请参阅图1或图2，形成一源极电极182以及一漏极电极184于主栅极150以及控制栅极160的相对两侧。形成源极电极182以及漏极电极184于主栅极150以及控制栅极160的相对两侧的方法可包含下述步骤，但本发明不限于此。首先，蚀刻载流子供应层140，以形成一源极凹槽R3以及一漏极凹槽R4于主栅极150以及控制栅极160的相对两侧的载流子供应层140中。接着，形成源极电极182于源极凹槽R3中以及漏极电极184于漏极凹槽R4中。

较佳者，源极电极182的一底面S1、漏极电极184的一底面S2以及载流子供应层140的一底面S3共平面，以直接接触载流子传输层130及载流子供应层140的接触界面形成的通道区D1/D2(即二维电子气载流子通道)。源极电极182与漏极电极184可各自包含金、钨、钴、钛、氮化钛、钼、铜、铝、钽、钯、银或铂等金属或金属合金所组成，但本发明不以此为限。

之后，以一金属内连线结构190电连接源极电极182及控制栅极160/260。此金属内连线结构190可例如以双镶嵌制作工艺或单镶嵌制作工艺形成，其可例如为一金属线，跨设但不接触主栅极150并直接接触源极电极182及控制栅极160/260，但本发明不以此为限。如此，形成本发明的高电子迁移率晶体管100/200。

承上，本发明由于形成控制栅极160/260于主栅极150以及漏极电极184之间，且将金属内连线结构190电连接源极电极182及控制栅极160/260，因而本发明在装置不导通的状态下，可降低主栅极150与漏极电极184之间的电压差。例如，当源极电极182为0伏、主栅极150为0伏、且漏极电极184为600伏时，加入控制栅极160/260可使原来主栅极150与漏极电极184之间的电压差自600伏降至约200伏～300伏。

上述为应用于具有P型氮化铝镓(Al

图8为凹入式主栅极的一高电子迁移率晶体管400。本实施例与图2的实施例的差异为：主栅极150改为一主栅极450。主栅极450可例如由金、钨、钴、钛、氮化钛、钼、铜、铝、钽、钯、银或铂等金属或金属合金所组成，但本发明不以此为限。在本实施例中，先形成一凹槽R5于载流子供应层140中，才形成主栅极450于载流子供应层140中，因而形成凹入式的主栅极450，但本发明不以此为限。更佳者，主栅极450的底部可包含一绝缘层452于载流子供应层140上。绝缘层452可例如包含氮化铝、氮化硅、氧化铝或多层的堆叠组合，但本发明不限于此。在一实施例中，绝缘层452与控制栅极260的底部262(也为绝缘层)具有相同厚度，在其他实施例中，绝缘层452的一厚度小于控制栅极260的底部262的一厚度，视实际需要而定。绝缘层452与控制栅极260的底部262可同时或分别形成。如此一来，本发明应用于此高电子迁移率晶体管400，在不导通的状态下，也可降低主栅极450与漏极电极184之间的电压差。

综上所述，本发明提供一种高电子迁移率晶体管及其形成方法，其依序形成一载流子传输层以及一载流子供应层于一基底上；形成一主栅极以及一控制栅极于载流子供应层上；形成一源极电极以及一漏极电极于主栅极以及控制栅极的相对两侧；以及以一金属内连线结构电连接源极电极及控制栅极。如此，由于控制栅极位于主栅极以及漏极电极之间，且控制栅极电连接源极电极，因此可降低主栅极与漏极电极之间的电压差。

再者，本发明形成控制栅极于主栅极以及漏极电极之间且电连接源极电极的方法，可应用于各种高电子迁移率晶体管，例如具有P型氮化铝镓的主栅极的高电子迁移率晶体管、具有氟掺杂的主栅极的高电子迁移率晶体管，或者凹入式主栅极的高电子迁移率晶体管。主栅极及控制栅极都可选择性形成绝缘层于底部，且主栅极及控制栅极的绝缘层的相对厚度视实际需要而定。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。