一种基于电流复用驱动电路的Doherty功放芯片

技术领域

本发明属于无线通信技术领域，具体涉及一种基于电流复用驱动电路的Doherty功放芯片。

背景技术

对于当今的无线通信系统来说，发射机中的功率放大器至关重要。随着5G时代的到来，Sub-6GHz频段被首先使用，由于该频段电磁波覆盖能力较弱的特点，人们需要建立更多的小基站来满足覆盖需求，因此对于基站发射机功放的性能和尺寸要求越来越高。

为了保证通信系统的带宽利用率，需要对信号作高阶数字调制，这种已调信号往往有着高达10dB的峰均比，而且需要线性功放放大。常见的线性B类或AB类放大器饱和效率很高，但其在功率回退区的效率会迅速下降，这势必会增加发射机的功耗和散热器的体积，提高功放回退效率能大幅改善发射机能效，而Doherty放大器是通信中广泛采用的提高回退效率的技术。由于目前5G频谱的多数应用集中在以3.5GHz为代表的n78频段，设计应用于小基站上的Doherty放大器中功率放大器芯片很有必要。

传统的Doherty放大器结构如图1所示，其基本结构由载波放大器C和峰值放大器P构成，其中载波放大器C偏置在AB类，峰值放大器P偏置在C类。载波放大器C后的变换线起阻抗变换作用，峰值放大器P前的补偿线用于相位补偿。高功率工作时，峰值放大器P和载波放大器C同时开启，信号经功分器通过载波和峰值放大器P被同时放大，此时载波放大器C的负载为低阻抗；低功率工作时，峰值放大器P关闭，90°阻抗变换线将低负载阻抗变换为高阻抗，实现回退效率的提高。

以上只是Doherty放大器的基本原理，在实际应用中的Doherty放大器包含有一级或两级预驱动电路，如图2所示。这两级预驱动电路只是用于提高系统增益，对于输出功率没有任何贡献，其各自的偏置电路会产生静态功耗而降低功放整体效率，因此减小驱动电路静态功耗很有意义。

使用传统的射频电路板可以容易的实现这种电路架构，但是其体积较大，不适合在小基站上使用，因此有必要找到一种将低功耗两级驱动电路和Doherty放大器集成到芯片上。

发明内容

为了解决现有技术中存在的上述问题，本发明提出了一种基于电流复用驱动电路的Doherty功放芯片，用于解决Doherty放大器前级驱动电路的静态功耗问题。

本发明提供了一种基于电流复用驱动电路的Doherty功放芯片。本发明要解决的技术问题通过以下技术方案实现：

一种基于电流复用驱动电路的Doherty功放芯片，包括：

前级驱动放大器A，用于提高信号的增益；

末级Doherty功放B，所述末级Doherty功放B连接所述前级驱动放大器A，用于对增益提高后的信号进行功率放大；

所述前级驱动放大器A包括输入匹配电路、级间匹配电路、第一输出匹配电路、两个基极偏置电路、电感L1、电感L2、电感Ls、晶体管Q1、晶体管Q2、电容C1和电容Cs，其中，

所述输入匹配电路连接输入端，所述输入匹配电路连接所述晶体管Q1的基极，所述晶体管Q1的发射极接地，所述晶体管Q1的集电极连接所述级间匹配电路的一端和所述电感L1的一端，所述级间匹配电路的另一端连接所述电感Ls的一端，所述电感L1的另一端连接所述晶体管Q2的发射极和所述电容C1的一端，所述电感Ls的另一端连接所述电容Cs的一端，所述电容Cs的另一端连接所述晶体管Q2的基极，所述晶体管Q2的发射极连接所述电容C1的一端，所述电容C1的另一端接地，所述晶体管Q2的集电极连接所述电感L2的一端和所述第一输出匹配电路，所述电感L2的另一端连接电压源Vcc，所述第一输出匹配电路连接所述末级Doherty功放B，在所述输入匹配电路和所述晶体管Q1之间还连接有一所述基极偏置电路，在所述电容Cs和所述晶体管Q2之间也连接有一所述基极偏置电路。

在本发明的一个实施例中，所述输入匹配电路包括电容C3和电感L3，其中，

所述电容C3的一端连接所述输入端和所述电感L3的一端，所述电容C3的另一端接地，所述电感L3的另一端连接所述晶体管Q1的基极。

在本发明的一个实施例中，所述级间匹配电路包括电容C4，其中，

所述电容C4的一端连接所述晶体管Q1的集电极和所述电感Ls，所述电容C4的另一端接地。

在本发明的一个实施例中，所述第一输出匹配电路包括电容C5，其中，

所述电容C5的一端连接所述晶体管Q2的集电极和所述末级Doherty功放B，所述电容C5的另一端接地。

在本发明的一个实施例中，所述末级Doherty功放B包括集总式功分器C、载波放大器D、峰值放大器E和第二输出匹配电路F，其中，

所述集总式功分器C的输入端连接所述前级驱动放大器A的输出端，所述集总式功分器C的第一输出端连接所述载波放大器D的输入端，所述集总式功分器C的第二输出端连接所述峰值放大器E的输入端，所述载波放大器D的输出端和所述峰值放大器E的输出端均连接所述第二输出匹配电路F。

在本发明的一个实施例中，所述集总式功分器C包括电容C6、电容C7、电容C8、电感L4、电感L5和电阻R2，其中，

所述电容C6的一端连接所述前级驱动放大器A，所述电容C6的另一端连接所述电感L4的一端、所述电感L5的一端、所述电容C7的一端和所述电容C8的一端，所述电感L4的另一端和所述电感L5的另一端均接地，所述电容C7的另一端连接所述电阻R2的一端，所述电容C8的一端连接所述电阻R2的另一端，所述电阻R2的一端连接所述载波放大器D，所述电阻R2的另一端连接所述峰值放大器E。

在本发明的一个实施例中，所述载波放大器D包括补偿线C、电容C9、电容C10、电容C11、晶体管Q3、电感L6、电感L7和基极偏置电路，其中，

所述补偿线C的一端连接所述电阻R2，所述补偿线C的另一端连接所述电容C9的一端和所述晶体管Q3的基极，所述电容C9的另一端接地，在所述电容C9和所述晶体管Q3之间还连接一所述基极偏置电路，所述晶体管Q3的发射极接地，所述晶体管Q3的集电极连接所述电感L6的一端和所述电感L7的一端，所述电感L6的另一端连接电压源Vcc，所述电感L7的另一端连接所述电容C10的一端和所述电容C11的一端，所述电容C10的另一端接地，所述电容C11的另一端连接所述第二输出匹配电路F。

在本发明的一个实施例中，所述峰值放大器E包括补偿线P、电容C12、晶体管Q4、电感L8、电感L9、电感L10、电感L11和基极偏置电路，其中，

所述补偿线P的一端连接所述电阻R2，所述补偿线P的另一端连接所述电感L8的一端和所述晶体管Q4的基极，所述电感L8的另一端接地，在所述电感L8和所述晶体管Q4之间还连接一所述基极偏置电路，所述晶体管Q4的发射极接地，所述晶体管Q4的集电极连接所述电感L9的一端和所述电容C12的一端，所述电感L9的另一端连接电压源Vcc，所述电容C12的另一端连接所述电感L10的一端和所述电感L11的一端，所述电感L10的另一端接地，所述电感L11的另一端连接所述第二输出匹配电路F。

在本发明的一个实施例中，所述第二输出匹配电路F包括电容C13和电感L12，其中，

所述电感L12的一端连接所述载波放大器D的输出端和所述峰值放大器E的输出端，所述电感L12的另一端连接所述电容C13的一端，所述电容C13的另一端接地。

在本发明的一个实施例中，所述基极偏置电路包括晶体管Q5、晶体管Q6、晶体管Q7、电容C2和电阻R1，其中，

所述晶体管Q3的发射极接地，所述晶体管Q5的发射极还连接所述电容C2的一端，所述电容C2的另一端连接所述晶体管Q6的集电极，所述晶体管Q5的基极连接所述晶体管Q5的集电极和所述晶体管Q6的发射极，所述晶体管Q5的集电极还连接所述晶体管Q6的发射极，所述晶体管Q6的基极连接所述晶体管Q7的基极，所述晶体管Q6的集电极连接所述电阻R1的一端，所述电阻R1的另一端连接所述晶体管Q7的集电极。

本发明的有益效果：

本发明通过将前两级的驱动电路用带有串联谐振网络的电流复用结构来实现，该技术可以提供20dB以上的增益、减小静态功耗，其中的串联LC谐振用于增强频带选择能力。由于其结构比两级级联简单，更有利于实现在芯片上的集成。

本发明将电流复用技术和Doherty放大器相结合，使用带有串联谐振网络的电流复用结构改进前级驱动电路，这不仅可以减小系统总体的静态功耗、提高了带外抑制能力，还能提供相当于传统的两级驱动放大器的增益。

本发明更改了传统Doherty功放驱动级电路的设计，使其更易于在GaAs工艺芯片上实现前级驱动与末级Doherty功放的集成，这种方式具有普遍性，可以应用于其它类型的化合物半导体工艺中。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种传统的Doherty功放结构图；

图2是本发明实施例提供的一种实际应用所采用的Doherty结构图；

图3是本发明实施例提供的一种基于电流复用驱动电路的Doherty功放芯片的结构示意图；

图4是本发明实施例提供的一种前级驱动放大器A的结构示意图；

图5是本发明实施例提供的另一种基于电流复用驱动电路的Doherty功放芯片的结构示意图；

图6是本发明实施例提供的一种基极偏置电路的结构示意图；

图7是本发明实施例采用的电流复用前级驱动的小信号仿真结果图；

图8是本发明Doherty功放芯片的效率和增益的仿真结果图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图3，图3是本发明实施例提供的一种基于电流复用驱动电路的Doherty功放芯片的结构示意图。本实施例提供一种基于电流复用驱动电路的Doherty功放芯片，该Doherty功放芯片包括前级驱动放大器A和末级Doherty功放B，前级驱动放大器A用于提高信号的增益，末级Doherty功放B连接前级驱动放大器A，末级Doherty功放B用于对增益提高后的信号进行功率放大。

在本实施例中，请参见图4，前级驱动放大器A包括输入匹配电路、级间匹配电路、第一输出匹配电路、两个基极偏置电路、电感L1、电感L2、电感Ls、晶体管Q1、晶体管Q2、电容C1和电容Cs，其中，输入匹配电路连接输入端，输入匹配电路连接晶体管Q1的基极，晶体管Q1的发射极接地，晶体管Q1的集电极连接级间匹配电路的一端和电感L1的一端，级间匹配电路的另一端连接电感Ls的一端，电感L1的另一端连接晶体管Q2的发射极和电容C1的一端，电感Ls的另一端连接电容Cs的一端，电容Cs的另一端连接晶体管Q2的基极，晶体管Q2的发射极连接电容C1的一端，电容C1的另一端接地，晶体管Q2的集电极连接电感L2的一端和第一输出匹配电路，电感L2的另一端连接电压源Vcc，第一输出匹配电路连接末级Doherty功放B，在输入匹配电路和晶体管Q1之间还连接有一基极偏置电路，在电容Cs和晶体管Q2之间也连接有一基极偏置电路。

本实施例的Doherty放大器由两部分构成，分别为前级驱动放大器A和末级Doherty功放B。所有的晶体管基极偏置均采用电流源。

如图4所示，本实施例的前级驱动放大器A由两级驱动晶体管Q1和晶体管Q2构成，其中晶体管Q2通过电容C1短接到地，电感L1和电感L2分别对晶体管Q1和晶体管Q2实现偏置，集电极静态电流经过电感L2、晶体管Q2、电感L1和晶体管Q1到地实现电流复用，由于晶体管Q1和晶体管Q2使用同一路电流，因此其静态功耗小于两个晶体管分别偏置时的情况。射频信号从晶体管Q1的集电极输出，经过级间匹配电路、电感Ls和电容Cs输入晶体管Q1的基极，其中电感Ls和电容Cs构成的串联谐振电路可以增强带外抑制能力。

进一步地，请参见图5，输入匹配电路包括电容C3和电感L3，其中，电容C3的一端连接输入端和电感L3的一端，电容C3的另一端接地，电感L3的另一端连接晶体管Q1的基极。

进一步地，请继续参见图5，级间匹配电路包括电容C4，其中，电容C4的一端连接晶体管Q1的集电极和电感Ls，电容C4的另一端接地。

进一步地，请继续参见图5，第一输出匹配电路包括电容C5，其中，电容C5的一端连接晶体管Q2的集电极和末级Doherty功放B，电容C5的另一端接地。

进一步地，请参见图6，本实施例的基极偏置电路包括晶体管Q5、晶体管Q6、晶体管Q7、电容C2和电阻R1，其中，晶体管Q3的发射极接地，晶体管Q5的发射极还连接电容C2的一端，电容C2的另一端连接晶体管Q6的集电极，晶体管Q5的基极连接晶体管Q5的集电极和晶体管Q6的发射极，晶体管Q5的集电极还连接晶体管Q6的发射极，晶体管Q6的基极连接晶体管Q7的基极，晶体管Q6的集电极连接电阻R1的一端，电阻R1的另一端连接晶体管Q7的集电极。

在本实施例中，在输入匹配电路和晶体管Q1之间所连接的基极偏置电路，是将基极偏置电路的晶体管Q7的发射极连接在输入匹配电路和晶体管Q1的基极之间，在电容Cs和晶体管Q2之间所连接的基极偏置电路，是将基极偏置电路的晶体管Q7的发射极连接在电容Cs和晶体管Q2的基极之间，基极偏置电路的电阻R1均连接电源。

请参见图5，末级Doherty功放B包括集总式功分器C、载波放大器D、峰值放大器E和第二输出匹配电路F，其中，集总式功分器C的输入端连接前级驱动放大器A的输出端，集总式功分器C的第一输出端连接载波放大器D的输入端，集总式功分器C的第二输出端连接峰值放大器E的输入端，载波放大器D的输出端和峰值放大器E的输出端均连接第二输出匹配电路F。

进一步地，集总式功分器C包括电容C6、电容C7、电容C8、电感L4、电感L5和电阻R2，其中，电容C6的一端连接前级驱动放大器A的电容C5和晶体管Q2的集电极，电容C6的另一端连接电感L4的一端、电感L5的一端、电容C7的一端和电容C8的一端，电感L4的另一端和电感L5的另一端均接地，电容C7的另一端连接电阻R2的一端，电容C8的一端连接电阻R2的另一端，电阻R2的一端连接载波放大器D，电阻R2的另一端连接峰值放大器E。

进一步地，载波放大器D包括补偿线C、电容C9、电容C10、电容C11、晶体管Q3、电感L6、电感L7和基极偏置电路，其中，补偿线C的一端连接电阻R2，补偿线C的另一端连接电容C9的一端和晶体管Q3的基极，电容C9的另一端接地，在电容C9和晶体管Q3之间还连接一基极偏置电路，晶体管Q3的发射极接地，晶体管Q3的集电极连接电感L6的一端和电感L7的一端，电感L6的另一端连接电压源Vcc，电感L7的另一端连接电容C10的一端和电容C11的一端，电容C10的另一端接地，电容C11的另一端连接第二输出匹配电路F。

进一步地，峰值放大器E包括补偿线P、电容C12、晶体管Q4、电感L8、电感L9、电感L10、电感L11和基极偏置电路，其中，补偿线P的一端连接电阻R2，补偿线P的另一端连接电感L8的一端和晶体管Q4的基极，电感L8的另一端接地，在电感L8和晶体管Q4之间还连接一基极偏置电路，晶体管Q4的发射极接地，晶体管Q4的集电极连接电感L9的一端和电容C12的一端，电感L9的另一端连接电压源Vcc，电容C12的另一端连接电感L10的一端和电感L11的一端，电感L10的另一端接地，电感L11的另一端连接第二输出匹配电路F。

进一步地，第二输出匹配电路F包括电容C13和电感L12，其中，电感L12的一端连接载波放大器D的输出端和峰值放大器E的输出端，即电感L12连接电容C11和电感L11，电感L12的另一端连接电容C13的一端，电容C13的另一端接地。

在本实施例中，在电容C9和晶体管Q3之间所连接的基极偏置电路，是将基极偏置电路的晶体管Q7的发射极连接在电容C9和晶体管Q3的基极之间，在电感L8和晶体管Q4之间所连接的基极偏置电路，是将基极偏置电路的晶体管Q7的发射极连接在电感L8和晶体管Q4的基极之间，基极偏置电路的电阻R1均连接电源。

本实施例的末级Doherty功放B使用对称式6dB回退结构，其包括集总式功分器C；由载波路输入匹配电路(由补偿线C和电容C9组成)、载波路晶体管(晶体管Q3)、载波路输出匹配电路(由电容C10、电容C11和电感L7组成)共同构成的载波放大器D；由峰值路输入匹配电路(由补偿线P和电感L8组成)、峰值路晶体管(晶体管Q4)、峰值路输出匹配电路(由电容C12、电感L10和电感L11组成)共同构成的峰值放大器E；最终为第二输出匹配电路F。本实施例的补偿线的作用是产生相移，使得载波路和峰值路相位平衡。

在本实施例中，还提供一种Doherty功放芯片的具体设计方案，包括：

1、根据功率需求选择合的末级晶体管尺寸，使其能够满足功率需求，对于6dB回退结构，选择载波路晶体管和峰值路晶体管尺寸比为1，即晶体管Q3和晶体管Q4的尺寸比为1。

2、选择合适的电流源电路作为基极偏置，将载波路晶体管偏置在深AB类，峰值路晶体管偏置在C类。对偏置好的器件作负载牵引仿真，得到最佳的阻抗值。

3、根据阻抗值分别设计载波路和峰值路的输入匹配电路和输出匹配电路，使得载波路输出匹配实现负载调制，峰值路输出匹配到高阻抗，能够实现Doherty功能。在载波路或峰值路的输入匹配电路前使用相位补偿线调节两路相位平衡，同时如图5设计集总输入功分电路(即集总式功分器C)。

4、根据图3设计电流复用驱动电路，选择的晶体管Q1和晶体管Q2尺寸相同，设计的电感L1和电感L2的感值相同且能够阻隔带内信号，设计的电感Ls和电容Cs在带内谐振以使有用信号通过。将晶体管Q1和晶体管Q2偏置在相同的AB类。仿真晶体管Q1的小信号S参数，根据S参数设计匹配电路实现最大增益匹配。

5、将驱动电路(即前级驱动放大器A)和Doherty功放(即末级Doherty功放B)级联，利用仿真软ADS做整体优化。

为了使本发明的设计方案和优点更加清楚，下面将结合本发明中的附图，以一个基于GaAs HBT工艺的3.5GHz中功率Doherty放大器为例，将发明实施例中的技术方案作清晰完整的描述。

以下为本发明实施例所提供输出功率为2W的Doherty功放芯片实施方案。图5为该芯片设计的原理图，该Doherty功放芯片包含前级驱动放大器A和末级Doherty功放B。其中前级驱动放大器A由晶体管Q1和晶体管Q2组成电流复用结构，末级Doherty功放B由集总式功分器C、载波放大器D、峰值放大器E和第二输出匹配电路F构成，具体实施方案如下：

1、根据对称结构的输出功率为2W确定载波晶体管Q3和峰值晶体管Q4分别使用24个发射结面积为3*20*2平方微米的HBT管芯并联，使用图6的电流源电路将载波晶体管Q3偏置在深AB类，将峰值晶体管Q4偏置在关断状态，对晶体管Q3和晶体管Q4分别作负载牵引仿真，得到最佳阻抗值。

2、根据步骤1得到的阻抗值设计载波路输出匹配电路，使得其可以实现低功率下匹配到25Ω，高功率下匹配到50Ω，同时还能实现阻抗变换的作用。设计峰值路的输出匹配电路，使得其可以实现低功率匹配到高阻抗大于500Ω，高功率下匹配到50Ω。使用共轭匹配设计载波路和峰值路的输入匹配电路来获得最大增益。

3、按照步骤2设计的载波路放大器和峰值路放大器，仿真提取其大信号相位特性，得到相位差，根据实际情况在相位超前的放大器前添加相位补偿线来平衡相位。按照图5设计集总式功分器C，同时设计第二输出匹配电路F，将25Ω匹配到50欧姆。

4、根据图5的前级驱动放大器A使用8个发射结面积为3*20*3平方微米的管芯并联，作为驱动晶体管Q1和晶体管Q2，使用图6的基极偏置电路将这两个晶体管偏置在完全相同的AB类。设计的电感Ls和电容Cs串联谐振网络并仿真优化，使其在带内谐振。根据晶体管Q1和晶体管Q2的小信号S参数设计匹配网络实现最大增益匹配。图7为该电流复用前级驱动的小信号仿真结果，这种改进的前级驱动电路可提供的增益大于25dB。

5、将前级驱动放大器A和末级Doherty功放B级联得到整体芯片结构，该芯片的大信号仿真结果如图8，从结果中可以看出，芯片总体增益为37dB，1dB压缩点功率为35dBm，6dB回退效率为40％。

从以上实施例可以看出，利用本发明设计的使用电流复用驱动电路的GaAs HBTDoherty功放芯片能够实现高增益和高效率，可以满足5G小基站的应用场景。

本发明通过将前两级的驱动电路用带有串联谐振网络的电流复用结构来实现，该技术可以提供20dB以上的增益、减小静态功耗，其中的串联LC谐振用于增强频带选择能力。由于其结构比两级级联简单，更有利于实现在芯片上的集成。

本发明将电流复用技术和Doherty放大器相结合，使用带有串联谐振网络的电流复用结构改进前级驱动电路，这不仅可以减小系统总体的静态功耗、提高了带外抑制能力，还能提供相当于传统的两级驱动放大器的增益。

本发明更改了传统Doherty功放驱动级电路的设计，使其更易于在GaAs工艺芯片上实现前级驱动与末级Doherty功放的集成，这种方式具有普遍性，可以应用于其它类型的化合物半导体工艺中。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。