包括晶圆级封装的微电子器件

分案申请信息

本申请是申请日为2015年11月05日、申请号为201510744361.1、发明名称为“包括晶圆级封装的微电子器件”的发明专利申请的分案申请。

技术领域

本发明涉及半导体封装领域，特别涉及一种具有无衬底(substrate-less)或无穿硅通孔(through silicon via,TSV)中介层的晶圆级封装(wafer level package,WLP)及其制作方法。

背景技术

随着半导体制造技术的进步，微电子器件的尺寸变得更小，器件中的电路也变得更密集。为了得到更小尺寸的微电子器件，其封装与安装到电路板上的结构都必须变得更紧密。

半导体封装领域中所熟知的扇出晶圆级封装(FOWLP)，是通过位于衬底上的重分布层(RDL)，例如位于具有穿硅通孔(TSV)的衬底，将原本半导体晶粒的接垫重新布线分配到一较大的区域。

重分布层是在晶圆表面上形成介电层与金属导线的迭层，将芯片原本的输入/输出(I/O)接垫重新布线分配到一个间距较宽松的布局范围。上述重布线的制作通常使用薄膜高分子聚合物，例如苯并环丁稀(benzocyclobutene,BCB)、聚亚酰胺(polyimide,PI)，或其他有机高分子聚合物作为介电层材料，再以金属化工艺，例如铝或铜，形成金属导线，将芯片周围的接垫重新布线分配成阵列状连接垫。

由于工艺繁复，具有穿硅通孔的中介层衬底成本较高，因此，使用具有穿硅通孔中介层的扇出晶圆级封装也会比较昂贵，并不利于特定的应用场合。

发明内容

根据本发明的一个实施例，提供了一种微电子器件，其包括：重分布层，其包括位于第一侧上的第一钝化材料及位于相对的第二侧上的第二钝化材料；凸块焊盘和附加凸块焊盘，所述凸块焊盘嵌入到所述重分布层内的所述第一侧上，所述附加凸块焊盘嵌入到所述重分布层内的相对的所述第二侧上；至少一个晶粒，其通过贯穿所述第一钝化材料的第一凸块安装在所述凸块焊盘上，所述第一凸块包括与所述至少一个晶粒及所述凸块焊盘直接接触的单个元件；介电覆盖材料，其直接位于所述附加凸块焊盘与所述第二钝化材料之间，所述附加凸块焊盘通过所述介电覆盖材料与所述第二钝化材料隔离；有机介电材料，其位于所述第二钝化材料上，所述有机介电材料的厚度大于所述介电覆盖材料和所述第二钝化材料中的每一者的厚度；以及第二凸块，其安装在所述附加凸块焊盘上，所述第二凸块贯穿所述介电覆盖材料、所述第二钝化材料和所述有机介电材料中的每一者，且所述第二凸块通过所述介电覆盖材料、所述第二钝化材料和所述有机介电材料中的每一者彼此分离，所述介电覆盖材料、所述第二钝化材料和所述有机介电材料中的每一者的横向侧表面彼此共面。

根据本发明一实施例，提供了一种微电子器件，其包括：重分布层，其包括金属段，所述金属段嵌入到介电材料中，所述金属段和所述介电材料的外表面在所述重分布层的两个相对侧中的每一者上彼此共面；阻挡材料，所述阻挡材料在所述重分布层的所述两个相对侧上与所述金属段及所述介电材料直接接触；钝化材料，所述钝化材料与所述阻挡材料直接接触，所述阻挡材料在所述重分布层的所述两个相对侧上将所述金属段与所述钝化材料隔离；有机材料，所述有机材料在所述重分布层的所述两个相对侧中的一者上与所述钝化材料直接接触，所述有机材料的厚度大于所述阻挡材料与所述钝化材料的组合厚度；焊锡凸块，所述焊锡凸块安装在所述金属段的第一部分上，且贯穿所述有机材料、所述钝化材料和所述阻挡材料中的每一者；至少一个晶粒，所述至少一个晶粒位于所述重分布层的与所述有机物相对的一侧上；以及微凸块，其包括单一导电回流金属材料，所述单一导电回流金属材料直接位于所述至少一个晶粒与所述金属段的第二部分之间，所述微凸块贯穿所述钝化材料及所述阻挡材料中的每一者并与所述钝化材料及所述阻挡材料中的每一者直接接触。

毋庸置疑的，该领域的技术人士读完接下来本发明较优选施例的详细描述与附图后，均可了解本发明的目的。

附图说明

图1到图9为根据本发明实施例一使用无衬底或无穿硅通孔的中介层制作一晶圆级封装(WLP)的方法的示意性剖面图。

图10为本发明实施例二的晶圆级封装的示意性剖面图。

图11到图13为本发明实施例三的晶圆级封装的示意性剖面图。

具体实施方式

接下来的详细说明须参考相关附图所示内容，用来说明可依据本发明具体实行的实施例。这些实施例提供足够的细节，可使此领域中的技术人员充分了解并具体实行本发明。在不悖离本发明的范围内，可做结构、逻辑和电性上的修改应用在其他实施例上。

因此，接下来的详细说明并非用来对本发明加以限制。本发明涵盖的范围由其权利要求界定。与本发明权利要求具同等意义者，也应属本发明涵盖的范围。

下面的描述须参考相关附图以便彻底理解本发明，其中相同或类似的特征通常以相同的附图标记描述，而且描述的结构并不必然按比例绘制。在本说明书中，“晶粒”、“半导体芯片”与“半导体晶粒”具相同含意，可交替使用。

在本说明书中，“晶圆”与“基板”意指任何包括一暴露面，可依据本发明实施例所示在其上沉积材料，制作集成电路结构的结构物，例如重分布层(RDL)。须了解的是“基板”包括半导体晶圆，但并不限于此。"基板"在工艺中也意指包括制作于其上的材料层的半导体结构物。

请参考图1到图9，为根据本发明实施例一使用无衬底或无穿硅通孔中介层制作一晶圆级封装(WLP)的方法的示意性剖面图。

如图1所示，预备一载板300。载板300例如可为一晶圆状玻璃基板，包括一黏着层或释放层302层迭在所述玻璃基板的上表面上。释放层302上包括至少一钝化层310。钝化层310可包括氮化硅、氧化硅、氮氧化硅中的至少一种。接着，在钝化层310上方全面性的沉积一介电盖层或介电阻挡层312。介电阻挡层312可包括具有防止铜扩散的功能的材料，例如氮化硅，但并不限于此。

如图2所示，接着在介电阻挡层312上方设置一层间介电层(ILD)314。层间介电层314可包括氧化硅、硼硅酸玻璃、硼磷硅酸玻璃，或本领域现有的具有低介电系数的介电材料。接着，进行铜镶嵌工艺，在层间介电层314中形成镶嵌铜层402。然后，在层间介电层314与镶嵌铜层402上方沉积一介电阻挡层316。

铜镶嵌工艺为本领域的现有技术。例如，在层间介电层314中形成镶嵌铜层402包括下列步骤。首先，进行光刻工艺与蚀刻工艺，在层间介电层314中形成沟槽。接着，在沟槽中沉积金属阻挡层与铜层。然后，利用化学机械抛光工艺，去除掉沉积的金属多余的部分。镶嵌铜层402成为所述具有重分布层的中介层的第一金属层(M1)。

请参考图3。接着，进行如图2所描述的铜镶嵌工艺，在钝化层310上形成重分布层(RDL)410。例如，重分布层410可包括通过铜镶嵌工艺形成的四层金属(M1～M4/V1～V3)结构。须了解形成四层金属结构仅为说明目的，在一些实施例中，也可根据不同的设计需求，采用仅包括一层或两层金属的结构。

重分布层410可包括一介电层迭层，其中包括钝化层310、介电阻挡层312、层间介电层314、介电阻挡层316、层间介电层322、介电阻挡层324、层间介电层326、介电阻挡层328、层间介电层330以及介电阻挡层332。镶嵌铜层402、404、406、408以及介层插塞401、403、405设置在所述介电层迭层中。介层插塞401、403、405穿透个别对应的介电阻挡层316、324、328，与介电阻挡层下方的镶嵌铜层电性连接。

根据实施例一，镶嵌铜层408可包括多个自层间介电层330的上表面暴露出来的凸块焊盘408a。凸块焊盘408a设在芯片安装区域内。这时，镶嵌铜层408与层间介电层330会被一最顶部的介电阻挡层332覆盖住。

如图4所示，接着在最顶部的介电阻挡层332上方设置一钝化层510。钝化层510可包括氮化硅、氧化硅、氮氧化硅中的至少一种。须了解的是钝化层510也可包括有机材料，例如聚亚酰胺(polyimide,PI)、苯并环丁稀(benzocyclobutene,BCB)、聚苯恶唑(polybenzoxazole,PBO)，或其他类似材料。然后，可在凸块焊盘408a上形成多个凸块418，例如微凸块，作为后续连接使用。例如，以光刻工艺与蚀刻工艺，在钝化层510与最顶部介电阻挡层332中形成开口，使个别的凸块焊盘408a暴露出来。接着，可在开口中形成凸块下金属(UBM)，然后再形成焊接凸块或焊接球于个别的凸块焊盘408a上。

如图5所示，形成凸块418后，个别的覆晶芯片或晶粒420以有源面朝下面对重分布层410的方式，通过凸块418安装到重分布层410上，形成“芯片对晶圆接合”(C2W)的层迭结构。这些个别的覆晶芯片或晶粒420为具有特定功能的有源集成电路芯片，例如绘图处理器(GPU)、中央处理器(CPU)、存储器芯片等等。上述步骤完成后，可选择性地在每一芯片或晶粒420下方填充底胶421。然后，进行热处理，使凸块418回焊。

如图6所示，晶粒接合完成后，接着在上方覆盖一模塑料500。模塑料500覆盖住安装好的芯片420与重分布层410的上表面。模塑料500随后会通过一固化工艺使之固化。模塑料500例如为环氧树脂与二氧化硅填充剂的混和物，但并不限于此。可选择性地抛光移除部分模塑料500的上部，使芯片420的上表面暴露出来。

如图7所示，形成模塑料500后，再将载板300剥离，使钝化层310暴露出来，形成包括重分布层410的无穿硅通孔的中介层301。释放层302也被移除，使钝化层310的下表面暴露出来。可利用激光剥离技术或紫外光照射技术来剥离载板300，但不限于此。剥离载板300时，可以提供另一个暂时性的载板(图未示)固定于模塑料500上方。

之后，如图8所示，载板300剥离完成后，接着在钝化层310与介电阻挡层312形成开口，使个别焊盘402a暴露出来，然后在个别焊盘402a上形成焊锡凸块或锡球520。在一些实施例中，可在锡球520形成前，预先于开口中形成凸块下金属层(UBM)518。

之后，如图9所示，进行切割工艺，分隔出个别的晶圆级封装10。例如，进行切割前，可先将晶圆级封以锡球520朝向切割胶带600的方向固定在切割胶带600上，其中锡球520可能接触到切割胶带600。须了解的是，虽然图9中每个晶圆级封装10包括两个芯片，在一些实施例中，每个晶圆级封装10可能仅包括一个芯片。

图10为根据本发明实施例二的晶圆级封装的示意性剖面图。与图9中晶圆级封装10的不同处在于，图10所示晶圆级封装10a的焊盘402a上方包括多个开口310a、310b与310c，可释放锡球520造成的应力。

图11到图13为本发明实施例三的晶圆级封装的示意性剖面图。请参考图11，在形成模塑料500后，进行与前述实施例相似的步骤，将载板300剥离，使钝化层310暴露出来，形成包括重分布层410的无穿硅通孔的中介层301。释放层302也被移除，使钝化层310的下表面暴露出来。可利用激光剥离技术或紫外光照射技术来剥离载板300，但不限于此。剥离载板300时，可以提供另一个暂时性的载板(图未示)固定于模塑料500上方。

根据实施例三，当要形成具有相对较大尺寸的焊接球时，例如尺寸大于200微米(μm)的球栅阵列锡球，会先在暴露出来的钝化层310下表面形成一有机介电层610。根据所述实施例，有机介电层610可包括聚亚酰胺(polyimide,PI)、苯并环丁稀(Benzocyclobutene,BCB)、聚苯恶唑(polybenzoxazole,PBO)，或其他类似材料。

如图12所示，有机介电层610沉积完成后，接着在有机介电层610、钝化层310和介电阻挡层312中形成开口610a，使个别焊盘402a暴露出来。

如图13所示，接着在个别焊盘402a上形成焊锡凸块或锡球520。在一些实施例中，可在锡球520形成前先于开口610a中形成凸块下金属层(UBM)518。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。