存储器装置的操作方法

技术领域

本发明是有关于一种存储器装置的操作方法，特别是有关于一种存储器装置的读取操作方法。

背景技术

对于三维(3D)存储器装置而言，在对被选字线很多次读取周期后(例如100K读取周期后)，该被选字线的相邻字线可能会遇到读取干扰(read disturbance)的问题。

经由分析后可得知，在该目标字线的预导通(pre-turn-on)期间被关闭时，如果该目标字线的通过电压(pass voltage，Vpass)低于该目标字线的阈值的话，将会发生向下耦合效应(down-coupling effect)。这将会在该目标字线与其相邻字线之间很大造成通道电位差异(channel potential difference)，且在其相邻字线造成很高的垂直电场(vertical electronic field)。导致热载子注入(hot carrier injection)更容易发生，进而造成读取干扰。

发明内容

根据本发明一实施例，提出一种存储器装置的操作方法，包括：在一预导通期间，一相邻字线电压上升至一第一相邻字线电压；以及在该预导通期间结束后，该相邻字线电压从该第一相邻字线电压上升至一第二相邻字线电压。该第一相邻字线电压低于该第二相邻字线电压。该相邻字线电压施加到至少一相邻字线，该至少一相邻字线系相邻于一被选字线。

根据本发明另一实施例，提出一种存储器装置的操作方法，包括：在一预导通期间内，一被选字线电压上升到一第一被选字线电压，以及该被选字线电压从该第一被选字线电压以多阶下降，在多阶下降时，阶数多于2阶。

根据本发明又一实施例，提出一种存储器装置的操作方法，包括：在一预导通期间，一被选字线电压上升至一第一被选字线电压；以及从一第一时序至一第二时序，该被选字线电压从该第一被选字线电压以一平滑曲线下降。

为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图详细说明如下：

附图说明

图1绘示根据本发明一实施例的存储器装置的功能方块图。

图2显示本发明一实施例的存储器阵列的三维(3D)电路图。

图3显示本发明第一实施例的存储器装置的读取操作波形图。

图4显示已知技术与本发明第一实施例的水平电场与垂直电场比较图。

图5显示已知技术与本发明第一实施例的阈值电压变化量对读取次数的关系曲线图。

图6A与图6B显示本发明第二实施例的存储器装置的两种读取操作波形图。

图7显示已知技术与本发明第二实施例的水平电场与垂直电场比较图。

图8显示已知技术与本发明第二实施例的阈值电压变化量对读取次数的关系曲线图。

图9显示本发明第三实施例的存储器装置的读取操作波形图。

图10显示已知技术与本发明第三实施例的水平电场与垂直电场比较图。

图11显示已知技术与本发明第三实施例的阈值电压变化量对读取次数的关系曲线图。

【符号说明】

100：存储器装置

110：控制器

120：存储器阵列

SSL0_0～SSL2_3：串选择线

DWLT1、DWLT0、DWLB1、DWLT1：冗余字线

WL0～WLN-1：字线

BL0～BL3：位线

GSL0～GSL3：整体选择线

VBL：位线电压

VSWL：被选字线电压

VUWL：未选字线电压

VAWL：相邻字线电压

VSSL：串选择线电压

VGSL：整体选择线电压

VSWL1：第一被选字线电压

VSWL2：第二被选字线电压

VSWL3：第三被选字线电压

VAWL1：第一相邻字线电压

VAWL2：第二相邻字线电压

T31～T37：时序

BL：位线

SSL0～SSL2：串选择线

GSL：整体选择线

L31～L34、L41～L48：曲线

T601～T618：时序

VSWL601：第一被选字线电压

VSWL602：第二被选字线电压

VSWL603：第三被选字线电压

VSWL611：第一被选字线电压

VSWL612：第二被选字线电压

VSWL613：第三被选字线电压

VSWL614：第四被选字线电压

VSWL615：第五被选字线电压

L71～L78：曲线

T91～T97：时序

VSWL91：第一被选字线电压

VSWL92：第二被选字线电压

VSWL93：第三被选字线电压

L101～L104：曲线

具体实施方式

本发明的技术用语系参照本领域的习惯用语，如本发明对部分用语有加以说明或定义，该部分用语的解释系以本发明的说明或定义为准。本发明的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本领域技术人员可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。

请参照图1，其绘示根据本发明一实施例的存储器装置的功能方块图。存储器装置100包括：控制器110与存储器阵列120。控制器110耦接至存储器阵列120。控制器110控制存储器阵列120的操作，例如读取操作等。

图2显示本发明一实施例的存储器阵列120的三维(3D)电路图。存储器阵列120包括：多条串选择线(SSL)(SSL0_0～SSL2_3)、多条冗余字线(DWLT1、DWLT0、DWLB1、DWLB0)、多条字线(WL0～WLN-1，N为正整数)、多条位线(BL0～BL3)、多条整体选择线(GSL0～GSL3)与多个存储器单元。当知，图2乃是示范例，本发明并不受限于此。

通常而言，存储器阵列120会包括多个存储器方块(memory block)。各存储器方块包括，举例但不受限于，4个子方块(sub-block)。以图2而言，这些子方块SB0～SB3可分别被这些串选择线SSL0_0～SSL2_3与这些整体选择线GSL0～GSL3所独立选择。

图3显示本发明第一实施例的存储器装置的读取操作波形图。VBL代表位线电压；VSWL代表被选字线电压；VUWL代表未选字线电压；VAWL代表相邻字线电压；VSSL代表串选择线电压；以及VGSL代表整体选择线电压。在底下说明中，以字线WLn(n为整数，介于0～N-1之间)为「被选字线(目标字线)」，而相邻于被选字线WLn的字线WLn+1与WLn-1则被称为「相邻字线」。被选字线电压VSWL施加至被选字线，而相邻字线电压VAWL则施加至相邻字线。

在本发明第一实施例中，在预导通期间，位线电压VBL处于低电压(亦可称为参考电压)(例如但不受限于，0V)，而在读取期间，位线电压VBL转态至高电压(T34)，且在读取期间结束时(T37)，位线电压VBL转态至低电压。

在本发明第一实施例中，在预导通期间，被选字线电压VSWL在时序T31上升至第一被选字线电压VSWL1且在时序T32下降。在读取期间，被选字线电压VSWL具有多阶电压(亦可称为多阶增加电压)：第一阶电压(亦即第二被选字线电压VSWL2)，系从低电压在时序T34上升而得；以及第二阶电压(亦即第三被选字线电压VSWL3)从第一阶电压(亦即第二被选字线电压VSWL2)在时序T35上升而得。在时序T36时，被选字线电压VSWL从第三被选字线电压VSWL3上升至第一被选字线电压VSWL1。在读取期间结束时，被选字线电压VSWL转态至低电压(时序T37)。第二被选字线电压VSWL2与第三被选字线电压VSWL3乃是读取电压。

在本发明第一实施例中，在预导通期间，未选字线电压VUWL在时序T31上升；在读取期间结束时，未选字线电压VUWL转态至低电压。

在本发明第一实施例中，在预导通期间，相邻字线电压VAWL在时序T31上升至第一相邻字线电压VAWL1。在预导通期间结束后，相邻字线电压VAWL在时序T33从第一相邻字线电压VAWL1上升至第二相邻字线电压VAWL2。在读取期间结束时，相邻字线电压VAWL转态至低电压。第一相邻字线电压VAWL1低于第二相邻字线电压VAWL2；第二相邻字线电压VAWL2则相同于未选字线电压VUWL。

在本发明第一实施例中，在预导通期间，相邻字线的电压(第一相邻字线电压VAWL1)低于被选字线的被选字线电压VSWL，可减少在预导通期间的相邻字线的垂直电场。

在本发明第一实施例中，让相邻字线电压VAWL上升至第二相邻字线电压VAWL2的时序(T33)晚于预导通期间的结束，可减少在读取期间的相邻字线的水平电场。

在本发明第一实施例中，第一相邻字线电压VAWL1的值，例如但不受限于，大于相邻字线的存储器单元的阈值电压，可介于2V～5V之间。

在本发明第一实施例中，第二相邻字线电压VAWL2的值相关于通过电压(Vpass)。例如，第二相邻字线电压VAWL2的值，例如但不受限于，为足够高的通过电压(Vpass)，可介于6V～9V(或6V～10V)之间。

在本发明第一实施例中，在预导通期间，被选子方块的串选择线电压VSSL(由曲线L31所标示)与未选子方块的串选择线电压VSSL(由曲线L32所标示)在时序T31上升。而且，在预导通期间结束时，未选子方块的串选择线电压VSSL(由曲线L32所标示)在时序T32下降。在读取期间结束时，被选子方块的串选择线电压VSSL(由曲线L31所标示)下降。在读取期间内，未选子方块的串选择线电压VSSL(由曲线L32所标示)则持续保持低电压。

在本发明第一实施例中，在预导通期间，被选子方块的整体选择线电压VGSL(由曲线L33所标示)与未选子方块的整体选择线电压VGSL(由曲线L34所标示)在时序T31上升。而且，在预导通期间结束时，未选子方块的整体选择线电压VGSL(由曲线L34所标示)在时序T32下降。在读取期间结束时，被选子方块的整体选择线电压VGSL(由曲线L33所标示)下降。在读取期间内，未选子方块的整体选择线电压VGSL(由曲线L34所标示)则持续保持低电压。

图4显示已知技术与本发明第一实施例的水平电场与垂直电场比较图。曲线L41代表在预导通期间结束时，于已知技术存储器装置中(未应用本发明第一实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1的通道与ONO(oxide-nitride-oxide，氧化物-氮化物-氧化物)之间的水平电场曲线图。曲线L42代表在相邻字线电压VAWL上升至第二相邻字线电压VAWL2(时序T33)时，于已知技术存储器装置中(未应用本发明第一实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1的通道与ONO之间的水平电场曲线图。

曲线L43代表在预导通期间结束时，于已知技术存储器装置中(未应用本发明第一实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图。曲线L44代表在相邻字线电压VAWL上升至第二相邻字线电压VAWL2(时序T33)时，于已知技术存储器装置中(未应用本发明第一实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图。

曲线L45代表在预导通期间结束时，于本发明第一实施例中，在被选字线WLn与相邻字线WLn-1、WLn+1的通道与ONO之间的水平电场曲线图。曲线L46代表在相邻字线电压VAWL上升至第二相邻字线电压VAWL2(时序T33)时，于本发明第一实施例中，在被选字线WLn与相邻字线WLn-1、WLn+1的通道与ONO之间的水平电场曲线图。

曲线L47代表在预导通期间结束时，于本发明第一实施例中，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图。曲线L48代表在相邻字线电压VAWL上升至第二相邻字线电压VAWL2(时序T33)时，于本发明第一实施例中，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图。

比较曲线L43与曲线L47可知，本发明第一实施例的读取操作可以有效减少相邻字线的垂直电场，进而减少读取干扰。

图5显示已知技术与本发明第一实施例的阈值电压变化量对读取次数的关系曲线图。由图5可看出，本发明第一实施例可以减少阈值电压变化量，进而减少读取干扰。

图6A与图6B显示本发明第二实施例的存储器装置的两种读取操作波形图。在图6A与图6B中，位线电压VBL、未选字线电压VUWL、串选择线电压VSSL与整体选择线电压VGSL的波形原则上相同或相似于图3的位线电压VBL、未选字线电压VUWL、串选择线电压VSSL与整体选择线电压VGSL的波形，故其细节在此省略。

请参考图6A。在本发明第二实施例中，在预导通期间，被选字线电压VSWL在时序T601上升到第一被选字线电压VSWL601且在时序T602以多阶电压下降(亦可称为多阶降低电压)。被选字线电压VSWL在时序T602从第一被选字线电压VSWL601下降至第二被选字线电压VSWL602，被选字线电压VSWL在时序T603从第二被选字线电压VSWL602下降至第三被选字线电压VSWL603，被选字线电压VSWL在时序T604从第三被选字线电压VSWL603下降至低电压，被选字线电压VSWL在时序T605从低电压上升至第一被选字线电压VSWL601。其中，时序603、604与605位于读取期间内。在读取期间结束时(T606)，被选字线电压VSWL转态至低电压。其中，第二被选字线电压VSWL602与第三被选字线电压VSWL603亦可当成读取电压。

请参考图6A。在本发明第二实施例中，在预导通期间开始时，相邻字线电压VAWL上升且在读取期间结束时下降。

请参考图6B。在本发明第二实施例中，在预导通期间，被选字线电压VSWL在时序T611上升到第一被选字线电压VSWL611且在时序T612以多阶下降。被选字线电压VSWL在时序T612从第一被选字线电压VSWL611下降至第二被选字线电压VSWL612，被选字线电压VSWL在时序T613从第二被选字线电压VSWL612下降至第三被选字线电压VSWL613，被选字线电压VSWL在时序T614从第三被选字线电压VSWL613下降至低电压。图6B的被选字线电压VSWL的多阶下降乃是相似于图6A的被选字线电压VSWL的多阶下降。

被选字线电压VSWL在时序T615从低电压上升至第四被选字线电压VSWL614。被选字线电压VSWL在时序T616从第四被选字线电压VSWL614上升至第五被选字线电压VSWL615。被选字线电压VSWL在时序T617从第五被选字线电压VSWL615上升至第一被选字线电压VSWL611。图6B的被选字线电压VSWL的多阶上升(在读取期间)乃是相似于图3的被选字线电压VSWL的多阶上升(在读取期间)。

在读取期间结束时(T618)，被选字线电压VSWL转态至低电压。其中，第二被选字线电压VSWL612、第三被选字线电压VSWL613、第四被选字线电压VSWL614与第五被选字线电压VSWL615亦可当成读取电压。

图6B的相邻字线电压VAWL波形相同或相似于图6A的相邻字线电压VAWL波形，故其细节在此省略。

在本发明第二实施例中，第一被选字线电压/VSWL611高于被选字线WLn的多个存储器单元的最高阈值电压，例如，第一被选字线电压VSWL601/VSWL611可为6V～10V之间。

在本发明第二实施例中，在多阶下降时，第二被选字线电压VSWL602/VSWL612低于第一被选字线电压VSWL601/VSWL611，第三被选字线电压VSWL603/VSWL613低于第二被选字线电压VSWL602/VSWL612，其余可依类推。

在本发明第二实施例中，在多阶下降时，阶段至少要多于2阶。

图7显示已知技术与本发明第二实施例的水平电场与垂直电场比较图。曲线L71代表在预导通期间结束时，于已知技术存储器装置中(未应用本发明第二实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1处的通道与ONO之间的水平电场曲线图；曲线L72代表在时序T605/T615处，于已知技术存储器装置中(未应用本发明第二实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1处的通道与ONO之间的水平电场曲线图。曲线L73代表在预导通期间结束时，于已知技术存储器装置中(未应用本发明第二实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图；曲线L74代表在时序T605/T615处，于已知技术存储器装置中(未应用本发明第二实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图。曲线L75代表在预导通期间结束时，于本发明第二实施例存储器装置中，在被选字线WLn与相邻字线WLn-1、WLn+1处的通道与ONO之间的水平电场曲线图；曲线L76代表在时序T605/T615时，于本发明第二实施例存储器装置中，在被选字线WLn与相邻字线WLn-1、WLn+1处的通道与ONO之间的水平电场曲线图。曲线L77代表在预导通期间结束时，于本发明第二实施例存储器装置中，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图；曲线L78代表在时序T605/T615处，于本发明第二实施例存储器装置中，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图。

比较曲线L71与L75可知，本发明第二实施例的读取操作可以有效减少在被选字线WLn的水平电场，进而减少读取干扰。比较曲线L73与L77可知，本发明第二实施例的读取操作可以有效减少被选字线WLn的垂直电场，进而减少读取干扰。

图8显示已知技术与本发明第二实施例的阈值电压变化量对读取次数的关系曲线图。由图8可看出，本发明第二实施例可以减少阈值电压变化量，进而减少读取干扰。

图9显示本发明第三实施例的存储器装置的读取操作波形图。在图9中，位线电压VBL、未选字线电压VUWL、相邻字线VAWL、串选择线电压VSSL与整体选择线电压VGSL的波形原则上相同或相似于图6A或图6B的位线电压VBL、未选字线电压VUWL、相邻字线VAWL、串选择线电压VSSL与整体选择线电压VGSL的波形，故其细节在此省略。

在本发明第三实施例中，在预导通期间，被选字线电压VSWL在时序T91上升至第一被选字线电压VSWL91。从时序T92至时序T93，被选字线电压VSWL从第一被选字线电压VSWL91以平滑曲线下降至低电压。在本发明一可能实施例中，平滑曲线例如但不受限于，为直线。

在本发明第三实施例中，时序T92至时序T93之间的时间间隔大于1μs，例如，是介于1μs～10μs之间。

在本发明第三实施例中，在读取期间，被选字线电压VSWL有多阶电压：第一阶电压(亦即第二被选字线电压VSWL92)，系从低电压在时序T94上升；以及第二阶电压(亦即第三被选字线电压VSWL93)从第一阶电压(亦即第二被选字线电压VSWL92)在时序T95上升。在时序T96时，被选字线电压VSWL上升至第一被选字线电压VSWL91。在读取期间结束时，被选字线电压VSWL转态至低电压(时序T97)。第二被选字线电压VSWL92与第三被选字线电压VSWL93乃是读取电压。

图10显示已知技术与本发明第三实施例的水平电场与垂直电场比较图。曲线L101代表在预导通期间结束时，于已知技术存储器装置中(未应用本发明第三实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1处的通道与ONO之间的水平电场曲线图。曲线L102代表在预导通期间结束时，于已知技术存储器装置中(未应用本发明第三实施例的读取操作)，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图。曲线L103代表在时序T93处，于本发明第三实施例存储器装置中，在被选字线WLn与相邻字线WLn-1、WLn+1处的通道与ONO之间的水平电场曲线图。曲线L104代表在时序T93处，于本发明第三实施例存储器装置中，在被选字线WLn与相邻字线WLn-1、WLn+1处的ONO与栅极之间的垂直电场曲线图。

比较这些曲线L101～L104可知，本发明第三实施例的读取操作可以有效减少被选字线WLn的水平电场与垂直电场，进而减少读取干扰。

图11显示已知技术与本发明第三实施例的阈值电压变化量对读取次数的关系曲线图。由图11可看出，本发明第三实施例可以减少阈值电压变化量，进而减少读取干扰。

上述该第一至第三实施例可以分别独立实施，或者组合实施。亦即，第一与第二实施例可以组合实施；或者，第一与第三实施例可以组合实施。此皆在本发明保护范围内。

由上述说明可知，本发明上述这些实施例可以有效减缓被选字线的不正常读取干扰。

至此，已经结合附图对本公开实施例进行了详细描述。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。