通信设备、通信系统和数据传输方法

技术领域

本申请涉及通信技术领域，具体涉及通信设备、通信系统和数据传输方法。

背景技术

设备之间的数据信号传输都遵循特定的通信协议进行，信号发送设备根据协议发送数据，而信号接收设备根据协议对发送的数据进行采样，从而接收信号。在同步信号传输过程中，发送设备和接收设备之间通过时钟信号来进行同步。

请参考图1，为标准的I2S协议的主从设备之间的信号传输示意图。

I2S主设备发送采样时钟BCLK和左右声道时钟LRCLK给I2S从设备，使得两个设备之间时钟同步。其中左右声道时钟LRCLK用于切换左右声道数据，采用时钟BCLK用于控制数据DATA的发送和采样。

请参考图2为I2S协议的数据发送和采样时序图。I2S协议中，规定了发送设备在采样时钟BCLK的下降边沿处发送数据DATA，DATA电平发生变化，从电平翻转为高电平，或者从高电平翻转为低电平；而接收设备在采样时钟BCLK的上升边沿处进行数据的采样。当然，也可以设定成发送设备在采样时钟BCLK的上升边沿发送数据，接收设备在BCLK的下降边沿发送数据。

当进行通信的两个或多个设备之间的路径上有较大的等效电容时，时钟信号与数据信号的上升、下降边沿将会变缓慢；或者，当时钟信号与数据信号的走线延时存在差异时，容易出现当时钟信号的上升边沿(采样时刻)到来时，数据信号的电平还未稳定，使得采样数据出错，请参考图3，当数据DATA相对采样时钟BCLK的时序超出协议规定范围，接收设备将无法正常采样到数据，导致通信出错。

如何避免上述情况，进一步提高通信可靠性，是目前亟需解决的问题。

发明内容

鉴于此，本申请提供一种通信设备、通信系统和数据传输方法，以解决现有的通信容易出错的问题。

本申请提供的一种通信设备，包括：数据通信模块、检测模块和控制模块；所述数据通信模块，用于发送和/或接收数据信号；所述检测模块，连接至所述控制模块，用于检测第一时钟信号的脉冲边沿，并向所述控制模块输出相应的使能信号，所述第一时钟信号具有第一频率，在检测到接收边沿时，所述使能信号用于使能所述控制模块；所述控制模块，连接至所述数据通信模块，所述控制模块用于在被所述使能信号使能后，对第二时钟信号的边沿进行检测，所述第二时钟信号具有第二频率，所述第二频率大于所述第一频率；所述控制模块用于在所述第二时钟信号的第y个指定边沿时，控制所述数据通信模块发送数据信号，或者在所述第二时钟信号的第x个指定边沿时，控制所述数据通信模块接收数据信号；其中，x和y均为大于等于0的整数，且均小于所述第二频率与所述第一频率的比值的1/2。

可选的，所述检测模块包括：触发单元、延迟单元和运算单元；所述触发单元的时钟端用于接收所述第二时钟信号，所述触发单元的输入端用于输入所述第一时钟信号，所述触发单元用于在所述第二时钟信号的触发边沿时刻，锁存所述第一时钟信号的当前电平并输出；所述延迟单元连接至所述触发单元的输出端，用于在所述第二时钟信号的触发边沿时刻，将所述触发单元的输出信号延迟后输出，延迟时间为所述第二时钟信号的周期；所述运算单元连接至所述延迟单元的输出端和所述触发单元的输出端，用于对所述触发单元输出的第一时钟信号的当前电平和所述延迟单元输出的上一周期的延迟电平中的一个电平进行反相后与另一个电平进行与运算。

可选的，所述延迟单元包括寄存器。

可选的，所述运算单元包括非门和与门，所述与门的一个输入端和所述非门的输入端分别连接至所述触发单元的输出端和所述延迟单元的输出端，所述非门的输出端连接至所述与门的另一输入端。

可选的，所述控制模块包括计数器，所述计数器的使能端连接至所述检测模块，所述计数器的输入端用于输入所述第二时钟信号，所述计数器用于在接收到所述检测模块输出的使能信号后，对所述第二时钟信号的指定边沿进行计数，并输出计数值。

可选的，所述控制模块还包括寄存器和比较器，所述寄存器用于存储y和/或x的数值，所述比较器连接所述寄存器和所述计数器的输出端，用于对所述计数器输出的计数值和所述y和/或x的数值进行比较，当计数值达到y或x的数值时，输出对应的数据发送控制信号或数据接收控制信号。

可选的，所述第二频率与所述第一频率的比值大于等于2。

本申请还提供一种数据传输方法，包括：检测到第一时钟信号的脉冲的接收边沿后，检测第二时钟信号的指定边沿，所述第二时钟具有第二频率，所述第一时钟具有第一频率，所述第二频率大于所述第一频率；在所述第二时钟信号的第y个指定边沿时，发送数据，其中y为大于等于0的整数，且所述y小于所述第二频率与所述第一频率的比值的1/2；或者，在所述第二时钟信号的第x个指定边沿时，接收数据，其中x为大于等于0的整数，且所述x小于所述第二频率与所述第一频率的比值的1/2。

可选的，所述第二频率大于或等于所述第一频率的2倍。

可选的，检测所述第一时钟信号的接收边沿的方法包括：在所述第二时钟信号的触发边沿时刻，锁存并输出所述第一时钟信号的当前电平；在所述第二时钟信号的触发边沿时刻，将第一时钟信号的当前电平延迟后输出，延迟时间为第二时钟信号的周期；对当前周期内的第一时钟信号的电平和经过延迟的上一周期的第一时钟信号的延迟电平中的一个电平进行反相后，与另一个电平进行与运算，以所述与运算的运算结果作为检测结果。

本申请还提供一种通信系统，包括：如上述任一项所述的通信设备。

可选的，所述通信设备用于发送数据时，所述通信系统还包括：数据接收设备，信号连接至所述通信设备，用于在所述第一时钟信号的接收边沿时刻，接收所述通信设备发送的数据信号。

可选的，所述通信设备用于接收数据时，所述通信系统还包括：数据发送设备，信号连接至所述通信设备，用于在所述第一时钟信号的发送边沿时刻，向所述通信设备发送数据信号。

本发明的通信设备内部通过两个时钟信号控制数据的收发，包括频率更高的第二时钟信号和频率较低的第一时钟信号；第一时钟信号为数据接收时的采样时钟，在第一时钟信号产生与数据采样接收对应的接收边沿后，计算第二时钟信号的指定边沿个数，在到达第一时钟信号发生翻转之前，将数据提早发送翻转或者在第一时钟信号的接收边沿之后延后接收数据，从而可以增加发送的数据的稳定时间，从而提高通信的可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为标准的I2S协议的主从设备之间的信号传输示意图；

图2为标准的I2S协议的数据发送和采样时序图；

图3是标准的I2S协议通信出现错误时的采样时钟和数据信号的时序示意图；

图4是本申请一实施例的通信设备的结构示意图；

图5是本申请另一实施例的通信设备的结构示意图；

图6a是本申请一实施例的通信设备的检测模块的结构示意图；

图6b是本申请一实施例的通信设备的检测模块的结构示意图；

图7是本申请一实施例的通信设备的控制模块的结构示意图；

图8是本申请另一实施例的通信设备的控制模块的结构示意图；

图9是本申请另一实施例的通信设备的结构示意图；

图10是本申请另一实施例的通信设备的结构示意图；

图11是本申请另一实施例的通信设备的结构示意图；

图12是本申请另一实施例的通信设备的控制模块的结构示意图；

图13是本申请另一实施例的通信设备的结构示意图；

图14是本申请另一实施例的通信设备的结构示意图；

图15是本申请一实施例的数据传输过程的信号时序示意图；

图16是本申请一实施例的数据传输过程的信号时序示意图。

具体实施方式

如背景技术中所述，现有技术的通信过程中，由于时钟和数据信号之间的时序差异，容易发生通信出错的问题。按照标准的通信协议，数据的发送与采样间隔半个时钟周期，因此数据必须在对应发送信号的时钟信号边沿后的半个周期内快速稳定。但是实际使用中，由于外部走线、寄生阻抗等各种因素影响，往往会导致数据稳定时间超过半个时钟周期，这就导致了通信出错。

基于上述技术分析，本发明提出一种通信设备、通信系统、和数据传输方法，能够增加发送的数据的稳定时间，使得接收设备在进行数据采样时，数据已经稳定，从而提高通信的可靠性。

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

本发明的所述通信设备包括检测模块、控制模块和数据通信模块。所述通信设备具备数据发送和/或接收功能，相应的所述通信模块用于发送和/或接收数据。所述通信设备还可以同时具备数据发送和接收功能，被用作于数据发送设备，也可以被用作于数据接收设备。在通信过程中，所述通信设备可以作为主设备，也可以作为从设备。

请参考图4，为本发明一实施例的通信设备的结构示意图。该实施例中，所述通信设备为数据发送设备，该实施例中，所述数据通信模块包括数据发送模块。

所述通信设备包括检测模块110、控制模块120和数据发送模块130。

所述数据发送模块130，用于发送数据信号。

所述检测模块110，连接至所述控制模块120，用于检测第一时钟信号BCLK的脉冲边沿，并向所述控制模块120输出相应的使能信号Pos_edge，所述第一时钟信号BCLK具有第一频率f1，在检测到第一时钟信号BCLK接收边沿时，所述使能信号Pos_edge用于使能所述控制模块120。时钟信号通常为矩形脉冲信号，每个脉冲均具有一个上升边沿和下降边沿，上升边沿指的是从低电平到高电平翻转的脉冲边沿，下降边沿指的是从高电平到低电平翻转的脉冲边沿。在通讯协议中，会约定第一时钟信号BCLK脉冲的其中一个边沿作为接收边沿，用于控制数据发送操作；另一个边沿为发送边沿，用于控制数据接收操作。

所述控制模块120，连接至所述数据发送模块130，用于在被所述使能信号Pos_edge使能后，对第二时钟信号MCLK的边沿进行检测，并在所述第二时钟信号MCLK的第y个指定边沿时，控制所述数据发送模块130发送数据信号，其中y为大于等于0的整数，所述第二时钟信号MCLK具有第二频率f2，所述第二频率f2大于所述第一频率f1，且y小于所述第二频率与所述第一频率的比值的1/2，即y≤f2/2f1。y＝0时，表示在检测到第一时钟信号BCLK的脉冲边沿后，即刻控制所述数据发送模块130发送数据信号，无需等待第二时钟信号MCLK的指定边沿的产生。其中，所述指定边沿是指第二时钟信号MCLK的脉冲边沿的上升边沿或者下降边沿中所指定的其中一个边沿，可以是上升边沿作为指定边沿，也可以是下降边沿作为指定边沿，这是可以根据电路逻辑需求进行设置的。

所述通信设备在第一时钟信号BCLK的接收边沿后的第二时钟信号MCLK的第y个指定边沿时，进行数据发送。由于y小于所述第二频率f2与所述第一频率f1的比值的1/2，因此，在第y个第二时钟信号MCLK的指定边沿时，第一时钟信号BCLK脉冲的另一个边沿，即发送边沿还未产生，确保数据发送时刻位于第一时钟信号BLCK的电平再次发生翻转之前。接收设备将在下一个接收边沿时进行数据采样时，数据稳定时间大于第一时钟信号BCLK的半个周期，提高了数据稳定时间，从而减少通信出错概率。

在一些实施例中，所述使能信号Pos_edge可以为数字信号，具有高电平和低电平。通常当使能信号Pos_edge为高电平时，使能所述控制模块120，即当检测到第一时钟信号BCLK的接收边沿，对应产生使能信号Pos_edge的高电平。在其他实施例中，也可以是低电平使能所述控制模块120。所述第一时钟信号BCLK的接收边沿可以是上升边沿或下降边沿。上述接收边沿和使能信号的高低电平之间的对应关系，可以根据需要进行设定，同时该接收边沿也作为触发接收设备进行数据接收的边沿。

以I2S通信协议为例，所述第一时钟信号BCLK可以为采样时钟信号，通信的接收设备端会在所述第一时钟信号BCLK的接收边沿时刻进行数据采样。

在其他实施例中，所述通信设备还可以支持其他支持同一个第一时钟信号BCLK作为采样时钟信号的通信协议，例如SPI协议、I2C协议等。

请参考图5，为本发明另一实施例的通信设备的结构示意图。

该实施例中，所述检测模块110同时接收所述第一时钟信号BCLK和第二时钟信号MCLK。以所述第一时钟信号BCLK为输入信号，所述第二时钟信号MCLK为采样时钟，对第一时钟信号BCLK进行采样，从而实现对第一时钟信号BCLK的边沿的检测。例如，在前后两次采样中，采样得到的电平从0，跳变为1，则检测到上升边沿；若在前后两次采样中，采样得到的电平从1，跳变为0，则检测到下降边沿。

根据采样定理，采样时钟的频率需要大于等于2倍的被采样时钟频率。因此，在本发明的实施例中，为了准确的检测到第一时钟信号BCLK的边沿，所述第二时钟信号MCLK的第二频率f2大于等于2倍的第一频率f1，即f2≥2f1。

当第一时钟信号BCLK和第二时钟信号MCLK为同步时钟信号时，MCLK与BCLK具有相同相位，即每一个BCLK的上升/下降边沿都对应MCLK的上升边沿或下降边沿。因此MCLK不需要对BCLK进行采样同步即可获知BCLK的边沿产生时间点，因此只需要f2≥2f1即可满足要求。

当第一时钟信号BCLK和第二时钟信号MCLK为跨时钟域的异步时钟信号，需要用第二时钟信号MCLK抓取2次第一时钟信号BCLK进行检测，以减少数字电路的亚稳态。此时，要求f2≥4f1。

请参考图6a，为本发明一实施例的检测模块的结构示意图。

该实施例中，所述检测模块110包括触发单元111、延迟单元112和运算单元113。

所述触发单元111的时钟端clk用于接收所述第二时钟信号MCLK，所述触发单元111的输入端in用于输入所述第一时钟信号BCLK，所述触发单元111用于在所述第二时钟信号MCLK的触发边沿时刻，锁存所述第一时钟信号BCLK的当前电平BCLK_VAL并输出。

所述延迟单元112连接至所述触发单元111的输出端out，用于在所述第二时钟信号MCLK的触发边沿时刻，将所述触发单元111的输出信号延迟后输出延迟电平BCLK_VAL

所述运算单元113连接至所述延迟单元112的输出端和所述触发单元111的输出端out，用于对所述触发单元输出的第一时钟信号BCLK的当前电平BCLK_VAL和所述延迟单元112输出的上一周期的延迟电平BCLK_VAL

在一个具体的实施例中，所述触发单元111可以采用D触发器，所述第二时钟信号MCLK的上升边沿用于触发所述D触发器进行数据输出，即在所述第二时钟信号MCLK的上升边沿到来时，触发单元111的输出端输出第一时钟信号BCLK的当前电平并保持。在其他实施例中，也可以通过增加逻辑器件，或采用其他触发器结构，以所述第二时钟信号MCLK的下降边沿触发所述触发器进行数据输出。

所述延迟单元112可以采用寄存器，由所述第二时钟信号MCLK控制，在第二时钟信号MCLK的第一个上升边沿接收到触发单元111输出的当前电平BCLK_VAL，在第二时钟信号MCLK的下一个上升边沿时刻，将该电平值输出，输入和输出之间延迟了第二时钟信号MCLK的一个周期时间，因此，当触发单元111输出当前电平BCLK_VAL的同时，延迟单元输出延迟电平BCLK_VAL

所述运算单元113包括非门INV和与门&。该实施例中，所述与门&的一个输入端连接至所述触发单元111的输出端，所述非门INV的输入端连接至所述延迟单元112的输出端，所述非门INV的输出端连接至所述与门&的另一输入端。延迟单元112输出的延迟电平BCLK_VAL

Pos_edge＝(-BCLK_VAL

当前一个MCLK的上升边沿，采到的值是0，下一个采到1，此时BCLK_VAL

在其他实施例中，请参考图6b，也可以将非门INV连接于触发单元111的输出端，将延迟单元112的输出端直接连接至与门&。此时，此时使能信号Pos_edge＝BCLK_VAL

在其他实施例中，所述非门INV还可以设置于所述触发单元111的输入端in处，将第一时钟信号BCLK进行反相后再进行检测，也能够实现对BCLK的下降边沿的检测。

请参考图7，为本发明一实施例的控制模块120的结构示意图。

该实施例中，所述控制模块120具有使能端EN，用于接收检测模块110输出的使能信号Pos_edge，输入端IN用于输入第二时钟信号MCLK，以及数值输入端THRES，用于输入y的数值，输出端out在检测到第y个MCLK的指定边沿时，输出数据发送控制信号。

请参考图8，为一个实施例中，所述控制模块120的内部结构示意图。

所述控制模块120包括计数器121，所述计数器121的使能端EN连接至所述检测模块110，所述计数器121的输入端IN作为控制模块120的输入端，用于输入所述第二时钟信号MCLK，所述计数器121用于在被所述检测模块110输出的使能信号Pos_edge使能，对所述第二时钟信号MCLK的指定边沿进行计数，并输出计数值。

所述控制模块120还包括寄存器122和比较器123，所述寄存器122用于存储y的数值，所述比较器123连接所述寄存器122和所述计数器121的输出端，用于对所述计数器121输出的计数值和所述y的数值进行比较，当计数值达到y的数值时，比较器123向所述数据发送模块130发送数据发送控制信号。所述数据发送控制信号对应于所述控制模块120输出信号的高电平。

所述数据发送模块130在接收到所述数据发送控制信号后，发送数据信号。

请参考图9，为本发明另一实施例的通信设备的结构示意图。该实施例中，所述通信设备还包括数据接收模块140。所述通信设备可以用于接收数据还可以用于发送数据，或者还可以双工运行，同时进行数据的接收和发送。

所述数据接收模块140用于在所述第一时钟信号BCLK的接收边沿时刻，接收外部发送端发送的数据信号。所述第一时钟信号BCLK的发送边沿和接收边沿分别为单个脉冲的两个不同方向的脉冲边沿。

请参考图10和图11，为本发明另外两个实施例的通信设备的结构示意图。图10和图11所述的通信设备为数据接收设备，所述数据通信模块包括数据接收模块230。

所述通信设备包括检测模块110和控制模块220、数据接收模块230。与前述实施例不同之处，除了所述数据通信模块为数据接收模块230以外，所述控制模块220用于在被所述使能信号Pos_edge使能后，对第二时钟信号MCLK的边沿进行检测，并在所述第二时钟信号MCLK的第x个指定边沿时，控制所述数据接收模块230接收数据信号，其中x为大于等于0的整数，且x小于所述第二频率与所述第一频率的比值的1/2，即y≤f2/2f1。

所述通信设备在第一时钟信号BCLK的接收边沿后的第二时钟信号MCLK的第x个指定边沿时，进行数据接收。由于x小于所述第二频率f2与所述第一频率f1的比值的1/2，因此，在第x个第二时钟信号MCLK的指定边沿时，第一时钟信号BCLK脉冲的另一个边沿(即发送边沿)还未产生，确保数据接收时刻位于第一时钟信号BLCK的电平再次发生翻转之前。外部发送端设备在第一时钟信号BCLK的发送边沿发送数据，本实施例的通信设备在第一时钟信号BCLK的接收边沿后的第二时钟信号MCLK的第x个指定边沿时接收数据，使得发送端发送的数据的稳定时间大于第一时钟信号BCLK的半个周期，提高了数据稳定时间，从而减少通信出错概率。优选的，x大于等于1，确保数据接收时刻延后于第一时钟信号BCLK的发送边沿，以提高数据稳定时间。在一些实施例中，x还可以等于0，在检测到第一时钟信号BCLK的接收边沿后，即刻进行数据接收。

请参考图12，为通信设备作为数据发送设备时的控制模块220的一种实现结构示意图。

该实施例中，所述控制模块220具有使能端EN，用于接收检测模块110输出的使能信号Pos_edge，输入端IN用于输入第二时钟信号MCLK，以及数值输入端THRES，用于输入x的数值，输出端out在检测到第x个MCLK的指定边沿时，输出数据接收控制信号。

所述控制模块220的内部结构示意图可采用图8所示的结构，其中寄存器用于寄存的数据为x，比较器对计数器输出的计数值和x的数值进行比较，当计数值达到x的数值时，向所述数据发送模块230发送数据接收控制信号。

请参考图13，为本发明另一实施例的通信设备的结构示意图。该实施例中，所述通信设备还包括数据发送模块240，所述通信设备可以用于接收数据还可以用于发送数据，或者还可以双工运行，同时进行数据的接收和发送。

所述数据发送模块240用于在所述第一时钟信号BCLK的发送边沿时刻发送数据信号。

请参考图14，为本发明另一实施例的通信设备的结构示意图。

该实施例中，所述通信设备的数据通信模块同时包括数据发送模块130和数据接收模块230，以及对应的控制模块120和控制模块220。

控制模块120在被Pos_edge使能后，在第二时钟信号MCLK的第y个指定边沿输出数据发送控制信号CTR1至数据发送模块130，控制所述数据发送模块130发送数据。

控制模块220在被Pos_edge使能后，在第二时钟信号MCLK的第x个指定边沿输出数据接收控制信号CTR2至数据发送模块230，控制所述数据接收模块230接收数据信号，并进行采样。

可以根据情况选择其中的发送或接收通路进行工作，或者两路同时工作，以分别对应于作为接收设备、发送设备或者同时进行数据接收和发送设备，该通信设备在各种情况下都能够提高通信过程的可靠性。

本发明的实施例还提供一种数据传输方法，包括：在检测到第一时钟信号BCLK的脉冲的接收边沿后，检测第二时钟信号MCLK的指定边沿；在所述第二时钟信号的第y个指定边沿时，发送数据；或者在第x个指定边沿时，接收数据；其中y为大于等于0的整数，x为大于等于0的整数；所述第一时钟信号BCLK具有第一频率f1，第二时钟信号具有第二频率f2，f1＞f2，且x、y均小于f2/2f1。

在一些实施例中，当第一时钟信号BCLK和第二时钟信号MCLK为同步时钟信号时，f2≥2f1；当第一时钟信号BCLK和第二时钟信号MCLK为跨时钟域的异步时钟信号，需要用第二时钟信号MCLK抓取2次第一时钟信号BCLK进行检测，以减少数字电路的亚稳态。此时，要求f2≥4f1。

在一些实施例中，检测所述第一时钟信号的接收边沿的方法包括：在所述第二时钟信号MCLK的触发边沿时刻，锁存并输出所述第一时钟信号BCLK的当前电平BCLK_VAL；在所述第二时钟信号MCLK的触发边沿时刻，将第一时钟信号BCLK的当前电平延迟后输出延迟电平BCLK_VAL

当第一时钟信号的接收边沿为上升边沿时，进行运算(-BCLK_VAL

上述通信方法可以通过前述实施例中的通信设备实现，相关特征可以相互引用，在此不再赘述。

本发明的实施例还提供一种通信系统，包括：上述任一实施例中所述的通信设备。

在一些实施例中，当通信系统中的所述通信设备作为发送端，用于发送数据时，所述通信系统还可以包括另一端的数据接收设备，所述数据接收设备信号连接至所述通信设备，用于在所述第一时钟信号的接收边沿时刻，接收所述通信设备发送的数据信号。

当用作数据发送的通信设备作为主设备时，所述通信设备将第一时钟信号BCLK同步发送至所述数据接收设备。当所述数据接收设备作为主设备时，所述通信设备接收所述数据接收设备发送的第一时钟信号BCLK。

在一些实施例中，所述通信设备还同时具备数据接收模块，具备数据发送和接收功能。所述通信系统可以采用两个上述实施例中所述的通信设备，其中一个作为发送设备，另一个作为接收设备。

在一些实施例中，当通信系统中的所述通信设备作为接收端，用于接收数据时，所述通信系统还可以包括另一端的数据发送设备，所述数据发送设备信号连接至所述通信设备，用于在所述第一时钟信号的发送边沿时刻，向所述通信设备发送数据信号。

上述通信系统中，包括如上述实施例中所述的通信设备，所述通信设备能够提前发送数据信号或者延后接收数据信号，提高数据稳定时间，从而避免数据接收采样出错。在通信过程中，无需对另一侧的数据接收或发送设备进行调整，可以适配按照标准协议进行通信的数据接收或发送设备。

本发明的实施例还提供一种数据传输方法，包括：采用上述实施例中所述的数据传输方法发送和/或接收数据信号。上述数据传输方法通过改变数据发送和/或接收方法，提高通信可靠性。

请参考图15，为本发明一实施例的数据传输过程的信号时序示意图。

图15中，DATA_a是某个产品中I2S连接线寄生参数较大导致发送的数据DATA电平翻转过程相对第一时钟信号BCLK的上升边沿更为缓慢。按照协议中的在第一时钟信号BCLK上升边沿采样数据，下降边沿发送数据，会出现在上升边沿进行采样时数据仍未稳定，采样数据出错。

而DATA_b则是使用本发明的数据传输方法后的数据：在增加了一个比第一时钟信号BCLK频率更高的第二时钟信号MCLK后，在第二时钟信号MCLK的第1和第2个周期内检测到第一时钟信号BCLK的上升边沿，其中，序号1和序号2的MCLK的上升边沿被用于检测BCLK的上升边沿。该实施例中，对发送方法进行改进，第二时钟信号MCLK的频率为第一时钟信号BCLK的10倍，配置y＝2，即发送端在第一时钟信号BCLK上升边沿后的第2个MCLK上升边沿(对应于序号4的MCLK上升边沿)时发送新数据。因此能看到DATA_b在序号4的MCLK的上升边沿被发出。

比较DATA_a和DATA_b可以看出DATA_b的数据提前了△t1时间被发送，有(△t1+T1/2)的时间可以稳定数据，T1为第一时钟信号BCLK的周期，从而在BCLK上升边沿到来时数据可以被稳定采样(见加粗虚线)。

也可以设置y＝1(参考图15中所示的第二个BCLK周期)，在序号7、8的MCLK上升边沿周期内检测到BCLK的上升边沿之后的第1个MCLK上升边沿(即序号9的MCLK上升边沿)就发送数据，此时就能看到数据增加更多的稳定时间△t2。

在其他实施例中，还可以设置y＝0，或者y＝3或其他小于等于f2/2f1的值。在通信过程中，y可配置为不同值，根据外部寄生阻抗变化，数据需要的稳定时间的变化，y的值可以在通信过程中随时进行调整。由于MCLK频率远大于BCLK的频率，发送的数据DATA可以确保在被采样后快速翻转为下一个新的值，以此大大增加稳定时间。

请参考图16，为本发明一实施例的数据传输过程的信号时序示意图。

而DATA是使用本发明的数据传输方法后的数据，该数据传输方法对数据接收过程进行了改进，在第二时钟信号MCLK的序号7和8的上升边沿所在周期内检测到第一时钟信号BCLK的上升边沿。配置第二时钟信号MCLK的频率为第一时钟信号BCLK的10倍，配置x＝1，即发送端在检测确定第一时钟信号BCLK上升边沿后，延迟至后1个MCLK上升边沿(对应于序号9的MCLK上升边沿)时接收数据，数据稳定时间增加了△t3。由此，通过延迟接收数据，提高数据稳定时间，从而提高通信的可靠性。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。