像素电路及其驱动方法、显示基板和显示装置

技术领域

本公开涉及显示技术领域，具体地，涉及像素电路及其驱动方法、显示基板以及显示装置。

背景技术

随着显示技术的进步，相对于传统的液晶显示(Liquid Crystal Display，LCD)装置，有机发光二极管(Organic Light Emitting Diode，OLED)显示装置具有对比度高、视角广以及轻薄等优势，因此OLED显示技术成为显示技术的研究热点。

OLED显示装置利用驱动晶体管提供的驱动电流来驱动发光器件发光。因此，为了满足对显示面板的发光的均匀性要求，需要提高驱动晶体管的电学特性的一致性。

发明内容

本公开的实施例提供了像素电路及其驱动方法、显示基板以及显示装置。

根据本公开的第一方面，提供了一种像素电路，其包括数据写入电路、存储电路、驱动晶体管、电压补偿电路、耦入电路、和发光器件。数据写入电路耦接数据信号输入端、第一控制端和第一节点，并被配置为根据来自第一控制端的第一控制信号，将来自数据信号输入端的数据信号提供给第一节点。存储电路耦接在第一节点和第二节点之间，并被配置为存储第一节点与第二节点之间的电压差。驱动晶体管的控制极与第二节点耦接，第一极与第一电源电压端耦接，第二极与第三节点耦接，并被配置为基于来自第一电源电压端的第一电源电压与第二节点的电压之间的电压差，通过第二极向第三节点输出与电压差对应的驱动电流。电压补偿电路耦接第一电源电压端、第二节点、第三节点和第二控制端，并被配置为根据来自第二控制端的第二控制信号，存储驱动晶体管的阈值电压。耦入电路耦接第二节点和第二控制端，并被配置为将第二控制信号的电压耦入第二节点。发光器件耦接在第三节点和第二电源电压端之间，并被配置为根据来自第三节点的驱动电流发光

在本公开的实施例中，耦入电路包括第一电容器。第一电容器的第一极板耦接第二控制端，第一电容器的第二极板耦接第二节点。

在本公开的实施例中，电压补偿电路包括第二电容和第一晶体管。第二电容器的第一极板耦接第一电源电压端，第二电容器的第二极板耦接第二节点。第一晶体管的控制极耦接第二控制端，第一极耦接第三节点，第二极耦接第二节点

在本公开的实施例中，数据写入电路包括第二晶体管。第二晶体管的控制极耦接第一控制端，第一极耦接数据信号输入端，第二极耦接第一节点。附加地或替换地，存储电路包括第三电容器。第三电容器的第一极板耦接第一节点，第三电容器的第二极板耦接第二节点。附加地或替换地，发光器件包括有机发光二极管。有机发光二极管的阳极耦接第三节点，有机发光二极管的阴极耦接第二电源电压端。

在本公开的实施例中，像素电路进一步包括第一复位电路。第一复位电路耦接第一复位电压端、第三控制端和第二节点，并被配置为根据来自第三控制端的第三控制信号，将来自第一复位电压端的第一复位电压提供给所述第二节点。

在本公开的实施例中，第一复位电路包括第三晶体管。第三晶体管的控制极耦接第三控制端，第一极耦接第一复位电压端，第二极耦接第二节点。

在本公开的实施例中，像素电路进一步包括第二复位电路和发光控制电路。第二复位电路耦接第二复位电压端、第三控制端和第一节点，并被配置为根据来自第三控制端的第三控制信号，将来自第二复位电压端的第二复位电压提供给第一节点。发光控制电路耦接在第三节点和发光器件之间，并与第四控制端耦接，并被配置为根据来自第四控制端的第四控制信号，将流经第三节点的驱动电流提供给发光器件。

在本公开的实施例中，第二复位电路包括第四晶体管。第四晶体管的控制极耦接第三控制端，第一极耦接第二复位电压端，第二极耦接第一节点。附加地或替换地，发光控制电路包括第五晶体管。第五晶体管的控制极耦接第四控制端，第一极耦接第三节点，第二极耦接发光器件。

在本公开的实施例中，驱动晶体管、第二晶体管、第三晶体管、第四晶体管、和第五晶体管的类型相同。第一晶体管与驱动晶体管、第二晶体管、第三晶体管、第四晶体管、和第五晶体管的类型不同。

在本公开的实施例中，驱动晶体管、第二晶体管、第三晶体管、第四晶体管、和第五晶体管是P型晶体管。第一晶体管是N型晶体管。

根据本公开的第二方面，提供了一种显示基板，其包括多条栅线和多条数据线，以及被排列成阵列状的多个根据第一方面中任一项所述的像素电路。每条栅线连接到对应的像素电路的第一控制端，数据线连接到对应的像素电路的数据信号输入端。

根据本公开的第三方面，提供了一种显示装置，其包括根据第二方面所述的显示基板。

根据本公开的第四方面，提供了一种用于驱动如本公开的第一方面的任一项所述的像素电路的方法。该方法包括：在第一阶段，根据第一控制信号，数据写入电路将具有参考电压的数据信号提供给第一节点；在第二阶段，使驱动晶体管导通，从而根据第二控制信号将驱动晶体管的阈值电压存储在电压补偿电路中，并且耦入电路存储具有第一电平的第二控制信号；以及在第三阶段，根据第一控制信号，数据写入电路将具有数据电压的数据信号提供给第一节点，存储电路将具有数据电压的数据信号耦入第二节点，并且耦入电路将具有第二电平的第二控制信号与所存储的具有第一电平的第二控制信号之间的电压差耦入第二节点，以使驱动晶体管基于第一电源电压端与第二节点的电压之间的电压差，提供驱动电流。

根据本公开的第五方面，提供了一种用于驱动如本公开的第一方面的任一项所述的像素电路的方法。该方法还包括：在第一阶段，根据第三控制信号，第一复位电路将第一复位电压提供给第二节点以对第二节点进行复位，根据第三控制信号，第二复位电路将第二复位电压提供给第一节点以对第一节点进行复位；在第二阶段，使驱动晶体管导通，从而根据第二控制信号将驱动晶体管的阈值电压存储在电压补偿电路中，并且耦入电路存储具有第一电平的第二控制信号；以及在第三阶段，根据第一控制信号，数据写入电路将具有数据电压的数据信号提供给第一节点，存储电路将具有数据电压的数据信号耦入第二节点，并且耦入电路将具有第二电平的第二控制信号与所存储的具有第一电平的第二控制信号之间的电压差耦入第二节点。在第四阶段，根据第四控制信号，发光控制电路导通第三节点和发光器件，并将驱动电流提供给发光器件，以驱动发光器件进行发光。

附图说明

为了更清楚地说明本公开的技术方案，下面将对实施例的附图进行简单说明。应当知道，以下描述的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。在附图中：

图1示出了根据本公开的实施例的像素电路的示意性框图；

图2示出了根据本公开的另一实施例的像素电路的示意性框图；

图3示出了根据本公开的实施例的像素电路的示例性电路图；

图4示出了如图3所示的像素电路的工作过程中各信号的时序图；

图5示出了根据本公开的实施例的用于驱动像素电路的方法的示意性流程图；

图6示出了根据本公开的另一实施例的用于驱动像素电路的方法的示意性流程图；

图7示出了根据本公开的实施例的显示基板的示意性框图；以及

图8示出了根据本公开的实施例的显示装置的示意性框图。

具体实施方式

为了使本公开的实施例的技术方案和优点更加清楚，下面将结合附图，对本公开的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本公开的一部分实施例，而并非全部的实施例。基于所描述的实施例，本领域的普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本公开的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内技术人员所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或“耦合”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，并且可以是直接连接也可以通过中间介质间接连接。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

如前所述，为了保证显示面板的发光的均匀性，可以对像素电路中的驱动晶体管的阈值电压进行补偿。在进行阈值电压补偿时，除了在显示面板不显示的阶段向像素电路提供补偿信号来进行外部补偿之外，还可以在像素电路中设置补偿电路来进行内部补偿。

本公开的实施例提供的像素电路采用内部补偿的方法对驱动晶体管的控制极的电压进行阈值电压补偿，从而实现显示面板的均匀显示，并且通过控制驱动晶体管的栅源电压差来控制驱动电流，从而控制像素电路的驱动能力。

本公开的实施例提供了像素电路及其驱动方法、显示基板以及显示装置。下面结合附图对本公开的实施例及其示例进行详细说明。

图1示出了根据本公开的实施例的像素电路的示意性框图。如图1所示，像素电路100包括数据写入电路110、存储电路120、驱动晶体管DTFT、电压补偿电路130、耦入电路140和发光器件150。下面参照附图1，对其进行详细描述。

在本公开的实施例中，数据写入电路110可以与数据信号输入端Data、第一控制端G1和第一节点J1耦接，并根据来自第一控制端G1的第一控制信号，将来自数据信号输入端Data的数据信号Vdata提供给第一节点J1。在实施例中，数据写入电路110可以与数据信号输入端Data耦接以接收数据信号Vdata。数据写入电路110可以与第一控制端G1耦接以接收第一控制信号VG1。数据写入电路110可以根据所接收的第一控制信号VG1，将所接收的数据信号Vdata提供给第一节点J1。

存储电路120可以耦接在第一节点J1和第二节点J2之间，以存储第一节点J1与所述第二节点J2之间的电压差。

驱动晶体管DTFT的控制极可以与第二节点J2耦接，第一极可以与第一电源电压端VDD耦接，第二极可以与第三节点J3耦接，并基于来自第一电源电压端VDD的第一电源电压V1与第二节点J2的电压之间的电压差，通过第二极向第三节点J3输出与电压差对应的驱动电流Id。在实施例中，驱动晶体管DTFT的第一极可以与第一电源电压端VDD耦接，从而接收第一电源电压V1。驱动晶体管DTFT的控制极和第二极可以分别与第二节点J2和第三节点J3耦接。因此，驱动晶体管DTFT可以根据所接收的第一电源电压V1与第二节点J2的电压之间的电压差，通过第二极向第三节点J3输出与该电压差对应的驱动电流Id。在实施例中，驱动晶体管DTFT可以是P型的。

电压补偿电路130可以与第一电源电压端VDD、第二节点J2、第三节点J3和第二控制端G2耦接，从而根据来自第二控制端G2的第二控制信号VG2，存储驱动晶体管DTFT的阈值电压Vth。在实施例中，电压补偿电路130可以与第一电源电压端VDD耦接，以接收第一电源电压V1。电压补偿电路130可以与第二控制端G2耦接，以接收第二控制信号VG2。电压补偿电路130可以与第二节点J2和第三节点J3耦接。驱动晶体管DTFT的阈值电压是Vth。因此，电压补偿电路130可以根据所接收的第二控制信号VG2，存储阈值电压Vth。

耦入电路140可以耦接第二节点J2和第二控制端G2，并将第二控制信号VG2的电压耦入第二节点J2。在实施例中，耦入电路140可以与第二控制端G2耦接，以接收第二控制信号VG2。耦入电路140可以与第二节点J2耦接。因此，耦入电路140可以将第二控制信号VG2的电压耦入第二节点J2。

发光器件150可以耦接在第三节点J3和第二电源电压端VSS之间，并根据来自第三节点J3的驱动电流Id发光。在实施例中，发光器件150可以与第二电源电压端VSS耦接，以接收第二电源电压V2。发光器件150可以与第三节点J3耦接，从而可以根据由驱动晶体管DTFT提供给第三节点J3的驱动电流Id进行发光。

图2示出了根据本公开的另一实施例的像素电路的示意性框图。与图1所示的像素电路100相比，像素电路200附加地包括第一复位电路160、第二复位电路170和发光控制电路180。下面参照附图2，对其进行详细描述。

第一复位电路160可以与第一复位电压端Ini1、第三控制端G3和第二节点J2耦接，并根据来自第三控制端G3的第三控制信号VG3，将来自第一复位电压端Ini1的第一复位电压Vini1提供给第二节点J2。在实施例中，第一复位电路160可以与第一复位电压端Ini1耦接，以接收第一复位电压Vini1。第一复位电路160可以与第三控制端G3耦接，以接收第三控制信号VG3。第一复位电路160可以与第二节点J2耦接。因此，第一复位电路160可以根据所接收的第三控制信号VG3，将所接收的第一复位电压Vini1提供给第二节点J2，从而对第二节点J2进行复位。

第二复位电路170可以与第二复位电压端Ini2、第三控制端G3和第一节点J1耦接，并根据来自第三控制端G3的第三控制信号VG3，将来自第二复位电压端Ini2的第二复位电压Vini2提供给第一节点J1。在实施例中，第二复位电路170可以与第二复位电压端Ini2耦接，以接收第二复位电压Vini2。第二复位电路170可以与第三控制端G3耦接，以接收第三控制信号VG3。第二复位电路170可以与第一节点J1耦接。因此，第二复位电路170可以根据所接收的第三控制信号VG3，将所接收的第二复位电压Vini2提供给第一节点J1，从而对第一节点J1进行复位。

发光控制电路180可以耦接在第三节点J3和发光器件150之间，并与第四控制端G4耦接，根据来自第四控制端G4的第四控制信号VG4，将流经第三节点J3的驱动电流Id提供给发光器件150。在实施例中，发光控制电路180可以与第四控制端G4耦接，以接收第四控制信号VG4。发光控制电路180可以耦接在第三节点J3和发光器件150之间。因此，发光控制电路180可以根据所接收的第四控制信号VG4，将由驱动晶体管DTFT提供给第三节点J3的驱动电流Id提供给发光器件150，以驱动发光器件150发光。

本领域技术人员可以理解，尽管图2中的像素电路200示出了写入电路110、存储电路120、驱动晶体管DTFT、电压补偿电路130、耦入电路140、和发光器件150、第一复位电路160、第二复位电路170、和发光控制电路180，然而上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不使用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。

以下通过示例性电路结构来对本公开的实施例提供的像素电路进行描述。图3示出了根据本公开的实施例的像素电路的示例性电路图。像素电路例如是图2中所示的像素电路200。如图3所示，像素电路300可以包括驱动晶体管DTFT、第一晶体管T1至第五晶体管T5、第一电容C1至第三电容C3、和OLED。

需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其它特性相同的开关器件。本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。晶体管的栅极可被称为控制极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。当晶体管为P型晶体管时，导通电压为低电平电压，关断电压为高电平电压。当晶体管为N型晶体管时，导通电压为高电平电压，关断电压为低电平电压。

如图3所示，数据写入电路110包括第二晶体管T2。第二晶体管T2的控制极与第一控制端G1耦接以接收第一控制信号VG1。第二晶体管T2的第一极耦接数据信号输入端Data以接收数据信号Vdata。第二晶体管T2的第二极耦接第一节点J1。在实施例中，当第一控制信号VG1为低电平时，第二晶体管T2导通，将所接收的数据信号Vdata提供给第一节点J1。

在实施例中，数据信号Vdata可以是时分复用信号。数据信号Vdata包括参考电压的数据信号Vdata1和具有数据电压的数据信号Vdata2。Vdata1与第二复位电压Vini2相同。在不包括第二复位电路170的像素电路中，数据写入电路110可以在第一控制信号VG1为低电平的另一阶段，将数据信号Vdata1提供给第一节点J1，以对第一节点J1进行复位。

存储电路120包括第三电容C3。第三电容C3的第一极板与第一节点J1耦接。第三电容C3的第二极板与第二节点J2耦接。第三电容C3可以存储第一节点J1与第二节点J2之间的电压差。

电压补偿电路130包括第二电容C2和第一晶体管T1。第一晶体管T1的控制极与第二控制端G2耦接，以接收第二控制信号VG2。第一晶体管T1的第一极与第三节点J3耦接，第二极与第二节点J2耦接。在实施例中，在第二控制信号VG2为高电平时，第一晶体管T1导通，将第三节点J3和第二节点J2连通。在实施例中，第一晶体管T1与驱动晶体管DTFT类型不同，是N型晶体管。第二电容C2的第一极板与第一电源电压端VDD耦接。第二电容C2的第二极板与第二节点J2耦接。第二电容C2可以存储第一电源电压V1与第二节点J2的电压之间的电压差。在实施例中，在驱动晶体管DTFT为导通状态时，对第三节点J3充电，直至第三节点J3的电压达到V1+Vth，此时驱动晶体管DTFT截止，在第二控制信号VG2为高电平时，第二节点J2的电压与第三节点J3的电压相同。因此，第二电容C2可以存储第一电源电压V1与第二节点J2之间的电压差，即阈值电压Vth。在实施例中，如前所述驱动晶体管DTFT是P型晶体管，因此Vth是负值，与第一电源电压V1的符号相反。

耦入电路140包括第一电容C1。第一电容C1的第一极板与第二控制端G2耦接。第一电容C1的第二极板与第二节点J2耦接。第一电容C1可以将分别将第二控制信号VG2的第一电平和第二电平耦入第二节点J2。在实施例中，第二控制信号VG2可以是方波。第一电平可以是方波的低电平，而第二电平可以是方波的高电平。

发光器件150包括OLED。OLED的阳极板与第三节点J3耦接，OLED的阴极板与第二电源电压端VSS耦接。

第一复位电路160包括第三晶体管T3。第三晶体管T3的控制极与第三控制端G3耦接，以接收第三控制信号VG3。第三晶体管T3的第一极与第一复位电压端Ini1耦接，以接收第一复位电压Vini1。第三晶体管T3的第二极与第二节点J2耦接。在实施例中，在第三控制信号VG3为低电平时，第三晶体管T3导通，将所接收的第一复位电压Vini1提供给第二节点J2，以对第二节点J2进行复位。在实施例中，第三晶体管T3与驱动晶体管DTFT的类型相同，是P型晶体管。

第二复位电路170包括第四晶体管T4。第四晶体管T4的控制极与第三控制端G3耦接，以接收第三控制信号VG3。第四晶体管T4的第一极与第二复位电压端Ini2耦接，以接收第二复位电压Vini2。第四晶体管T4的第二极与第一节点J1耦接。在实施例中，在第三控制信号VG3为低电平时，第四晶体管T4导通，将所接收的第二复位电压Vini2提供给第一节点J1，以对第二节点J1进行复位。

发光控制电路180包括第五晶体管T5。第五晶体管T5的控制极与第四控制端G4耦接以接收第四控制信号VG4。第五晶体管T5的第一极与第三节点J3耦接。第五晶体管T5的第二极与OLED的阳极耦接。在实施例中，在第四控制信号VG4为低电平时，第五晶体管T5导通，将流经第三节点J3的驱动电流Id提供给OLED，以驱动OLED进行发光。在实施例中，第五晶体管T5与驱动晶体管DTFT的类型相同，是P型晶体管。

可以理解的是，本公开的实施例中像素电路中的各电路并不限于以上电路结构。另外，本公开的实施例中提供的像素电路中驱动晶体管DTFT、第二晶体管T2、第三晶体管T3、第四晶体管T4、和第五晶体管T5类型相同，均是P型晶体管。第一晶体管T1与驱动晶体管DTFT、第二晶体管T2、第三晶体管T3、第四晶体管T4、和第五晶体管T5类型不同，是N型晶体管。本公开的实施例包括但不限于此，例如驱动晶体管DTFT、第二晶体管T2、第三晶体管T3、第四晶体管T4、和第五晶体管T5类型相同，均是N型晶体管。第一晶体管T1与驱动晶体管DTFT、第二晶体管T2、第三晶体管T3、第四晶体管T4、和第五晶体管T5类型不同，是P型晶体管。

下面结合图4中的信号时序图，对图3中所示的像素电路300的工作过程进行说明。

图4示出了像素电路300的工作过程中各信号的时序图。可以理解的是，图4所示的信号时序图中的信号电压只是示意性的，不代表真实电压值。

如图4所示，在第一阶段，在第三控制端G3提供低电平的第三控制信号VG3，第三晶体管T3和第四晶体管T4导通。第三晶体管T3将所接收的第一复位电压Vini1提供给第二节点J2，以对第二节点J2的电压进行复位。第四晶体管T4将所接收的第二复位电压Vini2提供给第一节点J1，以对第一节点J1的电压进行复位。另外，在第一阶段，在第一控制端G1提供高电平的第一控制信号VG1，第二晶体管T2关断。在第二控制端G2提供低电平的第二控制信号VG2，第一晶体管T1关断。在第四控制端G4提供高电平的第四控制信号VG4，第五晶体管T5关断。

替换地，在像素电路300不包括第一复位电路160的情况下，在第一阶段，第一控制端G1提供低电平的第一控制信号VG1。第二晶体管T2导通，将所接收的具有参考电压的数据信号Vdata1提供给第二节点J2，从而对第二节点J2的电压进行复位。

在第二阶段，复位后的第二节点J2的电压Vini1可以使驱动晶体管DTFT导通，第二控制端G2提供高电平的第二控制信号VG2，第一晶体管T1导通，驱动晶体管DTFT对第三节点J3充电，直至第三节点J3的电压达到V1+Vth，V1是第一电源电压，Vth是驱动晶体管DTFT的阈值电压(负的)，这时驱动晶体管DTFT截止。由于第一晶体管T1导通，第二节点J2的电压等于第三节点J3的电压V1+Vth。第二电容C2存储第一电源电压V1与第二节点J2的电压之间的电压差-Vth。另外，第一电容C1存储第二控制信号G2的高电平Vgh与第二节点J2的电压的电压差，即Vgh-V1-Vth。第二电容C3存储第一节点J1与第二节点J2之间的电压差，即Vini2-V1-Vth。另外，在第二阶段，在第一控制端G1提供高电平的第一控制信号VG1，第二晶体管T2关断。在第三控制端G3提供高电平的第三控制信号VG3，第三晶体管T3和第四晶体管T4关断。在第四控制端G4提供高电平的第四控制信号VG4，第五晶体管T5关断。

在第三阶段，第一控制端G1提供低电平的第一控制信号VG1。第二晶体管T2导通，将所接收的数据信号Vdata提供给第一节点J1。第三电容C3被放电，因此可以通过如下公式(1)来计算其电荷变化量△Q

△Q

其中，△U

在不考虑第一电容C1的情况下，该电荷变化量△Q

U

其中，C

另外，第二控制端G2提供低电平的第二控制信号Vgl。第一电容C1被放电。与第三电容C3的电荷变化量△Q

△Q

其中，C

所计算的第一电容C1的电荷变化量△Q

U

+(Vgl-Vgh)C

另外，在第三阶段，在第二控制端G2提供低电平的第二控制信号VG2，第一晶体管T1关断。在第三控制端G3提供高电平的第三控制信号VG3，第三晶体管T3和第四晶体管T4关断。在第四控制端G4提供高电平的第四控制信号VG4，第五晶体管T5关断。

在第四阶段，在第四控制端G4提供低电平的第四控制信号VG4。第五晶体管T5导通，将流经第三节点J3的驱动电流Id提供给OLED，以驱动OLED发光。驱动电流Id与驱动晶体管DTFT的阈值电压Vth无关，因此可以提高包括此类像素电路的显示面板或显示装置的发光的均匀性。

在不考虑第一电容C1的情况下，通过如下公式(5)来计算驱动晶体管DTFT的驱动电路Id1：

Id1＝K[Vgs-Vth]

＝K[U

＝K(Vdata-Vini2)

由公式(5)可以得出：驱动晶体管DTFT提供的驱动电流Id1与其阈值电压无关。

在考虑第一电容C1的情况下，可以通过如下公式(6)来计算驱动晶体管DTFT的驱动电路Id2：

Id2＝K[Vgs-Vth]

＝K[U

＝K[(Vdata-Vini2)C

其中，K表示系数。

根据公式(5)和公式(6)，适当选取Vini2、C1、C2、C3的值，可以得到Id2大于Id1。因此采用耦入电路140，可以增加像素电路10的驱动能力。

另外，在第四阶段，在第一控制端G1提供高电平的第一控制信号VG1，第二晶体管T2关断。在第二控制端G2提供低电平的第二控制信号VG2，第一晶体管T1关断。在第三控制端G3提供高电平的第三控制信号VG3，第三晶体管T3和第四晶体管T4关断。

此外，本公开的实施例还提供了用于驱动像素电路的方法。图5示出了根据本公开的实施例的用于驱动像素电路的方法的示意性流程图。在本实施例中，方法500用于驱动图1所示的驱动电路100。驱动电路100不包括第一复位电路160、第二复位电路170和发光控制电路180的像素电路。

在步骤510，在第一阶段，将具有参考电压的数据信号Vdata1提供给第一节点J1。在实施例中，第一控制信号VG1为低电平，数据写入电路110将具有参考电压的数据信号Vdata1提供给第一节点J1，以对第一节点J1的电压进行复位。

在步骤520，在第二阶段，使驱动晶体管DTFT导通，存储驱动晶体管DTFT的阈值电压Vth，并且存储具有第一电平的第二控制信号Vgh。在实施例中，复位后的第一节点J1的电压使驱动晶体管DTFT导通，第二控制信号VG2为高电平，补偿电路130将第三节点J3的电压提供给第二节点J2，并因此存储驱动晶体管DTFT的阈值电压Vth。另外，耦入电路140存储具有第一电平的第二控制信号Vgh与第二节点J2的电压的电压差。

在步骤530，在第三阶段，将具有数据电压的数据信号Vdata2提供给第一节点J1，将具有数据信号Vdata2耦入第二节点J2，并且将具有第二电平的第二控制信号Vgl与所存储第二控制信号Vgh之间的电压差耦入第二节点J2，从而使驱动晶体管DTFT提供驱动电流。在实施例中，第一控制信号VG1为低电平，数据写入电路110将数据信号Vdata2提供给第一节点J1。存储电路120将数据信号Vdata2耦入第二节点J2。另外，耦入电路140将第二控制信号Vgl与所存储的第二控制信号Vgh之间的电压差耦入第二节点J2。驱动晶体管DTFT基于第一电源电压端VDD与第二节点J2的电压之间的电压差，提供驱动电流Id。

图6示出了根据本公开的另一实施例的用于驱动像素电路的方法的示意性流程图。该方法600适用于根据图2所示的像素电路200。与像素电路100相比，像素电路200包括第一复位电路160、第二复位电路170和发光控制电路180的像素电路。

在步骤610，在第一阶段，根据第三控制信号VG3，将第一复位电压Vini1提供给第二节点J2以对第二节点J2进行复位，并且将第二复位电压Vini1提供给第一节点J1以对第一节点J1进行复位。在实施例中，第三控制信号VG3为低电平，第一复位电路160将第一复位电压Vini1提供给第二节点J2，从而对第二节点J2的电压进行复位。除了对第二节点J2的电压进行复位，步骤610与步骤510的另一区别是：第二复位电路170替代数据写入电路110，对第一节点J1的电压进行复位。具体地，第三控制信号VG3为低电平，第二复位电路170将第二复位电压Vini2提供给第一节点J1，从而对第一节点J1的电压进行复位。

步骤620，在第二阶段，使驱动晶体管DTFT导通，存储驱动晶体管DTFT的阈值电压Vth，并且存储具有第一电平的第二控制信号Vgh。在实施例中，复位后的第一节点J1的电压使驱动晶体管DTFT导通，第二控制信号VG2为高电平，补偿电路130将第三节点J3的电压提供给第二节点J2，并因此存储驱动晶体管DTFT的阈值电压Vth。另外，耦入电路140存储具有第一电平的第二控制信号Vgh与第二节点J2的电压的电压差。

步骤630，在第三阶段，将具有数据电压的数据信号Vdata提供给第一节点J1，将具有数据信号Vdata耦入第二节点J2，并且将具有第二电平的第二控制信号Vgl与所存储第二控制信号Vgh之间的电压差耦入第二节点J2，从而使驱动晶体管DTFT提供驱动电流。在实施例中，第一控制信号VG1为低电平，数据写入电路110将数据信号Vdata提供给第一节点J1。存储电路120将数据信号Vdata耦入第二节点J2。另外，耦入电路140将第二控制信号Vgl与所存储的第二控制信号Vgh之间的电压差耦入第二节点J2。

在步骤640，在第四阶段，根据第四控制信号，发光控制电路180导通第三节点J3和发光器件150，并将驱动电流提供给发光器150件以驱动发光器件150进行发光。在实施例中，第四控制信号VG4为低电平，发光控制电路导通电三节点J3和发光器件150，从而使第一电源电压端VDD、驱动晶体管DTFT、发光器件150、以及第二电源电压端VSS经由发光控制电路180形成电流环路。驱动晶体管DTFT基于第一电源电压端VDD与第二节点J2的电压之间的电压差，提供驱动电流Id，例如，通过公式(6)计算的Id2。发光控制电路180将该驱动电流Id2提供给发光器件150，从而驱动该发光器件150进行发光。

本公开的实施例还提供了由像素电路构成的显示基板。图7示出了根据本公开的实施例的显示基板700的示意图。显示基板包括多条栅线和多条数据线。图7仅示意性地示出了两条栅线和两条数据线。显示基板700包括用于第n行像素的栅线Scan/n和用于第n+1行像素的栅线Scan/n+1。显示基板700还包括用于第m列像素的数据线SD/m和用于第m+1列像素的数据线SD/m+1。在实施例中，显示基板700可包括被排列成阵列状的多个像素电路。任意一个或多个像素电路可以采用本公开的实施例提供的像素电路100或像素电路200的结构或其变型。图7仅示意性地示出了四个像素电路100或像素电路200，分别是第n行第m列的像素电路(n,m)，第n行第m+1列的像素电路(n,m+1)，第n+1行第m列的像素电路(n+1,m)以及第n+1行第m+1列的像素电路(n+1,m+1)。每条栅线连接到对应的像素电路100或像素电路200的第一控制端G1，每条数据线连接到对应的像素电路100或像素电路200的数据信号输入端Data。如图7所示，栅线Scan/n与像素电路(n,m)和像素电路(n,m+1)的第一控制端G1耦接，以向其提供对应的第一控制信号VG1。栅线Scan/n+1与像素电路(n+1,m)和像素电路(n+1,m+1)的第一控制端G1耦接，以向其提供对应的第一控制信号VG1。数据线SD/m与像素电路(n,m)和像素电路(n+1,m)的数据信号输入端Data耦接，以向其提供对应的数据信号Vdata。数据线SD/m+1与像素电路(n,m+1)和像素电路(n+1,m+1)的数据信号输入端Data耦接，以向其提供对应的数据信号Vdata。

本公开的实施例还提供了由显示基板构成的显示装置。图8示出了根据本公开的实施例的显示装置800的示意图。如图8所示，显示装置800包括图7所示的显示基板700。在实施例中，显示装置可以为液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本领域技术人员可以理解，以上各步骤虽然按顺序描述，但并不构成对方法顺序的限定，本公开的实施例也可以以任何其它合适顺序实施。

以上对本公开的若干实施方式进行了详细描述，但本公开的保护范围并不限于此。显然，对于本领域的普通技术人员来说，在不脱离本公开的精神和范围的情况下，可以对本公开的实施例进行各种修改、替换或变形。本公开的保护范围由所附权利要求限定。