一种具有高互连密度硅通孔的封装结构及其形成方法

技术领域

本发明涉及半导体封装技术领域，尤其涉及一种具有高互连密度硅通孔的封装结构及其形成方法。

背景技术

随着集成电路的飞快发展，电子产品朝着小型化、高集成度、高性能的方向发展，传统的封装形式已经越来越难以满足要求。硅通孔(TSV)技术作为现代最先进的封装技术，广泛的应用于微电子领域。TSV互连提供了超越“摩尔定律”的思路，近年来得到飞速发展，具有低功耗、高电性能、更小的封装尺寸等特点。

一般通过增加TSV的数量来获得更大的互连密度，以更好地满足电子产品的小型化、高集成度及高性能需求。由于TSV内导电金属和硅的热膨胀系数不一致，通过增加TSV数量增加垂直互连的密度方法存在极限，在封装结构中设置过多的TSV，会使多个TSV之间的Si被挤裂而带来稳定性问题。

发明内容

本发明的任务是提供一种具有高互连密度硅通孔的封装结构及其形成方法，在封装结构中设置具有绝缘介质层-导电介质层-绝缘介质层-导电介质层结构的高互连密度硅通孔，能够获得更高的垂直互联密度，且不需要设置过多的硅通孔，避免了设置过多的硅通孔导致的多个硅通孔之间的Si被挤裂而带来稳定性问题。

在本发明的第一方面，针对现有技术中存在的问题，本发明提供一种具有高互连密度硅通孔的封装结构，包括：

衬底；

高互连密度硅通孔，其位于所述衬底中，所述高互连密度硅通孔包括：

通孔，其位于所述衬底中；

第一电隔离结构，其布置在所述通孔的内壁；

第二电隔离结构，其布置在所述通孔的中部；

第三绝缘介质层，其位于所述衬底的正面；

第一重布线层，其位于所述第三绝缘介质层中，并与所述高互连密度硅通孔电连接；

第一焊盘，其布置在所述第一重布线层上；

第一凸点，其布置在所述第一焊盘上；

芯片，其布置在所述第一凸点上；

塑封层，其塑封所述芯片；

第四绝缘介质层，其位于所述衬底的背面；

第二重布线层，其位于所述第四绝缘介质层中，并与所述高互连密度硅通孔电连接；

第二焊盘，其布置在所述第二重布线层上；以及

第二凸点，其布置在所述第二焊盘上。

在本发明的一个实施例中，所述第一电隔离结构包括：

第一绝缘介质层，其布置在所述通孔的内壁；以及

第一导电介质层，其覆盖所述第一绝缘介质层。

在本发明的一个实施例中，所述第二电隔离结构包括：

第二绝缘介质层，其覆盖所述第一导电介质层；以及

第二导电介质层，其填充所述通孔。

在本发明的一个实施例中，所述第一重布线层与所述第一导电介质层和所述第二导电介质层电连接；和/或

所述第二重布线层与所述第一导电介质层和所述第二导电介质层电连接。

在本发明的第二方面，本发明提供一种具有高互连密度硅通孔的封装结构的形成方法，其特征在于，包括：

在衬底的正面形成通孔；

在衬底的正面及通孔的内壁和底部布置第一绝缘介质层；

在第一绝缘介质层上布置第一导电介质层，并进行退火处理；

去除位于衬底正面的第一绝缘介质层和第一导电介质层；

在衬底的正面和位于通孔内的第一导电介质层上布置第二绝缘介质层；

在第二绝缘介质层上布置第二导电介质层，并进行退火处理；

去除位于衬底正面的第二绝缘介质层和第二导电介质层，得到高互连密度硅通孔结构；

在衬底的正面布置第三绝缘介质层和位于第三绝缘介质层中的第一重布线层和第一焊盘，并在第一焊盘上布置第一凸点；

在第一凸点上布置芯片，并塑封芯片形成塑封层，然后减薄塑封层露出芯片的背面；

减薄衬底的背面，并去除位于通孔底部的第一绝缘介质层、第一导电介质层和第二导电介质层，使第一导电介质层和第二导电介质层露出；

在衬底的背面布置第四绝缘介质层和位于第四绝缘介质层中的第二重布线层和第二焊盘，并在第二焊盘上布置第二凸点。

在本发明的一个实施例中，所述高互连密度硅通孔包括：

通孔；

第一电隔离结构，其布置在所述通孔的内壁；以及

第二电隔离结构，其布置在所述通孔的中部。

在本发明的一个实施例中，所述第一电隔离结构包括：

第一绝缘介质层，其布置在所述通孔的内壁；以及

第一导电介质层，其覆盖所述第一绝缘介质层。

在本发明的一个实施例中，所述第二电隔离结构包括：

第二绝缘介质层，其覆盖所述第一导电介质层；以及

第二导电介质层，其填充所述通孔。

在本发明的一个实施例中，所述第一重布线层与所述第一导电介质层和所述第二导电介质层电连接；和/或

所述第二重布线层与所述第一导电介质层和所述第二导电介质层电连接。

本发明至少具有下列有益效果：本发明公开的一种具有高互连密度硅通孔的封装结构及其形成方法，通过在封装结构中设置具有绝缘介质层-导电介质层-绝缘介质层-导电介质层结构的高互连密度硅通孔，这种两部分电隔离结构分别具有独立的垂直互连能力，其理论垂直互联密度是传统硅通孔结构的2倍，能够获得更高的垂直互联密度，且不需要设置过多的硅通孔，避免了设置过多的硅通孔导致的多个硅通孔之间的Si被挤裂而带来稳定性问题，而且该高互连密度硅通孔的成型方式适配现有的工艺和技术。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出了根据本发明一个实施例的一种具有高互连密度硅通孔的封装结构示意图；

图2A至图2K示出了根据本发明一个实施例的形成具有高互连密度硅通孔的封装结构的过程剖面图。

具体实施方式

应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。

在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。

在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。

在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。

在此还应当指出，在本发明的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。

在此还应当指出，在本发明的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是明示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为明示或暗示相对重要性。

另外，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。

图1示出了根据本发明一个实施例的一种具有高互连密度硅通孔的封装结构示意图。

如图1所示，一种具有高互连密度硅通孔的封装结构包括衬底101、高互连密度硅通孔、第三绝缘介质层106、第一重布线层107、第一焊盘108、第一凸点109、芯片110、塑封层111、第四绝缘介质层112、第二重布线层113、第二焊盘114以及第二凸点115。

衬底101可包括多种多样的半导体材料、如硅、锗、砷化镓、磷化铟等。可替代地，衬底也可由电学非导电材料、如玻璃、塑料、或蓝宝石晶片制成。

高互连密度硅通孔位于衬底101中，是一种两部分电隔离结构，其包括通孔、第一电隔离结构和第二电隔离结构。第一电隔离结构布置在通孔的内壁，第二电隔离结构布置在通孔的中部。第一电隔离结构和第二电隔离结构分别具有独立的垂直互连能力。第一电隔离结构包括第一绝缘介质层102和第一导电介质层103。第二电隔离结构包括第二绝缘介质层104和第二导电介质层105。第一绝缘介质层102布置在通孔的内壁；第一导电介质层103覆盖第一绝缘介质层102；第二绝缘介质层104覆盖第一导电介质层103；第二导电介质层105填充通孔。从通孔的内壁至通孔的中心依次是第一绝缘介质层102、第一导电介质层103、第二绝缘介质层104以及第二导电介质层105。

第三绝缘介质层106位于衬底101的正面。

第一重布线层107位于第三绝缘介质层106中，并与第一导电介质层103、第二导电介质层105电连接。

第一焊盘108布置在第一重布线层107上。第一焊盘108位于第三绝缘介质层106中，并有部分露出第三绝缘介质层106。

第一凸点109布置在第一焊盘108上。

芯片110倒装在第一凸点109上。

塑封层111塑封芯片110。

第四绝缘介质层112位于衬底101的背面。

第一绝缘介质层102、第二绝缘介质层104、第三绝缘介质层106和第四绝缘介质层112可以是氧化硅、氮氧硅、硼硅酸盐玻璃、硅酸磷玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟化玻璃硅酸盐玻璃(FSG)、low-K介质等无机材料；也可以为聚酰亚胺、感光型环氧树脂、阻焊油墨、绿漆、干膜、感光型增层材料、BCB(双苯环丁烯树脂)或者PBO(苯基苯并二恶唑树脂)等有机材料。

第二重布线层113位于第四绝缘介质层112中，并与第一导电介质层103、第二导电介质层105电连接。

第二焊盘114布置在第二重布线层113上。第二焊盘114位于第四绝缘介质层112中，并有部分露出第四绝缘介质层112。

第二凸点115布置在第二焊盘114上。

图2A至图2K示出了根据本发明一个实施例的形成具有高互连密度硅通孔的封装结构的过程剖面图。

一种具有高互连密度硅通孔的封装结构的形成方法包括：

步骤1，如图2A所示，在衬底201的正面形成通孔202。通过干法刻蚀或湿法刻蚀在衬底201的正面形成通孔202。

步骤2，如图2B所示，在衬底201的正面及通孔202的内壁和底部布置第一绝缘介质层203。

步骤3，如图2C所示，在第一绝缘介质层203上布置第一导电介质层204，并进行退火处理。

步骤4，如图2D所示，去除位于衬底201正面的第一绝缘介质层和第一导电介质层。

步骤5，如图2E所示，在衬底201的正面和位于通孔202内的第一导电介质层204上布置第二绝缘介质层205。

步骤6，如图2F所示，在第二绝缘介质层205上布置第二导电介质层206，并进行退火处理。

步骤7，如图2G所示，去除位于衬底201正面的第二绝缘介质层和第二导电介质层，得到高互连密度硅通孔结构。高互连密度硅通孔结构包括通孔202及位于通孔202中的第一绝缘介质层203、第一导电介质层204、第一绝缘介质层205和第二导电介质层206。从通孔的内壁至通孔的中心依次是第一绝缘介质层203、第一导电介质层204、第二绝缘介质层205以及第二导电介质层206。第一绝缘介质层203和第一导电介质层204构成第一电隔离结构。第二绝缘介质层205和第二导电介质层206构成第二电隔离结构。第一电隔离结构和第二电隔离结构分别具有独立的垂直互连能力。

步骤8，如图2H所示，在衬底201的正面布置第三绝缘介质层207和位于第三绝缘介质层207中的第一重布线层208和第一焊盘209，并在第一焊盘209上布置第一凸点210。第一焊盘209的表面露出第三绝缘介质层207。第一重布线层208与第一导电介质层204、第二导电介质层206电连接。布置第一重布线层208时，先在衬底201的正面布置第三绝缘介质层207，然后刻蚀第三绝缘介质层207形成线路图形，再电镀金属填充线路图形形成第一重布线层。布置第一焊盘209的方法与布置第一重布线层208的方法相同。通过植球工艺将第一凸点210布置在第一焊盘209上。

步骤9，如图2I所示，在第一凸点210上布置芯片211，然后塑封芯片211形成塑封层212，并减薄塑封层212露出芯片211的背面。芯片211通过倒装芯片的方式布置在第一凸点210上。

步骤10，如图2J所示，减薄衬底201的背面，并去除位于通孔202底部的第一绝缘介质层205、第一导电介质层204和第二导电介质层206，使第一导电介质层204和第二导电介质层206露出。

步骤11，如图2K所示，在衬底201的背面布置第四绝缘介质层213和位于第四绝缘介质层213中的第二重布线层214和第二焊盘215，并在第二焊盘215上布置第二凸点216。第二焊盘215的表面露出第四绝缘介质层213。第二重布线层214与第一导电介质层204、第二导电介质层206电连接。布置第二重布线层214时，先在衬底201的背面布置第四绝缘介质层213，然后刻蚀第四绝缘介质层213形成线路图形，再电镀金属填充线路图形形成第二重布线层。布置第二焊盘215的方法与布置第二重布线层214的方法相同。通过植球工艺将第二凸点216布置在第二焊盘215上。

本发明至少具有下列有益效果：本发明公开的一种具有高互连密度硅通孔的封装结构及其形成方法，通过在封装结构中设置具有绝缘介质层-导电介质层-绝缘介质层-导电介质层结构的高互连密度硅通孔，这种两部分电隔离结构分别具有独立的垂直互连能力，其理论垂直互联密度是传统硅通孔结构的2倍，能够获得更高的垂直互联密度，且不需要设置过多的硅通孔，避免了设置过多的硅通孔导致的多个硅通孔之间的Si被挤裂而带来稳定性问题，而且该高互连密度硅通孔的成型方式适配现有的工艺和技术。

虽然本发明的一些实施方式已经在本申请文件中予以了描述，但是本领域技术人员能够理解，这些实施方式仅仅是作为示例示出的。本领域技术人员在本发明的教导下可以想到众多的变型方案、替代方案和改进方案而不超出本发明的范围。所附权利要求书旨在限定本发明的范围，并借此涵盖这些权利要求本身及其等同变换的范围内的方法和结构。