膜上芯片封装

相关申请的交叉引用

本申请要求于2021年8月2日在韩国知识产权局提交的韩国专利申请No.10-2021-0101525的优先权，并在此通过引用完整地并入其公开内容。

技术领域

与示例实施例一致的方法、装置及系统涉及膜上芯片封装和包括该膜上芯片封装的显示设备，更具体地，涉及在其上安装显示驱动集成电路的膜上芯片封装及包括该膜上芯片封装的显示设备。

背景技术

膜上芯片(COF)封装包括半导体芯片，例如安装在膜基板上的显示驱动集成电路。在COF封装中，半导体芯片可以通过凸块结构电连接到膜基板的引线。因为显示设备最近已经小型化，所以需要用于在以精细的间距布置膜基板的引线的同时改善凸块结构与引线之间的电连接的可靠性的技术。

发明内容

一个或多个示例实施例提供了具有改善的可靠性的膜上芯片封装。

一个或多个示例实施例还提供了一种包括具有改善的电气连接可靠性的膜上芯片封装的显示设备。

根据示例实施例的一方面，一种膜上芯片封装包括：膜基板，具有基膜、在所述基膜上沿第一方向延伸的导电焊盘、以及从所述导电焊盘延伸的导电线图案；半导体芯片，设置在所述膜基板上；以及凸块结构，设置在所述半导体芯片与所述导电焊盘之间。所述凸块结构的第一外周壁和第二外周壁沿所述第一方向延伸并限定沟槽，所述导电焊盘的一部分设置在所述沟槽中，并且所述导电焊盘与所述第一外周壁和所述第二外周壁中的至少一个间隔开。

根据示例实施例的一方面，一种膜上芯片封装包括：膜基板，包括基膜、在所述基膜上沿第一方向延伸的导电焊盘、以及从所述导电焊盘延伸的导电线图案；设置在所述膜基板上的半导体芯片，所述半导体芯片包括衬底、设置在所述衬底上的芯片焊盘和钝化层，所述钝化层设置在所述芯片焊盘的一部分上并限定显露所述芯片焊盘的开口；以及凸块结构，设置在所述半导体芯片与所述导电焊盘之间并通过所述钝化层中的所述开口连接到所述芯片焊盘。所述凸块结构的第一外周壁和第二外周壁沿所述第一方向延伸并且限定沟槽，所述导电焊盘的一部分设置在所述沟槽中，所述导电焊盘在所述第一方向上延伸超过所述凸块结构的第一边沿和第二边沿，所述沟槽在所述第一方向上的长度大于所述沟槽在与所述第一方向垂直的第二方向上的宽度，所述开口在所述第一方向上的第一宽度大于所述开口在所述第二方向上的第二宽度，并且所述沟槽在所述第二方向上的宽度大于所述导电焊盘在所述第二方向上的宽度。

根据示例实施例的一方面，一种膜上芯片封装包括：膜基板，包括基膜、在所述基膜上沿第一方向延伸的导电焊盘、以及从所述导电焊盘延伸的导电线图案；半导体芯片，设置在所述膜基板上；以及凸块结构，设置在所述半导体芯片与所述导电焊盘之间。所述导电焊盘的第一外周壁和第二外周壁沿所述第一方向延伸并限定沟槽，所述凸块结构的一部分设置在所述沟槽中，并且所述凸块结构与所述第一外周壁和所述第二外周壁中的至少一个间隔开。

附图说明

根据结合附图给出的以下具体实施方式，将更清楚地理解上述和其他方面、特征和优点，在附图中：

图1是示出根据示例实施例的膜上芯片封装的平面图；

图2是根据示例实施例的膜上芯片封装的截面图；

图3是示出根据示例实施例的半导体芯片、凸块结构和导电焊盘的分离透视图；

图4是示意性地示出根据示例实施例的凸块结构和导电焊盘的布局图；

图5是示意性地示出根据示例实施例的凸块结构和导电焊盘的布局图；

图6是示出根据示例实施例的膜上芯片封装的一部分的截面图；

图7是示出根据示例实施例的膜上芯片封装的一部分的截面图；

图8是示意性地示出根据示例实施例的膜上芯片封装中包含的凸块结构和导电焊盘的布局图；

图9是示意性地示出根据示例实施例的膜上芯片封装中包括的凸块结构和导电焊盘的布局图；

图10是示出根据示例实施例的膜上芯片封装的一部分的截面图；

图11是示意性地示出根据示例实施例的凸块结构和导电焊盘的布局图；

图12A、图12B、图12C、图12D和图12E是示出形成根据示例实施例的凸块结构的方法的截面图；

图13A和图13B是示出根据示例实施例的制造膜上芯片的方法的示意图；以及

图14是示出根据示例实施例的显示设备的透视图。

具体实施方式

在下文中，参考附图来详细描述示例实施例。对于附图上的相同的组件，使用相同的附图标记，并且将省略其冗余描述。将理解的是，当一元件或层被称为在另一元件或层“上”、“连接到”或“耦接到”另一元件或层时，其可以直接在该另一元件或层上、直接连接到或耦接到该另一元件或层，或者可以存在中间元件或层。相反，当一元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接耦接到”另一元件或层时，不存在中间元件或层。如本文中所使用的术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。诸如“…中的至少一个”的表述当在元件列表之前时修饰整个元件列表，而不是修饰列表中的单独元件。例如，表述“a、b和c中的至少一个”应该理解为仅包括a、仅包括b、仅包括c、包括a和b两者、包括a和c两者、包括b和c二者、或包括a、b和c的全部。

图1是示出根据示例实施例的膜上芯片封装10的平面图。图2是沿线II-II’截取的图1的膜上芯片封装10的截面图。图3是示出图1的半导体芯片200、凸块结构300和导电焊盘130的分解透视图。图4和图5是分别示意性地示出凸块结构300和导电焊盘130的布局图。

参考图1至图5，膜上芯片封装10可以包括膜基板100、半导体芯片200和凸块结构300。

膜基板100可以包括基膜110、导电线图案120和导电焊盘130。

基膜110可以是包括聚酰亚胺的柔性膜，聚酰亚胺是具有极好的耐热性和极好的耐用性的材料。然而，基膜110的材料不限于此，并且基膜110可以包括例如环氧基树脂、丙烯酸、聚醚腈、聚醚砜、聚对苯二甲酸乙二酯、聚萘二甲酸乙二酯中的至少一种。

基膜110可以包括电路区111和穿孔(PF)区112。电路区111可以包括在其中安装半导体芯片200的芯片安装区115。PF区112可以设置在基膜110的两侧端部上。

在下文中，与基膜110的芯片安装区115的上表面平行的方向被定义为水平方向(例如，X方向和/或Y方向)，并且与基膜110的芯片安装区115的上表面垂直的方向被定义为竖直方向(例如，Z方向)。此外，在本说明书中，水平宽度指示水平方向(例如，X方向和/或Y方向)上的长度，并且竖直高度指示竖直方向(例如，Z方向)上的长度。

PF区112可以包括多个PF孔114。通过PF孔114，可以控制将基膜110卷到卷筒上和从卷筒释放基膜110。因为PF孔114的间距是恒定的，所以基膜110的长度可以由PF孔114的数量确定。基膜110的尺寸可以由安装在基膜110上的半导体芯片200的数量和尺寸、基膜110上形成的导电线图案120的布置等确定。可以在将膜上芯片封装10设置在设备(例如，图14的显示设备1000)上之前切割并移除PF区112。即，在膜上芯片封装10中，只有基膜110的电路区111可以设置在设备上。

导电焊盘130可以布置在基膜110的芯片安装区115上。导电焊盘130可以连接到导电线图案120。导电焊盘130设置为在竖直方向(例如，Z方向)上与半导体芯片200的芯片焊盘220交叠，并且可以通过凸块结构300电连接到半导体芯片200的芯片焊盘220。

在平面图中，导电焊盘130可以在基膜110的芯片安装区115上沿第一水平方向(例如，Y方向)延伸。例如，在平面图中，导电焊盘130可以在基膜110的芯片安装区115上沿直线延伸。导电焊盘130可以包括铜(Cu)、铝(Al)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钯(Pd)和焊料中的至少一种。

在示例实施例中，导电焊盘130是导电线图案120的一部分并且可以与导电线图案120一起形成。在其他示例实施例中，导电焊盘130可以通过与形成导电线图案120的工艺分离的工艺形成，并且可以具有与导电线图案120的材料和/或材料组成不同的材料和/或材料组成。在示例实施例中，导电焊盘130可以具有如下结构：包括锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钯(Pd)、焊料中的至少一种的电镀层设置在包括与导电线图案120的材料相同的材料的导体上。

在示例实施例中，导电焊盘130在第二水平方向(例如，X方向)上的水平宽度130W可以在约4微米(μm)与约8μm之间。例如，导电焊盘130在第二水平方向(例如，X方向)上的水平宽度130W可以是约6μm。

在示例实施例中，导电焊盘130的竖直高度130H可以在约6μm与约10μm之间。

在示例实施例中，两个相邻的导电焊盘130之间的间距130P可以是约20μm或更小。两个相邻的导电焊盘130之间的间距130P可以定义为在第二水平方向(例如，X方向)相邻的两个导电焊盘130的中心之间在第二水平方向(例如，X方向)上的距离。

导电线图案120可以在基膜110上延伸并且可以连接到导电焊盘130。例如，导电线图案120可以从导电焊盘130延伸到基膜110的边沿。

例如，导电线图案120可以包括铜(Cu)、铝(AL)等。例如，导电线图案120可以由铜箔或铝箔形成。在一些示例实施例中，可以通过借助使用诸如铸造、层压或电镀的工艺在基膜110上形成金属层并且对在基膜110上形成的金属层进行图案化来形成导电线图案120。

在示例实施例中，导电线图案120的水平宽度120W可以大于导电焊盘130的水平宽度130W。在示例实施例中，导电线图案120的水平宽度120W可以比导电焊盘130的水平宽度130W大2μm或更多。例如，导电线图案120的水平宽度120W与导电焊盘130的水平宽度130W之间的差可以在约2μm与约5μm之间。

在示例实施例中，导电线图案120的竖直高度可以与导电焊盘130的竖直高度130H基本相同或类似。

膜基板100还可以包括设置在基膜110上的绝缘保护层。绝缘保护层可以设置在基膜110和导电线图案120上，并且例如可以覆盖两者。绝缘保护层设置在导电线图案120上，以防止导电线图案120被外部环境物理和/或化学损坏。绝缘保护层可以形成为不没置在导电焊盘130上。在一些示例实施例中，绝缘保护层可以包括阻焊剂或干膜抗蚀剂。在一些示例实施例中，绝缘保护层可以包括氧化硅和/或氮化硅。

此外，填充在半导体芯片200与基膜110之间的间隙中的底部填充材料层可以设置在基膜110的芯片安装区115上。底部填充材料层可以设置在凸块结构300和导电焊盘130上。在一些示例实施例中，底部填充材料层可以由毛细底部填充工艺形成。底部填充材料层可以由例如环氧树脂形成。

半导体芯片200可以通过倒装芯片接合工艺安装在基膜110的芯片安装区115上。半导体芯片200可以包括用于驱动显示设备1000的显示驱动集成电路(DDI)。例如，半导体芯片200可以包括：源极驱动芯片，其使用由定时控制器发送的数据信号生成图像信号并向显示面板(例如，图14的显示面板500)输出图像信号。例如，半导体芯片200可以包括：栅极驱动芯片，其向显示面板500输出包括晶体管的导通/截止信号的扫描信号。然而，半导体芯片200的类型不限于此。例如，当膜上芯片封装10耦接到除了显示设备之外的电子设备时，半导体芯片200可以包括用于驱动对应电子设备的芯片。

为了便于说明，图1中示出了一个半导体芯片200，但是半导体芯片200的数量不限于此。例如，根据显示设备1000的特性，源极驱动芯片的数量可以等于或大于栅极驱动芯片的数量。

半导体芯片200在平面图中可以具有矩形形式。例如，在平面图中，半导体芯片200可以具有在第一水平方向(例如，Y方向)上延伸的短边和在第二水平方向(例如，X方向)上延伸的长边。例如，半导体芯片200的长边的长度可以是短边的长度的约1.5倍或更多倍。

半导体芯片200可以包括衬底210、多个芯片焊盘220和钝化层230。

衬底210是半导体衬底并且可以包括彼此相对的下表面和上表面。衬底210的下表面是面对膜基板100的表面，并且可以是衬底210的有源表面。衬底210的上表面可以是衬底210的无源表面。衬底210可以是包括单晶硅、多晶硅或非晶硅的硅(Si)晶片。备选地，衬底210可以包括诸如锗(Ge)的半导体元素或诸如碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)和磷化铟(InP)的化合物半导体。衬底210可以具有绝缘体上硅(SOI)结构。在一些示例实施例中，衬底210可以包括导电区，例如掺杂有杂质的阱或掺杂有杂质的结构。另外，衬底210可以具有各种元件隔离器件，例如浅沟槽隔离(STI)结构。

半导体芯片200的多个芯片焊盘220可以设置在衬底210的有源表面上。半导体芯片200的多个芯片焊盘220中的至少一个可以用作输入端，并且半导体芯片200的多个芯片焊盘220中的至少一个可以用作输出端。

钝化层230可以设置在衬底210的一个表面和芯片焊盘220的一部分上。钝化层230可以包括用于显露芯片焊盘220的开口240。在示例实施例中，钝化层230可以由无机绝缘层或有机绝缘层形成。例如，钝化层230可以包括氧化硅和/或氮化硅。例如，钝化层230可以包括由能够进行光刻工艺的可光成像介电(PID)材料制成的绝缘材料。例如，钝化层230可以包括光敏聚酰亚胺。

凸块结构300可以设置在半导体芯片200与膜基板100之间。凸块结构300的上部可以填充钝化层230中的开口240的至少一部分，并且可以通过钝化层230中的开口240连接到半导体芯片200的芯片焊盘220。凸块结构300的下部可以连接到膜基板100的导电焊盘130。因为凸块结构300耦接到半导体芯片200的芯片焊盘220和膜基板100的导电焊盘130，半导体芯片200可以安装在膜基板100上。

半导体芯片200可以通过凸块结构300从外部接收用于操作半导体芯片200的控制信号、电力信号和接地信号中的至少一种。半导体芯片200可以通过凸块结构300从外部接收指示要存储在半导体芯片200中的数据的数据信号。半导体芯片200可以通过凸块结构300向外部提供指示存储在半导体芯片200中的数据的数据信号。

在示例实施例中，凸块结构300可以包括下金属层310和柱状层320。

下金属层310可以连接到钝化层230和半导体芯片200的芯片焊盘220。下金属层310可以沿着钝化层230的表面和芯片焊盘220的通过钝化层230中的开口240暴露的表面共形地延伸。下金属层310可以是用于形成柱状层320的种子层和/或粘合层。可以包括例如铬(Cr)、钨(W)、钛(Ti)、铜(Cu)、镍(Ni)、铝(Al)、钯(Pd)、金(Au)或其组合的下金属层310。

下金属层310可以是一个金属层并且可以是包括多个金属层的堆叠结构。例如，下金属层310可以包括在半导体芯片200的芯片焊盘220上顺序堆叠的第一金属层和第二金属层。第一金属层可以用作用于将柱状层320稳定地附接到芯片焊盘220和/或钝化层230的粘合层，并且可以包括对第一钝化层230具有极好的粘合特性的金属材料。例如，第一金属层可以包括钛(Ti)、钛-钨(Ti-W)、铬(CR)和铝(Al)中的至少一种。第二金属层可以用作用于形成柱状层320的种子层。第二金属层可以包括镍(Ni)、铜(Cu)、铝(Al)中的至少一种。

柱状层320可以设置在下金属层310上。柱状层320可以具有基本四角柱形式。柱状层320的侧壁可以是基本平坦的。柱状层320可以包括金(Au)、铜(Cu)、镍(Ni)、钯(Pd)、铂(Pt)或其组合。在示例实施例中，柱状层320可以由金(Au)形成。

凸块结构300可以沿着导电焊盘130延伸。例如，凸块结构300和导电焊盘130可以在第一水平方向(例如，Y方向)上延伸，并且导电焊盘130可以从凸块结构300的一侧391到另一侧393连续地连接到凸块结构300。

凸块结构300在平面图中可以具有矩形形式。例如，在平面图中，凸块结构300可以具有在第一水平方向(例如，Y方向)上延伸的长边和在第二水平方向(例如，X方向)上延伸的短边。

在示例实施例中，导电焊盘130在第一水平方向(例如，Y方向)上延伸的长度130L可以大于凸块结构300在第一水平方向(例如，Y方向)上的长度300L。在示例实施例中，导电焊盘130可以从凸块结构300的一侧391和另一侧393中的每一侧向外突出。

在示例实施例中，凸块结构300在第一水平方向(例如，Y方向)上的长度300L可以在约30μm与约50μm之间。

在示例实施例中，凸块结构300在第二水平方向(例如，X方向)上的水平宽度300W可以在约10μm与约18μm之间。在示例实施例中，凸块结构300在第二水平方向(例如，X方向)上的水平宽度300W可以大于导电焊盘130在第二水平方向(例如，X方向)上的水平宽度130W。

在示例实施例中，凸块结构300的竖直高度300H可以在约9μm与约15μm之间。凸块结构300的竖直高度300H可以指示基于钝化层230的表面测量的凸块结构300在竖直方向(例如，Z方向)上的高度。在示例实施例中，凸块结构300的竖直高度300H可以大于导电焊盘130的竖直高度130H。

凸块结构300可以限定容纳导电焊盘130的一部分的沟槽330。沟槽330可以在第一水平方向(例如，Y方向)上从凸块结构300的一侧391延伸到另一侧393。导电焊盘130可以从凸块结构300的一侧391到另一侧393连续地连接到凸块结构300的用于限定沟槽330的表面。

凸块结构300可以包括彼此间隔开的第一外周壁341和第二外周壁343，其中沟槽330位于其间。沟槽330可以由第一外周壁341和第二外周壁343限定。第一外周壁341和第二外周壁343可以均是柱状层320的一部分。第一外周壁341可以沿着凸块结构300的下表面的边沿从凸块结构300的一侧391延伸到另一侧393，并且第二外周壁343可以沿着凸块结构300的下表面的另一边沿从凸块结构300的一侧391延伸到另一侧393。

当半导体芯片200以倒装芯片法安装在膜基板100上时，凸块结构300附接到半导体芯片200，并且可以执行用于接合凸块结构300和导电焊盘130的热压接合工艺。在有关的设备中，当执行热压接合工艺时，可以出现导电焊盘沿着凸块结构的表面移动的滑移现象，并且导电焊盘与凸块结构之间的连接的可靠性可能由于滑移现象而变差。

根据示例实施例，因为导电焊盘130的一部分被凸块结构300的沟槽330容纳，所以当执行热压接合工艺时，可以防止和抑制导电焊盘130与凸块结构300之间的滑移现象。例如，即使当在执行热压接合工艺的同时导电焊盘130沿着凸块结构300的表面滑动时，导电焊盘130的滑动范围也可以被第一外周壁341和第二外周壁343限制。因为当在执行热压接合工艺时可以防止和抑制导电焊盘130与凸块结构300之间的滑移现象，所以可以改善导电焊盘130与凸块结构300之间的连接的可靠性，并且最终可以改善膜上芯片封装10的可靠性。

在示例实施例中，沟槽330的竖直高度330H可以在约0.2μm与约2μm之间。如果沟槽330的竖直高度330H小于0.2μm，则可能在执行热压接合工艺时难以充分抑制导电焊盘130与凸块结构300之间的滑移现象。如果沟槽330的竖直高度330H大于2μm，则凸块结构300的结构稳定性可能变差。

在示例实施例中，沟槽330在第二水平方向(例如，X方向)上的水平宽度330W可以大于导电焊盘130在第二水平方向(例如，X方向)上的水平宽度130W。例如，沟槽330在第二水平方向(例如，X方向)上的水平宽度330W可以是导电焊盘130在第二水平方向(例如，X方向)上的水平宽度130W的约1.5倍到2.5倍。例如，沟槽330在第二水平方向(例如，X方向)上的水平宽度330W可以在约8μm与约16μm之间。

因为沟槽330在第二水平方向(例如，X方向)上的水平宽度330W大于导电焊盘130在第二水平方向(例如，X方向)上的水平宽度130W，所以导电焊盘130可以与第一外周壁341和第二外周壁343中的至少一个间隔开。在示例实施例中，如图4所示，导电焊盘130可以与第一外周壁341和第二外周壁343两者间隔开。在示例实施例中，如图5所示，导电焊盘130可以仅与第一外周壁341和第二外周壁343中的一个外周壁接触，并且可以与第一外周壁341和第二外周壁343中的另一外周壁间隔开。

在平面图中，凸块结构300的沟槽330可以与钝化层230的开口240交叠。凸块结构300可以通过电镀工艺在半导体芯片200上形成，并且凸块结构300的上部可以形成为填充钝化层230的开口240。在这个情况下，沟槽330可以在凸块结构300的下部中形成，该下部与凸块结构300的形成在钝化层230的开口240中的上部相对应。

在示例实施例中，钝化层230的开口240的平面形式可以与凸块结构300的平面形式或凸块结构300的沟槽330的平面形式类似。在平面图中，钝化层230的开口240可以具有矩形形式。例如，在平面图中，钝化层230的开口240可以具有在第一水平方向(例如，Y方向)上延伸的长边和在第二水平方向(例如，X方向)上延伸的短边。即，钝化层230的开口240在第一水平方向(例如，Y方向)上的长度240L可以大于钝化层230的开口240在第二水平方向(例如，X方向)上的水平宽度240W。

在示例实施例中，钝化层230的开口240在第一水平方向(例如，Y方向)上的长度240L可以等于或小于沟槽330在第一水平方向(例如，Y方向)上的长度。在示例实施例中，钝化层230的开口240在第二水平方向(例如，X方向)上的水平宽度240W可以等于或小于沟槽330在第二水平方向(例如，X方向)上的水平宽度330W。

在示例实施例中，为了调整凸块结构300的沟槽330的尺寸，可以调整钝化层230的开口240的尺寸。

在示例实施例中，为了调整沟槽330在第二水平方向(例如，X方向)上的水平宽度330W，可以调整钝化层230的开口240在第二水平方向(例如，X方向)上的水平宽度240W。例如，通过增大钝化层230的开口240在第二水平方向(例如，X方向)上的水平宽度240W，可以增大沟槽330在第二水平方向(例如，X方向)上的水平宽度330W。

在示例实施例中，为了调整沟槽330在第一水平方向(例如，Y方向)上的长度，可以调整钝化层230的开口240在第一水平方向(例如，Y方向)上的长度240L。例如，通过增大钝化层230的开口240在第一水平方向(例如，Y方向)上的长度240L，可以增大沟槽330在第一水平方向(例如，Y方向)上的长度。

在示例实施例中，为了调整沟槽330的竖直高度330H，可以调整钝化层230的厚度和钝化层230的开口240的竖直高度240H。例如，通过增大钝化层230的开口240的竖直高度240H，可以增大沟槽330的竖直高度330H。

在示例实施例中，为了调整凸块结构300的沟槽330的形式和大小，还可以执行去除凸块结构300的一部分的凸块调节工艺。

图6是示出根据示例实施例的膜上芯片封装11的一部分的截面图。

在图6中，示出了膜上芯片封装11的与根据图1的II-II‘线的截取区域相对应的部分。在下文中，描述图6所示的膜上芯片封装11，重点集中在与参考图1至图5描述的膜上芯片封装10的差异。

参考图6以及图1，导电焊盘130a可以包括核心导电层131和设置在核心导电层131上的第一导电覆盖层133。第一导电覆盖层133可以设置在核心导电层131与凸块结构300之间。

核心导电层131可以包括第一金属，并且第一导电覆盖层133可以包括与第一金属不同的第二金属。例如，核心导电层131可以包括铜(Cu)、铝(A1)和金(Au)中的至少一种。核心导电层131的材料和材料组成可以与导电线图案120相同。例如，第一导电覆盖层133可以包括锡(Sn)、镍(Ni)、铅(Pb)、钯(Pd)和焊料中的至少一种。例如，第一导电覆盖层133可以通过电镀法涂覆在核心导电层131的表面上，并且可以具有约0.5μm或更小的厚度。第一导电覆盖层133可以改善凸块结构300与导电焊盘130a之间的粘合。

图7是示出根据示例实施例的膜上芯片封装12的一部分的截面图。

在图7中，示出了膜上芯片封装12的与根据图1的II-II‘线的截取区域相对应的部分。在下文中，描述图7所示的膜上芯片封装12，重点集中在与参考图6描述的膜上芯片封装11的差异。

参考图7以及图1，凸块结构300a可以包括设置在柱状层320上的第二导电覆盖层350。第二导电覆盖层350可以设置在柱状层320与导电焊盘130a之间。当柱状层320包括第三金属时，第二导电覆盖层350可以包括与第三金属的金属不同的第四金属。例如，第二导电覆盖层350可以包括锡(Sn)、镍(Ni)、铅(Pb)、钯(Pd)和焊料中的至少一种。例如，第二导电覆盖层350可以通过电镀法涂覆在柱状层320的表面上，并且可以具有约0.5μm或更小的厚度。第二导电覆盖层350可以改善凸块结构300a与导电焊盘130a之间的粘合。

图8是示意性地示出根据示例实施例的膜上芯片封装中包括的凸块结构300b和导电焊盘130的布局图。

在下文中，描述图8所示的膜上芯片封装，重点集中在与参考图1至图5描述的膜上芯片封装10的差异。

参考图8，凸块结构300b可以包括与凸块结构300b的另一侧393相邻设置的第三外周壁345。第三外周壁345可以在第一外周壁341与第二外周壁343之间在第二水平方向(例如，X方向)上延伸。在这个情况下，沟槽330可以从凸块结构300b的一侧391延伸到与第三外周壁345相邻的点。此外，导电焊盘130从凸块结构300b的一侧391向外突出，但是不延伸超过凸块结构300b的另一侧393。

图9是示意性地示出根据示例实施例的膜上芯片封装中包括的凸块结构300c和导电焊盘130的布局图。

在下文中，描述图9所示的膜上芯片封装，重点集中在与参考图1至图5描述的膜上芯片封装10的差异。

参考图9，沟槽330a在第二水平方向(例如，X方向)上的水平宽度可以配置为沿着沟槽330a的第一水平方向(例如，Y方向)变化。

在示例实施例中，沟槽330a的在凸块结构300c的一侧391上的一端的水平宽度可以大于沟槽330a的在凸块结构300c的另一侧393上的另一端的水平宽度。

在示例实施例中，沟槽330a可以包括具有不同水平宽度的第一部分331和第二部分333。沟槽330a的第一部分331可以从凸块结构300c的一侧391延伸，并且沟槽330a的第二部分333可以从沟槽330a的第一部分331延伸到凸块结构300c的另一侧393。沟槽330a的第一部分331可以在第二水平方向(例如，X方向)上具有第一水平宽度，并且沟槽330a的第二部分333可以在第二水平方向(例如，X方向)上具有小于第一水平宽度的第二水平宽度。

在示例实施例中，沟槽330a的第一水平宽度可以在整个第一部分331是基本恒定的，并且沟槽330a的第二水平宽度可以在整个第二部分333上是基本恒定的。在其他示例实施例中，沟槽330a的水平宽度可以从凸块结构300c的一侧391向另一侧393逐渐变窄。在其他示例实施例中，沟槽330a的水平宽度可以从凸块结构300c的一侧391向另一侧393逐渐增大。

图10是示出根据示例实施例的膜上芯片封装13的一部分的截面图。图11是示意性地示出图10的凸块结构300d和导电焊盘130b的布局图。

在下文中，描述图10和图11所示的膜上芯片封装13，重点集中在与参考图1至图5描述的膜上芯片封装10的差异。

参考图10和图11以及图1，导电焊盘130b可以包括容纳凸块结构300d的一部分的沟槽137。导电焊盘130b的沟槽137可以在沿着导电焊盘130b的延伸方向的第一水平方向(例如，Y方向)上从导电焊盘130b的一侧191延伸到另一侧193。凸块结构300d可以连续地连接到导电焊盘130b的用于限定导电焊盘130b的沟槽137的表面。

导电焊盘130b可以包括彼此间隔开的第一外周壁135和第二外周壁136，其中沟槽137位于其间。导电焊盘130b的沟槽137可以由第一外周壁135和第二外周壁136限定。第一外周壁135和第二外周壁136可以均是导电焊盘130b的一部分。第一外周壁135可以沿着导电焊盘130b的上表面的边沿从导电焊盘130b的一侧191延伸到导电焊盘130b的另一侧193，并且第二外周壁136可以沿着导电焊盘130b的上表面的另一边沿从导电焊盘130b的一侧191延伸到另一侧193。

因为凸块结构300d的一部分被导电焊盘130b的沟槽137容纳，所以当执行热压接合工艺时，可以防止和抑制导电焊盘130b与凸块结构300d之间的滑移现象。例如，即使当在执行热压接合工艺的同时凸块结构300d沿着导电焊盘130b的表面滑动时，凸块结构300d的滑动范围也可以被导电焊盘130b的第一外周壁135和第二外周壁136限制。因为当在执行热压接合工艺时可以防止和抑制导电焊盘130b与凸块结构300d之间的滑移现象，所以可以改善导电焊盘130b与凸块结构300d之间的连接的可靠性，并且最终可以改善膜上芯片封装13的可靠性。

在示例实施例中，导电焊盘130b的沟槽137的竖直高度可以在约0.2μm与约2μm之间。如果导电焊盘130b的沟槽137的竖直高度小于约0.2μm，则当执行热压接合工艺时，可能难以充分抑制导电焊盘130b与凸块结构300d之间的滑移现象。如果导电焊盘130b的沟槽137的竖直高度大于约2μm，则导电焊盘130b的结构稳定性可能变差。

导电焊盘130b的沟槽137在第二水平方向(例如，X方向)上的水平宽度可以大于凸块结构300d在第二水平方向(例如，X方向)上的水平宽度。因为导电焊盘130b的沟槽137在第二水平方向(例如，X方向)上的水平宽度大于凸块结构300d在第二水平方向(例如，X方向)上的水平宽度，所以凸块结构300d可以与导电焊盘130b的第一外周壁135和第二外周壁136中的至少一个外周壁间隔开。在示例实施例中，凸块结构300d可以与导电焊盘130b的第一外周壁135和第二外周壁136两者间隔开。在示例实施例中，凸块结构300d可以仅与导电焊盘130b的第一外周壁135和第二外周壁136中的一个外周壁接触，并且可以与第一外周壁135和第二外周壁136中的另一外周壁间隔开。

图12A至图12E是示出根据示例实施例的形成凸块结构300的方法的截面图。

参考图12A，制备半导体芯片200。半导体芯片200可以包括：衬底210；衬底210上的芯片焊盘220；以及钝化层230，包括至少部分暴露芯片焊盘220的开口240。

参考图12B，在钝化层230和通过钝化层230中的开口240暴露的芯片焊盘220上形成下金属层310。下金属层310可以与钝化层230和通过钝化层230中的开口240暴露的芯片焊盘220共形。例如，下金属层310可以通过溅射工艺形成。

参考图12C，可以在钝化层230上形成掩模层710。掩模层710可以包括暴露钝化层230的一部分的掩模开口711。掩模层710可以包括光刻胶。例如，可以形成设置在钝化层230上的光刻胶材料层，并且可以在光刻胶材料层上执行图案化工艺，以形成在其中形成掩模开口711的掩模层710。掩模开口711可以限定在其中没置有通过后续工艺形成的柱状层(例如，图12D的320)的区域。在一些示例实施例中，掩模开口711在第二水平方向(例如，X方向)上的水平宽度可以大于沟槽(图12D的330)在第二水平方向(例如，X方向)上的水平宽度。

参考图12D，形成用于填充掩模层710的掩模开口711的部分的柱状层320。例如，可以通过将底部金属层310用作种子的电镀工艺来形成柱状层320。当形成柱状层320时，可以形成柱状层320的下部，以填充钝化层230中的开口240，并且可以在柱状层320上形成凹陷的沟槽330。

参考图12E以及图12D，可以去除掩模层710，并且可以去除下金属层310的由于去除掩模层710而暴露的部分。可以例如通过剥离工艺去除掩模层710。可以通过蚀刻工艺去除下金属层310的由于去除掩模层710而暴露的部分。

图13A和图13B是示出根据示例实施例的制造膜上芯片的方法的示意图。

参考图13A，将固定有半导体芯片200的接合头730设置在台阶720上方。台阶720具有设置在其上的膜基板100。半导体芯片200具有与之附接的凸块结构300。在凸块结构300中形成沟槽330。可以将接合头730设置为使附接到半导体芯片200的凸块结构300在竖直方向(例如，Z方向)上与膜基板100的导电焊盘130对准。台阶720可以支撑在台阶720的主表面上设置的膜基板100。例如，台阶720可以真空吸附膜基板100，以使膜基板100固定在台阶720的主表面上。接合头730可以真空吸附半导体芯片200，以使半导体芯片200固定在接合头730的下表面上。

参考图13B，执行热压接合工艺，以使凸块结构300和导电焊盘130彼此接合。接合头730可以下降到凸块结构300接触导电焊盘130为止。当凸块结构300和导电焊盘130接触时，可以施加热量和压力，以使凸块结构300接合到导电焊盘130。

根据示例实施例，因为凸块结构300包括容纳导电焊盘130的一部分的沟槽330，所以可以在热压接合工艺期间防止和抑制导电焊盘130与凸块结构300之间的滑移现象。因为可以在执行热压接合工艺时防止和抑制导电焊盘130与凸块结构300之间的滑移现象，可以改善导电焊盘130与接合结构之间的连接的可靠性，并且最终可以制造具有改善的可靠性的膜上芯片封装。

图14是示出根据示例实施例的显示设备1000的透视图。

参考图14，显示设备1000可以包括至少一个膜上芯片封装10、驱动印刷电路板400和显示面板500。

膜上芯片封装10可以包括膜基板100和安装在膜基板100上的半导体芯片200。在图14中，将膜上芯片封装10示出为参考图1至图5描述的膜上芯片封装。然而，膜上芯片封装10可以与参考图6至图11描述的膜上芯片封装11、12和13中的任意一个相对应。在图14中，一同参考图1至图5描述膜上芯片封装10。

在示例实施例中，一个膜上芯片封装10可以包括一个半导体芯片200。在其他示例实施例中，一个膜上芯片封装10可以包括不同类型的多个半导体芯片200。例如，不同类型的多个半导体芯片200可以包括源极驱动芯片和/或栅极驱动芯片。

膜上芯片封装10可以设置在要分别与其连接的驱动印刷电路板400与显示面板500之间。膜上芯片封装10可以接收从驱动印刷电路板400输出的信号并且向显示面板500发送信号。

可以将能够同时或顺序地对膜上芯片封装10施加电力和信号的一个或多个驱动电路芯片410安装在驱动印刷电路板400上。

显示面板500可以是例如液晶显示器(LCD)面板、发光二极管(LED)面板、有机LED(OLED)面板、等离子体显示面板(PDP)等。

膜上芯片封装10可以电连接到驱动印刷电路板400的驱动连接布线430和显示面板500的面板连接布线530中的每一个。

在示例实施例中，一个膜上芯片封装10可以连接在驱动印刷电路400与显示面板500之间。例如，当显示面板500提供具有小面积的屏幕(例如，移动电话)或支持比较低的分辨率时，显示设备1000可以包括单个膜上芯片封装10。

在其他示例实施例中，多个膜上芯片封装10可以连接在驱动印刷电路400与显示面板500之间。例如，当显示面板500提供具有大面积的屏幕(例如，电视)或支持比较高的分辨率时，显示设备1000可以包括多个膜上芯片封装10。

膜上芯片封装10可以仅连接到显示面板500的一侧。然而，示例实施例不限于此，并且一个或多个膜上芯片封装10可以连接到显示面板500的两个或更多个侧面中的每个侧面。

显示面板500可以包括透明基板510、在透明基板510上形成的图像区520和面板连接布线530。透明基板510可以是例如玻璃基板或柔性基板。图像区520的多个像素可以连接到多个对应的面板连接布线530，并且可以取决于由安装在膜上芯片封装10上的半导体芯片200提供的信号进行操作。

膜上芯片封装10可以具有在一端形成的输入焊盘和在另一端形成的输出焊盘。输入焊盘和输出焊盘中的每一个可以由各向异性导电层600连接到驱动印刷电路板400的驱动连接布线430和显示面板500的面板连接布线530中的每一个。各向异性导电层600可以是例如各向异性导电膜或各向异性导电膏。各向异性导电层600可以具有导电粒子散布在绝缘粘合层中的结构。

尽管已经具体示出和描述了示例实施例的方面，但是将理解，在不脱离随附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。