电介质、电容器、电气电路、电路基板及设备

技术领域

本公开涉及电介质、电容器、电气电路、电路基板及设备。

背景技术

以往，已知有使用了金属氧化物作为电介质的电容器(capacitor)。

例如，在专利文献1中，作为一般的铝电解电容(condenser)，记载了：使用了形成有电介质氧化皮膜的阳极箔的电容元件。电介质氧化皮膜在通过铝箔的蚀刻处理而实效表面积扩大了的表面通过阳极氧化而形成。

此外，在专利文献1中，记载了：在电解液中施加交流电流来对铝进行蚀刻处理的电极箔的制造方法。电解液是以盐酸为主成分并添加有硫酸、草酸及磷酸中的至少1种的水溶液。在该制造方法中，施加交流电流的电流密度在蚀刻处理开始时取最大值，从该最大值起逐渐减少，在中途阶段使电流密度为0。说明了：根据该制造方法，通过致密且高密度的蚀刻坑的生成，能够扩大电极箔的表面积，能够提高铝电解电容的静电容量。

在专利文献2中，记载了：具备位于导电性多孔基材的多孔部上的电介质层的电容。作为形成电介质层的材料，记载了Al

现有技术文献

专利文献

专利文献1：日本特开2005-203529号公报

专利文献2：国际公开第2017/026247号

发明内容

发明要解决的课题

专利文献1及2中记载的技术，从将电容器的介电损耗保持得低并提高静电容量的观点来看，存在再研究的余地。因此，本公开提供一种电介质，从将电容器的介电损耗保持得低并提高静电容量的观点来看是有利的。

用于解决课题的技术方案

本公开提供一种电介质，

包含具有由Ce

在所述组成中，满足0.400≤x＜0.900的条件，k为保持所述复合氧化物的电中性的值。

发明效果

根据本公开，能够提供一种电介质，从将电容器的介电损耗保持得低并提高静电容量的观点来看是有利的。

附图说明

图1是本公开的实施方式所涉及的电容器的剖视图。

图2A是本公开的别的实施方式所涉及的电容器的剖视图。

图2B是图2A所示的电容器的变形例的剖视图。

图3A是示意性地示出本公开的实施方式所涉及的电气电路的图。

图3B是示意性地示出本公开的实施方式所涉及的电路基板的图。

图3C是示意性地示出本公开的实施方式所涉及的设备的图。

图4是示出各样本所涉及的电介质膜的相对介电常数与金属原子的原子数比的关系的图表。

图5是示出各样本所涉及的电介质膜的介质损耗角正切与金属原子的原子数比的关系的图表。

图6是样本1至4所涉及的电介质膜的X射线衍射(XRD)图案。

图7是样本5及6所涉及的电介质膜的XRD图案。

图8是样本7至11所涉及的电介质膜的XRD图案。

具体实施方式

(成为本公开的基础的见解)

通过金属箔的表面的蚀刻能够形成多孔质部。通过对具有多孔质部的金属箔进行阳极氧化等化学转化处理而在多孔质部的金属骨架表面形成金属氧化物，能够制作出具备金属氧化物作为电介质的电容器。由于多孔质部具有较大表面积，所以能够提高电容器的静电容量。另一方面，多孔质部的表面积的扩大也存在极限。另外，根据电容器的用途，也设想了难以将具有多孔质部的金属箔作为电容器的电极来使用的情况。将电容器的介电损耗保持得低也很重要。

鉴于这样的情形，本发明人为了开发具有如下特性的新颖的电介质而反复进行了深入研究，该特性从将电容器的介电损耗保持得低并提高静电容量的观点来看是有利的。进行反复大量试错的结果，本发明人新发现了：包含具有Ce及Al的预定复合氧化物的材料，从将电容器的介电损耗保持得低并提高静电容量的观点来看是有利的。其结果是，本发明人研究出了本公开的电介质及电容器。

(本公开所涉及的一方案的概要)

本公开的第1方案所涉及的电介质，

包含具有由Ce

在所述组成中，满足0.400≤x＜0.900的条件，k是保持所述复合氧化物的电中性的值。

第1方案所涉及的电介质，容易具有高的相对介电常数及低的介质损耗角正切，从将电容器的介电损耗保持得低并提高静电容量的观点来看是有利的。

在本公开的第2方案中，例如，在第1方案所涉及的电介质中，所述电介质也可以包括溅射膜。根据第2方案，能够通过溅射形成电容器用的电介质膜。

在本公开的第3方案中，例如，第1或第2方案所涉及的电介质也可以为电容器用。根据第3方案，能够将该电介质用于电容器。

本公开的第4方案所涉及的电容器，具备：

第一电极；

第1方案至第3方案中的任一方案所涉及的电介质，配置于所述第一电极上；以及

第二电极，覆盖所述电介质的至少一部分。

根据第4方案，电介质容易具有高的相对介电常数及低的介质损耗角正切，所以电容器的静电容量容易变高且电容器的介电损耗容易保持得低。

在本公开的第5方案中，例如，在第4方案所涉及的电容器中，所述第一电极的至少一部分也可以为多孔质。根据第5方案，第一电极的表面积容易变大，电容器的静电容量容易变高。

在本公开的第6方案中，例如，在第4或第5方案所涉及的电容器中，所述第一电极也可以包含阀金属。根据第6方案，能够使用包含阀金属的部件作为第一电极。

在本公开的第7方案中，例如，在第6方案所涉及的电容器中，所述阀金属也可以包含选自铝、钽及铌中的至少1个。根据第7方案，能够使用包含这样的阀金属的部件作为第一电极。

在本公开的第8方案中，例如，在第4方案至第7方案中的任一方案所涉及的电容器中，所述第二电极也可以包含选自铝、钽、铌、金、银、铂及镍中的至少1个。根据第8方案，能够使用包含这样的金属的部件作为第二电极。

在本公开的第9方案中，例如，第5方案所涉及的电容器也可以还具备与所述第二电极接触的电解质。此外，所述电解质也可以填充于所述多孔质的内部，且包含选自电解液、导电性高分子及氧化锰中的至少1个。根据第9方案，能够提供一种具备电解液等电解质的电容器。

本公开的第10方案所涉及的电气电路，具备第4方案至第9方案中的任一方案所涉及的电容器。根据第10方案，容易降低电容器的介电损耗、且电容器的静电容量容易变高，所以电气电路的特性容易提高。

本公开的第11方案所涉及的电路基板，具备第4方案至第9方案中的任一方案所涉及的电容器。根据第11方案，容易降低电容器的介电损耗、且电容器的静电容量容易变高，所以电路基板的特性容易提高。

本公开的第12方案所涉及的设备，具备第4方案至第9方案中的任一方案所涉及的电容器。根据第12方案，容易降低电容器的介电损耗、且电容器的静电容量容易变高，所以设备的特性容易提高。

(实施方式)

以下，参照附图，对本公开的实施方式进行说明。本公开不限定于以下的实施方式。

图1是示出本公开的实施方式的一例所涉及的电容器1a的剖视图。如图1所示，电容器1a具备电介质10。换言之，电介质10是电容器用的材料。电介质10包含具有由Ce

电介质10中包含的复合氧化物例如是氧化铝及氧化铈的固溶体。

x优选为0.475以上。由此，电介质10容易具有高的相对介电常数。根据情况，x可以为0.500以上，也可以为0.600以上。

x优选为0.880以下，更优选为0.850以下，进一步优选为0.840以下，尤其优选为0.830以下。由此，电介质10容易具有低的介质损耗角正切。

电介质10所具有的相对介电常数不限定于特定的值。电介质10例如具有比Al

电介质10所具有的介质损耗角正切不限定于特定的值。10kHz及1MHz时的电介质10的介质损耗角正切例如为0.020以下。10kHz及1MHz时的电介质10的介质损耗角正切例如可以小于0.020。

如上所述，复合氧化物为无定形。通过电介质10包含这样的复合氧化物，在电介质10中难以发生漏电流。这是因为：认为在复合氧化物中，能够抑制由结晶的晶界引起的漏电流的发生。因而，电介质10容易具有高的相对介电常数及低的介质损耗角正切。例如，在复合氧化物的10°至50°的衍射角的XRD图案中，在未确认到具有5°以下的半值宽度、且相对于本底(background)清晰的峰值的情况下，能够判断为电介质10中包含的化合物为无定形。

如图1所示，在电容器1a中，电介质10例如包括膜。电介质10例如包括溅射膜。这种情况下，电介质10容易具有高的相对介电常数及低的介质损耗角正切。另外，复合氧化物中的各金属原子的组成比容易调整为所期望的值。电介质10可以是阳极氧化膜，也可以是其他的薄膜。形成其他的薄膜的方法例如是真空蒸镀、脉冲激光沉积(PLD)、原子层沉积(ALD)及化学气相沉积(CVD)。

如图1所示，电容器1a还具备第一电极21及第二电极22。电介质10配置于第一电极21之上。第二电极22覆盖着电介质10的至少一部分。

形成第一电极21及第二电极22的材料不限定于特定的材料。第一电极21及第二电极22例如包含金属。第一电极21例如优选为具有导电性的金属。第一电极21例如包含阀金属。阀金属的例子为铝、钽及铌。第一电极21例如包含选自铝、钽及铌中的至少1个作为阀金属。第一电极21可以包含金及铂等贵金属，也可以包含镍。

第二电极22例如优选为具有导电性的金属。第二电极22例如可以包含铝、钽及铌等阀金属，也可以包含金、银及铂等贵金属，还可以包含镍。第二电极22例如包含选自铝、钽、铌、金、银、铂及镍中的至少1个。

如图1所示，第一电极21具有主面21p。“主面”意味着电极的具有最大面积的面。电介质10的一主面例如与主面21p接触。第二电极22具有平行于主面21p的主面22p。电介质10的另一主面例如与主面22p接触。

图2A是示出本公开的实施方式的别的一例所涉及的电容器1b的剖视图。电容器1b除了特别说明的部分之外，与电容器1a同样地构成。对与电容器1a的构成要素相同或对应的电容器1b的构成要素，标注同一附图标记，省略详细说明。涉及电容器1a的说明只要技术上不矛盾，就也适用于电容器1b。

如图2A所示，在电容器1b中，第一电极21的至少一部分为多孔质。根据这样的构成，第一电极21的表面积容易变大，电容器的静电容量容易变高。这样的多孔质的构造例如能够通过金属箔的蚀刻及粉末的烧结处理等来形成。

如图2A所示，例如，在第一电极21的多孔质的部位的表面上形成有电介质10的膜。这种情况下，作为电介质10的成膜方法，可以采用阳极氧化法及ALD。

在电容器1b中，第二电极22例如配置成，填充第一电极21的多孔质的部位周围的空隙。

第二电极22例如可以包含铝、钽及铌等阀金属，也可以包含金、银及铂等贵金属，还可以包含镍。第二电极22例如包含选自铝、钽、铌、金、银、铂及镍中的至少1个。

电容器1a及1b也可以是电解电容。这种情况下，例如，在第一电极21与第二电极22之间配置有电解质23。也可以在电介质10与第二电极22之间配置有电解质23。图2B示出作为电解电容构成的电容器1b的变形例。在电容器1b中，电解质23例如配置成，填充第一电极21的多孔质的部位周围的空隙。

电解质例如包含选自电解液及导电性高分子中的至少一个。导电性高分子的例子为聚吡咯、聚噻吩、聚苯胺及它们的衍生物。电解质可以是氧化锰等锰化合物。电解质也可以包含固体电解质。

通过将原料单体在电介质10之上进行化学聚合、电解聚合或化学聚合及电解聚合这双方，能够形成包含导电性高分子的电解质。也可以通过使导电性高分子的溶液或分散液附着于电介质10来形成包含导电性高分子的电解质。

图3A是示意性地示出本公开的实施方式所涉及的电气电路3的图。如图3A所示，电气电路3具备电容器1a。电气电路3只要具备电容器1a即可，不限定于特定的电路。电气电路3既可以是有源电路，也可以是无源电路。电气电路3既可以是放电电路，也可以是平滑电路，还可以是去耦电路，又可以是耦合电路。由于电气电路3具备电容器1a，所以电气电路3容易具有所希望的特性。例如，在电气电路3中容易通过电容器1a降低噪声。电气电路3也可以具备电容器1b来代替电容器1a。

图3B是示意性地示出本公开的实施方式所涉及的电路基板5的图。如图3B所示，电路基板5具备电容器1a。电路基板5只要具备电容器1a即可，不限定于特定的电路基板。电路基板5例如具备电气电路3。电路基板5既可以是嵌入式板，也可以是母板。电路基板5也可以具备电容器1b来代替电容器1a。

图3C是示意性地示出本公开的实施方式所涉及的设备7的图。如图3C所示，设备7具备电容器1a。设备7只要具备电容器1a即可，不限定于特定的设备。设备7例如具备电路基板5。设备7既可以是电子设备，也可以是通信设备，还可以是信号处理装置，又可以是电源装置。设备7既可以是服务器，也可以是AC适配器，还可以是加速器，又可以是液晶显示装置(LCD)等平板显示器。设备7既可以是USB充电器，也可以是固态驱动器(SSD)，还可以是PC、智能手机及平板PC等信息终端，又可以是以太网开关。

实施例

以下，通过实施例对本公开进一步进行详细说明。此外，以下的实施例为一例，本公开不限定于以下的实施例。

(样本的制作)

使用Ti及Pt作为靶进行溅射，在基板上形成了作为Ti薄膜及Pt薄膜的层叠体的下部电极。Ti薄膜与基板接触。作为基板，使用了Corning公司制造的无碱玻璃EAGLE XG。在溅射中，基板的环境保持为氩气占100％体积的0.3Pa的压力条件。除此之外，基板的温度调节为600℃。

接着，通过使用Al

(组成的确定)

使用リガク公司(Rigaku Corporation)制造的荧光X射线分析装置ZSX PrimusIV，在形成上部电极之前，对各样本所涉及的电介质膜进行荧光X射线分析，进行了各样本所涉及的电介质膜中的元素的定量分析。采用基本参数法(FP法)作为定量分析的方法。根据定量分析的结果，决定了各样本所涉及的电介质膜中Ce的原子数相对于Al及Ce的原子数之比Ce/(Al+Ce)。将结果示于表1。

(有无结晶相的确认)

使用Bruker公司制造的X射线衍射装置D8 Discover，在形成上部电极之前，对各样本所涉及的电介质膜进行了X射线衍射测定，取得了各电介质膜的2θ/θ扫描下的XRD图案。图6示出样本1至4所涉及的电介质膜的XRD图案。图7示出样本5及6所涉及的电介质膜的XRD图案。图8示出样本7至11所涉及的电介质膜的XRD图案。在图6、图7及图8中，纵轴示出任意单位下的衍射强度，横轴示出衍射角。在图6、图7及图8中，在沿着纵轴相邻的2个XRD图案的边界记载了表示衍射强度为0的刻度。在测定中，使用Cu-Kα射线作为X射线源，将电压调节为50kV，将电流调节为100mA。使用二维检测器进行测定，变换为2θ。

(介电特性)

使用LCR仪表测定了各样本所涉及的电介质膜的10kHz及1MHz时的相对介电常数ε及介质损耗角正切tanδ。相对介电常数通过测定各样本的静电容量并基于该静电容量的测定值、电介质膜的厚度及电极面积来决定。测定时的周围温度为25℃。将结果示于表1。图4示出电介质膜的相对介电常数与Ce的原子数相对于Al及Ce的原子数之比的关系。在图4中，纵轴示出电介质膜的相对介电常数，横轴示出Ce的原子数相对于Al及Ce的原子数之比。图5示出电介质膜的介质损耗角正切与Ce的原子数相对于Al及Ce的原子数之比的关系。在图5中，纵轴示出电介质膜的介质损耗角正切，横轴示出Ce的原子数相对于Al及Ce的原子数之比。

如表1及图4所示，原子数比Ce/(Al+Ce)为0.400以上且小于0.900的样本1至4所涉及的电介质膜的10kHz及1MHz的频率时的相对介电常数超过了15.0。此外，从表1及图5理解到：样本1至4所涉及的电介质膜的10kHz及1MHz的频率时的介质损耗角正切小于0.020，非常低。给出了如下启示：包含原子数比Ce/(Al+Ce)调整为0.400以上且小于0.900的、具有Al及Ce的复合氧化物的电介质，满足高的相对介电常数及低的介质损耗角正切这双方。

图6是样本1至4所涉及的电介质膜的X射线衍射(XRD)图案。如图6所示，在样本1至4所涉及的电介质膜的XRD图案中，未确认到具有5°以下的半值宽度、且相对于本底清晰的峰值，能够判断为电介质膜中包含的化合物为无定形。给出了如下启示：通过上述的包含复合氧化物的电介质为无定形，电介质满足高的相对介电常数及低的介质损耗角正切这双方。

如表1及图4所示，原子数比Ce/(Al+Ce)小于0.300的样本5及6所涉及的电介质膜的10kHz及1MHz的频率时的相对介电常数比15小。另一方面，如表1及图5所示，理解到：样本5及6所涉及的电介质膜的10kHz及1MHz的频率时的介质损耗角正切小于0.020，非常低。因而，理解到：包含原子数比Ce/(Al+Ce)调整为小于0.300的复合氧化物的电介质，难说满足高的相对介电常数及低的介质损耗角正切这双方。此外，如图7所示，在样本5及6所涉及的电介质膜的XRD图案中，未确认到具有5°以下的半值宽度、且相对于本底清晰的峰值，能够判断为电介质膜中包含的化合物为无定形。

如表1及图4所示，原子数比Ce/(Al+Ce)为0.900以上的样本7至11所涉及的电介质膜的10kHz及1MHz的频率时的相对介电常数为14以上，较高。另一方面，如表1及图5所示，样本7至11所涉及的电介质膜的10kHz及1MHz的频率时的介质损耗角正切为0.1以上，较高。因而，理解到：包含原子数比Ce/(Al+Ce)调整为0.900以上的复合氧化物的电介质，难说满足高的相对介电常数及低的介质损耗角正切这双方。此外，如图8所示，在样本7至11所涉及的电介质膜的XRD图案中，未确认到具有5°以下的半值宽度、且相对于本底清晰的峰值，能够判断为电介质膜中包含的化合物为无定形。

[表1]

产业上的可利用性

本公开的电介质能够合适地在电解电容等电子零件中加以利用。