显示装置

本申请是申请日为2019年04月17日，申请号为2019103094785，发明名称为“显示装置”的发明专利申请的分案申请。

相关申请的相交引用

本申请要求于2018年4月17日提交到韩国知识产权局的第10-2018-0044588号韩国专利申请的优先权及权益，该韩国专利申请的全部公开内容通过引用并入本文。

技术领域

本公开的一些示例实施方式的各方面涉及显示装置。

背景技术

随着信息技术的发展，作为用户与信息之间的连接介质的显示装置的重要性已经增加。近来，液晶显示装置、有机发光显示装置等已被广泛使用。

这种显示装置可包括多个像素和用于驱动像素的驱动器。

驱动器可安装在显示装置中。因此，可能出现显示装置的死区。

在本背景技术部分中所公开的上述信息仅用于增强对本发明的背景的理解，并因此其可能包含不构成现有技术的信息。

发明内容

一些示例实施方式的各方面可包括能够有效地使用死区的显示装置。

根据本公开的一些示例实施方式的一方面，提供了显示装置，包括：衬底，衬底包括第一显示区域、从第一显示区域的第一部分延伸的第二显示区域、与第一显示区域相邻的第一非显示区域和与第二显示区域相邻的第二非显示区域；在第一显示区域中沿第一方向布置的包括多个第一像素的多个第一像素行和在第二显示区域中沿第一方向布置的包括多个第二像素的多个第二像素行；位于第一非显示区域中的多个第一扫描级电路，多个第一扫描级电路配置成向多个第一像素提供扫描信号；位于第二非显示区域中的多个第二扫描级电路，多个第二扫描级电路配置成向多个第二像素提供扫描信号；位于第二非显示区域中的多个虚设扫描级电路；以及位于第二非显示区域中的第一桥接线，第一桥接线从多个第二扫描级电路之中的一个第二扫描级电路延伸到多个虚设扫描级电路之中与一个第二扫描级电路相邻的虚设扫描级电路的前面，其中，第二显示区域的外角落部具有圆形形状。

根据本公开的一些示例实施方式的另一方面，提供了显示装置，包括：衬底、第一像素、第二像素、第一扫描级电路、第二扫描级电路、虚设扫描级电路和扫描桥接线，衬底包括第一显示区域和第二显示区域以及第一非显示区域和第二非显示区域；第一像素设置在第一显示区域中；第二像素设置在第二显示区域中；第一扫描级电路布置在第一非显示区域中，第一扫描级电路向第一像素提供扫描信号；第二扫描级电路布置在第二非显示区域中，第二扫描级电路向第二像素提供扫描信号；虚设扫描级电路布置在第二非显示区域中，虚设扫描级电路布置在第二扫描级电路之间；并且扫描桥接线布置在第二非显示区域中，扫描桥接线连接第二扫描级电路中的一个第二扫描级电路和与其相邻的虚设扫描级电路。

虚设扫描级电路可处于浮置状态。

扫描桥接线的一侧可连接到一个第二扫描级电路，并且扫描桥接线的另一侧可连接到与一个第二扫描级电路相邻的虚设扫描级电路。

与一个第二扫描级电路相邻的虚设扫描级电路的输出端子可电连接到与一个第二扫描级电路对应的第二像素。

与一个第二扫描级电路相邻的虚设扫描级电路可比一个第二扫描级电路更靠近与一个第二扫描级电路对应的第二像素。

扫描桥接线可通过与一个第二扫描级电路相邻的虚设扫描级电路的输出端子将一个第二扫描级电路的扫描信号传输到与一个第二扫描级电路对应的第二像素。

在平面图中，扫描桥接线可在衬底的长度方向上延伸，并且与一个第二扫描级电路的一部分和与一个第二扫描级电路相邻的虚设扫描级电路的一部分重叠。

一个第二扫描级电路可包括至少一个晶体管和连接到至少一个晶体管的布线。

扫描桥接线可和与一个第二扫描级电路相邻的虚设扫描级电路的输出端子一体地设置。

第二扫描级电路中相邻的两个第二扫描级电路之间的距离比第一扫描级电路中相邻的两个第一扫描级电路之间的距离更大。

第二显示区域可连接到第一显示区域，并且具有比第一显示区域的宽度更小的宽度。

显示装置还可包括第一发射级电路、第二发射级电路、虚设发射级电路和发射桥接线，第一发射级电路布置在第一非显示区域中，第一发射级电路向第一像素供给发射控制信号；第二发射级电路布置在第二非显示区域中，第二发射级电路向第二像素供给发射控制信号；虚设发射级电路布置在第二非显示区域中，虚设发射级电路布置在第二发射级电路之间；并且发射桥接线布置在第二非显示区域中，发射桥接线连接第二发射级电路中的一个第二发射级电路和与其相邻的虚设发射级电路。

虚设发射级电路可处于浮置状态。

发射桥接线的一侧可连接到一个第二发射级电路，并且发射桥接线的另一侧可连接到与一个第二发射级电路相邻的虚设发射级电路。

与一个第二发射级电路相邻的虚设发射级电路的输出端子可电连接到与一个第二发射级电路对应的第二像素。

发射桥接线可通过与一个第二发射级电路相邻的虚设发射级电路的输出端子将一个第二发射级电路的发射信号传输到与一个第二发射级电路对应的第二像素。

一个第二发射级电路可包括至少一个晶体管和连接到至少一个晶体管的布线。

发射桥接线可和与一个第二发射级电路相邻的虚设发射级电路的输出端子一体地设置。

第二发射级电路中相邻的两个第二发射级电路之间的距离比第一发射级电路中相邻的两个第一发射级电路之间的距离更大。

根据本公开的一些示例实施方式的又一方面，提供了显示装置，包括：衬底、第一像素、第二像素、第一扫描级电路、第一发射级电路、第二扫描级电路、虚设扫描级电路、第二发射级电路、虚设发射级电路、扫描桥接线和发射桥接线，衬底包括第一显示区域和第二显示区域以及第一非显示区域和第二非显示区域；第一像素设置在第一显示区域中；第二像素设置在第二显示区域中；第一扫描级电路布置在第一非显示区域中，第一扫描级电路向第一像素提供扫描信号；第一发射级电路布置在第一非显示区域中，第一发射级电路向第一像素提供发射控制信号；第二扫描级电路布置在第二非显示区域中，第二扫描级电路向第二像素提供扫描信号；虚设扫描级电路布置在第二非显示区域中，虚设扫描级电路布置在第二扫描级电路之间；第二发射级电路布置在第二非显示区域中，第二发射级电路向第二像素提供发射控制信号；虚设发射级电路布置在第二非显示区域中，虚设发射级电路布置在第二发射级电路之间；扫描桥接线布置在第二非显示区域中，扫描桥接线连接第二扫描级电路中的一个第二扫描级电路和与其相邻的虚设扫描级电路；并且发射桥接线布置在第二非显示区域中，发射桥接线连接第二发射级电路中的一个第二发射级电路和与其相邻的虚设发射级电路。

附图说明

现在将在下文中参照附图对一些示例实施方式的各方面进行更加全面的描述；然而，它们可以不同的形式实施，并且不应被解释为受限于本文中所记载的实施方式。相反，提供这些实施方式是为了使本公开将是更加彻底和更加完整的，并且将向本领域技术人员更加全面地传达一些示例实施方式的范围。

在附图中，为了清楚地示出，尺寸可能被放大。应理解，当元件被称为在两个元件“之间”时，该元件可为两个元件之间的唯一元件，或者也可存在有一个或更多个中间元件。相同的附图标记始终表示相同的元件。

图1是示出根据本公开的一些示例实施方式的显示装置的平面图。

图2是示出图1的显示装置中的像素和驱动单元的实施方式的框图。

图3是图1的部分EA1的放大平面图。

图4A至图4D是以各种形式示出定位在图3的第二非显示区域中的扫描级电路、发射级电路、虚设发射级电路和虚设扫描级电路的布局结构的平面图。

图5是示出图3的第(2-1)扫描级电路的电路图。

图6是详细示出图5的第(2-1)扫描级电路的平面图。

图7是示出图3的第(2-1)发射级电路的电路图。

图8是详细示出图7的第(2-1)发射级电路的平面图。

图9是图3的部分EA2的放大平面图。

图10是沿图9的线I-I’截取的剖面图。

图11示出图10的扫描桥接线的另一种形式，其为与图9的线I-I’对应的剖面图。

图12是示出图9中所示的第(2-2)扫描级电路与第二虚设扫描级电路之间的连接关系的视图。

图13是示出图9中所示的第(2-1)发射级电路与第一虚设发射级电路之间的连接关系的视图。

图14是示出图1中所示的一个像素的等效电路图。

具体实施方式

本公开可应用各种变化和不同的形状，因此仅用具体示例进行详细说明。然而，这些示例不限于某些形状，而是适用于所有变化和等效材料以及替换。为了更好的理解，所包括的附图以扩大的图的方式被示出。

相同的附图标记始终表示相同的元件。在附图中，为了清楚起见，某些线、层、部件、元件或特征的厚度可能被放大。应理解，虽然“第一”、“第二”等措辞可在本文中用于描述各种元件，但是这些元件不应受这些措辞的限制。这些措辞仅用于将一个元件与另一个元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的“第一”元件可被称为“第二”元件。除非上下文中另有明确指示，否则如本文中所使用的单数形式也旨在包括复数形式。

还应理解，当措辞“包括(include)”和/或“包括有(including)”在本说明书中使用时指示所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或更多个其它特征、整体、步骤、操作、元件、部件和/或其集群的存在和/或添加。此外，诸如层、区域、衬底或板的元件被放置在另一元件“上”或“上方”的表达不仅表示元件“直接”放置在另一元件“上”或“刚好”放置在另一元件上方的情况，而且还表示元件与另一元件之间插入有另外的元件的情况。此外，将诸如层、区域、衬底或板的元件放置在另一元件“之下”或“下方”的表达不仅表示元件“直接”放置在另一元件“之下”或“刚好”放置在另一元件“下方”的情况，而且还表示元件与另一元件之间插入有另外的元件的情况。

在下文中，将参照附图对公开的一些示例实施方式的各方面进行更加详细的描述。

图1是示出根据本公开的一些示例实施方式的显示装置的平面图。

参照图1，根据本公开的一些示例实施方式的显示装置可包括衬底SUB、设置在衬底SUB上的像素PXL、用于驱动像素PXL的驱动单元和用于连接像素PXL与驱动单元的布线单元。

衬底SUB可具有近似矩形的形状。在本公开的一些示例实施方式中，衬底SUB可包括在第一方向DR1上彼此平行的一对短边和在第二方向DR2上彼此平行的一对长边。然而，衬底SUB的形状不限于此，并且衬底SUB可具有各种形状。

在本公开的一些示例实施方式中，当衬底SUB具有线性侧时，每个形状的角落中的至少一些角落可形成为曲线。例如，当衬底SUB具有矩形形状时，相邻的线性侧彼此相交的部分可用具有预定曲率的曲线替代。

当衬底SUB包括多个区域时，每个区域可具有各种形状，诸如包括线性侧的闭合多边形，包括弯曲侧的圆形和椭圆形以及包括线性侧和弯曲侧的半圆形和半椭圆形。

衬底SUB可包括显示区域和设置在显示区域的至少一侧的非显示区域。

显示区域可为设置有用于显示图像的像素PXL的区域。显示区域可具有各种形状。例如，显示区域可具有与衬底SUB对应的形状。

在本公开的一些示例实施方式中，显示区域可包括第一显示区域DA1和两个第二显示区域DA2。第二显示区域DA2可定位在第一显示区域DA1的彼此相对的两侧处。第二显示区域DA2可具有多边形形状，当变得远离第一显示区域DA1时，该多边形形状的宽度减小。第二显示区域DA2可具有比第一显示区域DA1的面积更小的面积。

像素PXL可在衬底SUB上设置在显示区域中。每个像素PXL是用于显示图像的最小单位，并且可在显示区域中设置为多个。每个像素PXL可发射红色、绿色和蓝色中的任一种颜色的光，但是本公开不限于此。例如，每个像素PXL可发射青色、品红色、黄色和白色中的任一种颜色的光。

像素PXL可沿着在第一方向DR1上延伸的多个行和在第二方向DR2上延伸的多个列以矩阵形式定位。然而，本公开不限于此，并且像素PXL可以各种形式定位。

每个像素PXL可包括作为显示元件的包括有机发光层的有机发光装置，但是本公开不限于此。例如，每个像素PXL可包括各种类型的显示元件，诸如液晶元件、电泳元件和电润湿元件。

非显示区域为不设置像素PXL的区域，并且可为不显示图像的区域。非显示区域可包括第一非显示区域NDA1和两个第二非显示区域NDA2。

第一非显示区域NDA1可设置在第一显示区域DA1的至少一侧。两个第二非显示区域NDA2中的每个可设置在对应的第二显示区域DA2的至少一侧。

驱动单元和布线单元可设置在非显示区域中。

布线单元可包括用于向每个像素PXL提供信号的扇出线、用于向每个像素PXL提供电源电压的电源线等。除了扇出线和电源线以外，如果需要，布线单元还可包括其它布线。

驱动单元可包括用于沿扫描线向每个像素PXL提供扫描信号的扫描驱动器SDV、用于沿发射控制线向每个像素PXL提供发射控制信号的发射驱动器EDV、用于沿数据线向每个像素PXL提供数据信号的数据驱动器DDV和时序控制器(没有示出)。时序控制器控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。

图2是示出图1的显示装置中的像素和驱动单元的一些示例实施方式的框图。

参照图1和图2，根据本公开的一些示例实施方式的显示装置可包括衬底SUB、像素PXL、驱动单元和布线单元。

像素PXL可设置为多个。

驱动单元可包括扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC。在图2中，扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC的位置是为了便于描述而设置的。当实现实际的显示装置时，扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC可定位在显示装置中的其它位置。

布线单元可包括定位在衬底SUB的显示区域中的扫描线、数据线、发射控制线、电源线PL和初始化电源线，以从驱动单元向每个像素PXL提供信号。扫描线可包括多个扫描线S1至Sn，发射控制线可包括多个发射控制线E1至En，并且数据线可包括多个数据线D1至Dm。

像素PXL可设置在第一显示区域DA1和第二显示区域DA2中。当从与每个像素PXL对应的扫描线供给扫描信号时，像素PXL可供给有来自数据线的数据信号。供给有数据信号的像素PXL可控制从通过电源线PL提供的第一像素电源ELVDD经由发光装置(没有示出)流向第二像素电源ELVSS的电流量。

扫描驱动器SDV可响应于来自时序控制器TC的第一栅极控制信号GCS1将扫描信号供给到扫描线S1至Sn。当扫描信号被顺序地供给到扫描线S1至Sn时，可以水平线为单位顺序地选择像素PXL。

扫描路由线SR1至SRn可连接在扫描驱动器SDV与扫描线S1至Sn之间。因此，扫描驱动器SDV可通过扫描路由线SR1至SRn电连接到定位在第一显示区域DA1和第二显示区域DA2中的扫描线S1至Sn。

发射驱动器EDV可响应于来自时序控制器TC的第二栅极控制信号GCS2将发射控制信号供给到发射控制线E1至En。例如，发射驱动器EDV可顺序地将发射控制信号供给到发射控制线E1至En。

发射控制信号可设置为比扫描信号的宽度更宽的宽度。例如，在部分周期期间，供给到第i(i为自然数)发射控制线Ei的发射控制信号可被供给以与供给到第(i-1)扫描线Si-1的扫描信号和供给到第i扫描线Si的扫描信号重叠。此外，发射控制信号可设置为栅极关断电压(例如，高电压)以使得包括在像素PXL中的晶体管可被关断，并且扫描信号可设置为栅极导通电压(例如，低电压)以使得包括在像素PXL中的晶体管可被导通。

发射路由线ER1至ERn可连接在发射驱动器EDV与发射控制线E1至En之间。因此，发射驱动器EDV可通过发射路由线ER1至ERn电连接到定位在第一显示区域DA1和第二显示区域DA2中的发射控制线E1至En。

数据驱动器DDV可响应于数据控制信号DCS将数据信号供给到数据线D1至Dm。供给到数据线D1至Dm的数据信号可供给到由扫描信号选择的像素PXL。

时序控制器TC可将基于从外部供给的时序信号而生成的栅极控制信号GCS1和GCS2供给到扫描驱动器SDV和发射驱动器EDV。而且，时序控制器TC可将数据控制信号DCS供给到数据驱动器DDV。

起始脉冲和时钟信号可包括在栅极控制信号GCS1和GCS2的每个中。起始脉冲控制第一扫描信号或第一发射控制信号的时序。时钟信号用于使起始脉冲移位。

源起始脉冲和时钟信号可包括在数据控制信号DCS中。源起始脉冲控制数据的采样起始时间。时钟信号用于控制采样操作。

图3是图1的部分EA1的放大平面图。

为了便于描述，图3仅示出扫描级电路、发射级电路和与其对应的像素的布局结构。例如，图3示出定位在第一非显示区域NDA1和第二非显示区域NDA2中的示例扫描级电路SST1至SST17和示例发射级电路EST1至EST9。而且，图3示出了定位在第二非显示区域NDA2中的示例虚设扫描级电路DSST1至DSST6和示例虚设发射级电路DEST1至DEST3。

参照图1和图3，根据本公开实施方式的显示装置可包括在其上设置有像素PXL的衬底SUB、用于驱动像素PXL的驱动单元和用于连接驱动单元与像素PXL的布线单元。

衬底SUB可包括绝缘材料，诸如玻璃、有机聚合物或石英。衬底SUB可由具有可弯曲或可折叠的柔性的材料制成。衬底SUB可具有单层或多层结构。

例如，衬底SUB可包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素和醋酸丙酸纤维素中的至少一种。

构成衬底SUB的材料可以不同地改变，并且衬底SUB可由纤维增强塑料(FRP)等制成。

衬底SUB可包括显示区域和非显示区域。显示区域可包括第一显示区域DA1和第二显示区域DA2。非显示区域可包括第一非显示区域NDA1和第二非显示区域NDA2。

在本公开的一些示例实施方式中，第二非显示区域NDA2的角落部可具有弯曲形状。第二显示区域DA2的与第二非显示区域NDA2的角落部对应的角落部也可具有弯曲形状。当变得远离第一显示区域DA1时，第二显示区域DA2的像素行可包括少量像素，以使得第二显示区域DA2的角落部可具有弯曲形状。

当变得远离第一显示区域DA1时，定位在第二显示区域DA2中的像素行的长度被缩短。然而，像素行的长度不必以相同的比例减小，并且包含在每个像素行中的像素PXL2的数量可以根据形成第二显示区域DA2的角落部的曲线的曲率而不同地改变。

第一非显示区域NDA1可具有线性形状，并且第一显示区域DA1可具有四边形形状。因此，第一显示区域DA1的所有像素行可包括相同的像素PXL1。

像素PXL可包括多个第一像素PXL1和多个第二像素PXL2。第一像素PXL1可设置在第一显示区域DA1中，并且第二像素PXL2可设置在第二显示区域DA2中。在本公开的一些示例实施方式中，第一像素PXL1和第二像素PXL2可实现为具有相同的配置。

驱动单元可包括定位在非显示区域中的扫描驱动器SDV和发射驱动器EDV。

扫描驱动器SDV可包括多个扫描级电路SST1至SST17。多个扫描级电路SST1至SST17可用相同的电路实现。多个扫描级电路SST1至SST17中的一个扫描级电路SST1可供给有前一扫描级电路的输出信号(即，扫描信号)或起始脉冲。例如，一个扫描级电路SST1可供给有起始脉冲，并且其它扫描级电路SST2至SST17中的每个可供给有前一扫描级电路的输出信号。

多个扫描级电路SST1至SST17可划分为与第一非显示区域NDA1对应的第一扫描级电路SST11至SST17和与第二非显示区域NDA2对应的第二扫描级电路SST1至SST10。

发射驱动器EDV可包括多个发射级电路EST1至EST9。多个发射级电路EST1至EST9可用相同的电路实现。多个发射级电路EST1至EST9中的一个发射级电路EST1可供给有前一发射级电路的输出信号(即，发射控制信号)或起始脉冲。例如，一个发射级电路EST1可供给有起始脉冲，并且其它发射级电路EST2至EST9中的每个可供给有前一发射级电路的输出信号。

多个发射级电路EST1至EST9可划分为与第一非显示区域NDA1对应的第一发射级电路EST6至EST9和与第二非显示区域NDA2对应的第二发射级电路EST1至EST5。

与第一非显示区域NDA1不同，第二非显示区域NDA2具有弯曲形状。因此，为了有效地使用作为死区的第二非显示区域NDA2，需要将第二扫描级电路SST1至SST10的布局结构设置为与第一非显示区域NDA1中的第一扫描级电路SST11至SST17的布局结构不同。

例如，第二扫描级电路SST1至SST10之间的距离可设置为比第一扫描级电路SST11至SST17之间的距离更大。第一扫描级电路SST11至SST17之间的距离可为恒定的。

当变得远离第一非显示区域NDA1时，第二扫描级电路SST1至SST10之间的距离可增加。

另外，与第一扫描级电路SST11至SST17相比，第二扫描级电路SST1至SST10可具有预定斜率。例如，当变得远离第一非显示区域NDA1时，第二扫描级电路SST1至SST10的斜率可增加。

第二发射级电路EST1至EST5之间的距离可设置为比第一发射级电路EST6至EST9之间的距离更大。第一发射级电路EST6至EST9之间的距离可为恒定的。

当变得远离第一非显示区域NDA1时，第二发射级电路EST1至EST5之间的距离可增加。

另外，与第一发射级电路EST6至EST9相比，第二发射级电路EST1至EST5可具有预定斜率。例如，当变得远离第一非显示区域NDA1时，第二发射级电路EST1至EST5的斜率可增加。

布线单元可包括多个扫描路由线SR1至SR17和多个发射路由线ER1至ER17。

扫描路由线SR1至SR17可划分为与第一非显示区域NDA1对应的第一扫描路由线SR11至SR17和与第二非显示区域NDA2对应的第二扫描路由线SR1至SR10。

因此，第一扫描级电路SST11至SST17可通过第一扫描路由线SR11至SR17电连接到对应的扫描线S11至S17。另外，第二扫描级电路SST1至SS10可通过第二扫描路由线SR1至SR10电连接到对应的扫描线S1至S10。

在本公开的一些示例实施方式中，因为第二显示区域DA2的角落部设置为具有弯曲形状，因此第二扫描路由线SR1至SR10的长度可设置为比第一扫描路由线SR11至SR17的长度更长。

发射路由线ER1至ER17可划分为与第一非显示区域NDA1对应的第一发射路由线ER11至ER17和与第二非显示区域NDA2对应的第二发射路由线ER1至ER10。

因此，第一发射级电路EST6至EST9可通过第一发射路由线ER11至ER17电连接到对应的发射控制线E11至E17。另外，第二发射级电路EST1至EST5可通过第二发射路由线ER1至ER10电连接到对应的发射控制线E1至E10。

第二发射路由线ER1至ER10的长度可设置为比第一发射路由线ER11至ER17的长度更长。

与此同时，虚设扫描级电路DSST1至DSST6和虚设发射级电路DEST1至DEST3可设置在第二非显示区域NDA2中。

图3示出虚设扫描级电路DSST1至DSST6定位在第二扫描级电路SST1至SST10中的一些之间的情况。而且，图3示出虚设发射级电路DEST1至DEST3定位在第二发射级电路EST1至EST5中的一些之间的情况。

虚设扫描级电路DSST1至DSST6可包括第一虚设扫描级电路DSST1至第六虚设扫描级电路DSST6。

第一虚设扫描级电路DSST1和第二虚设扫描级电路DSST2可定位在彼此相邻地定位的第二扫描级电路SST2和SST3之间。第三虚设扫描级电路DSST3和第四虚设扫描级电路DSST4可定位在彼此相邻地定位的第二扫描级电路SST4和SST5之间。第五虚设扫描级电路DSST5和第六虚设扫描级电路DSST6可定位在彼此相邻地定位的第二扫描级电路SST6和SST7之间。

在本公开的一些示例实施方式中，描述了两个虚设扫描级电路定位在彼此相邻地定位的两个第二扫描级电路之间，但是本公开不限于此。例如，三个虚设扫描级电路或一个虚设扫描级电路可定位在彼此相邻地定位的两个第二扫描级电路之间。

也就是说，虚设扫描级电路DSST1至DSST6的数量可根据第二非显示区域NDA2中的位置而不同地设置。

虚设扫描级电路DSST1至DSST6可具有与第二扫描级电路SST1至SST10相同的电路结构，但是不执行输出扫描信号的操作。而且，虚设扫描级电路DSST1至DSST6可具有第二扫描级电路SST1至SST10的一些电路配置被去除的结构。

虚设发射级电路DEST1至DEST3可包括第一虚设发射级电路DEST1、第二虚设发射级电路DEST2和第三虚设发射级电路DEST3。

第一虚设发射级电路DEST1可定位在彼此相邻地定位的两个第二发射级电路EST1和EST2之间。第二虚设发射级电路DEST2可位于彼此相邻地定位的两个第二发射级电路EST2和EST3之间。第三虚设发射级电路DEST3可定位在彼此相邻地定位的两个第二发射级电路EST3和EST4之间。

在本公开的一些示例实施方式中，描述了一个虚设发射级电路定位在彼此相邻地定位的两个第二发射级电路之间，但是本公开不限于此。

虚设发射级电路DEST1至DEST3可具有与第二发射级电路EST1至EST5相同的电路结构，但是不执行输出发射控制信号的操作。而且，虚设发射级电路DEST1至DEST3可具有第二发射级电路EST1至EST9的一些电路配置被去除的结构。

在本公开的一些示例实施方式中，一个虚设发射级电路可对应于两个虚设扫描级电路。例如，第一虚设发射级电路DEST1可对应于第一虚设扫描级电路DSST1和第二虚设扫描级电路DSST2，第二虚设发射级电路DEST2可对应于第三虚设扫描级电路DSST3和第四虚设扫描级电路DSST4，并且第三虚设发射级电路DEST3可对应于第五虚设扫描级电路DSST5和第六虚设扫描级电路DSST6。

与此同时，扫描桥接线和发射桥接线可定位在第二非显示区域NDA2中。

扫描桥接线定位在第二非显示区域NDA2中，并且可电连接一个第二扫描级电路和与该一个第二扫描级电路相邻的一个虚设扫描级电路。

扫描桥接线可包括第一扫描桥接线SBR1、第二扫描桥接线SBR2和第三扫描桥接线SBR3。

第一扫描桥接线SBR1的一侧可连接到一个第二扫描级电路SST2，并且第一扫描桥接线SBR1的另一侧可连接到第二虚设扫描级电路DSST2。因此，一个第二扫描级电路SST2和第二虚设扫描级电路DSST2可通过第一扫描桥接线SBR1彼此电连接。

第二扫描桥接线SBR2的一侧可连接到一个第二扫描级电路SST4，并且第二扫描桥接线SBR2的另一侧可连接到第四虚设扫描级电路DSST4。因此，一个第二扫描级电路SST4和第四虚设扫描级电路DSST4可通过第二扫描桥接线SBR2彼此电连接。

第三扫描桥接线SBR3的一侧可连接到一个第二扫描级电路SST6，并且第三扫描桥接线SBR3的另一侧可连接到第六虚设扫描级电路DSST6。因此，一个第二扫描级电路SST6和第六虚设扫描级电路DSST6可通过第三扫描桥接线SBR3彼此电连接。

在下文中，为了便于描述，连接到第一扫描桥接线SBR1的一个第二扫描级电路SST2被称为第(2-2)扫描级电路SST2，连接到第二扫描桥接线SBR2的一个第二扫描级电路SST4被称为第(2-4)扫描级电路SST4，并且连接到第三扫描桥接线SBR3的一个第二扫描级电路SST6被称为第(2-6)扫描级电路SST6。

另外，为了便于描述，与第(2-2)扫描级电路SST2对应的第二像素PXL2被称为第(2-2)像素PXL2，与第(2-4)扫描级电路SST4对应的第二像素PXL2被称为第(2-4)像素PXL2，并且与第(2-6)扫描级电路SST6对应的第二像素PXL2被称为第(2-6)像素PXL2。

第(2-2)扫描级电路SST2可使用定位在前一级的第(2-1)扫描级电路SST1的扫描信号作为起始脉冲来输出扫描信号。

从第(2-2)扫描级电路SST2输出的扫描信号可通过第一扫描桥接线SBR1和第二虚设扫描级电路DSST2的输出端子传输到第(2-2)像素PXL2。

在本公开的一些示例实施方式中，第(2-2)像素PXL2可定位得比第(2-2)扫描级电路SST2更相邻于(例如，更靠近)第二虚设扫描级电路DSST2。这是由于当第二非显示区域NDA2的角落部设置为具有弯曲形状时引起的位置的差异而导致的。

第(2-2)像素PXL2可从定位得比输出实际扫描信号的第(2-2)扫描级电路SST2更相邻于(例如，更靠近)其的第二虚设扫描级电路DSST2接收扫描信号。

在本公开的一些示例实施方式中，来自外部的用于驱动的信号和第(2-2)扫描级电路SST2的扫描信号可不被传输到第二虚设扫描级电路DSST2的输入端子。因此，第二虚设扫描级电路DSST2不生成扫描信号，因为不执行输出扫描信号的操作。在这种情况下，第二虚设扫描级电路DSST2可处于浮置状态，其中它是被电绝缘的。第二虚设扫描级电路DSST2可通过连接到第二虚设扫描级电路DSST2的输出端子的第一扫描桥接线SBR1将第(2-2)扫描级电路SST2的扫描信号传输到第(2-2)像素PXL2。也就是说，第二虚设扫描级电路DSST2不像第(2-2)扫描级电路SST2那样执行输出扫描信号的操作，但是可用作用于将第(2-2)扫描级电路SST2的扫描信号传输到第(2-2)像素PXL2的介质。

在上述的实施方式中，已描述了第(2-2)扫描级电路SST2由第一扫描桥接线SBR1连接到第二虚设扫描级电路DSST2，但是本公开不限于此。

例如，当第一虚设扫描级电路DSST1定位得比第二虚设扫描级电路DSST2更相邻于(例如，更靠近)第(2-2)像素PXL2时，第(2-2)扫描级电路SST2可由第一扫描桥接线SBR1连接到第一虚设扫描级电路DSST1。

虽然图3示出第一扫描桥接线SBR1通过绕过第一虚设扫描级电路DSST1和第二虚设扫描级电路DSST2而定位在第二非显示区域NDA2中，但是本公开不限于此。

例如，第一扫描桥接线SBR1可定位成绕过第一虚设扫描级电路DSST1和第二虚设扫描级电路DSST2，同时与第一虚设扫描级电路DSST1和第二虚设扫描级电路DSST2重叠。

第二扫描桥接线SBR2和第三扫描桥接线SBR3也可以与第一扫描桥接线SBR1相同的方式定位在第二非显示区域NDA2中。

从第(2-4)扫描级电路SST4输出的扫描信号可通过第二扫描桥接线SBR2和第四虚设扫描级电路DSST4的输出端子传输到第(2-4)像素PXL2。

第(2-4)像素PXL2可定位得比第(2-4)扫描级电路SST4更相邻于(例如，更靠近)第四虚设扫描级电路DSST4。这是由于当第二非显示区域NDA2的角落部设置为具有弯曲形状时引起的位置的差异而导致的。

第(2-4)像素PXL2可从定位得比输出实际扫描信号的第(2-4)扫描级电路SST4更相邻于(例如，更靠近)其的第四虚设扫描级电路DSST4接收扫描信号。

第四虚设扫描级电路DSST4可处于浮置状态。

第四虚设扫描级电路DSST4可通过第二扫描桥接线SBR2立即将第(2-4)扫描级电路SST4的扫描信号传输到第(2-4)像素PXL2。也就是说，第四虚设扫描级电路DSST4不像第(2-4)扫描级电路SST4那样执行输出扫描信号的操作，但是可仅执行将第(2-4)扫描级电路SST4的扫描信号传输到第(2-4)像素PXL2的功能。

从第(2-6)扫描级电路SST6输出的扫描信号可通过第三扫描桥接线SBR3和第六虚设扫描级电路DSST6的输出端子传输到第(2-6)像素PXL2。

第(2-6)像素PXL2可定位得比第(2-6)扫描级电路SST6更相邻于(例如，更靠近)第六虚设扫描级电路DSST6。这是由于当第二非显示区域NDA2的角落部设置为具有弯曲形状时引起的位置的差异而导致的。

第(2-6)像素PXL2可从定位得比输出实际扫描信号的第(2-6)扫描级电路SST6更相邻于(例如，更靠近)其的第六虚设扫描级电路DSST6接收扫描信号。

第六虚设扫描级电路DSST6可处于浮置状态。

第六虚设扫描级电路DSST6可通过第三扫描桥接线SBR3立即将第(2-6)扫描级电路SST6的扫描信号传输到第(2-6)像素PXL2。也就是说，第六虚设扫描级电路DSST6不像第(2-6)扫描级电路SST6那样执行输出扫描信号的操作，但是可仅执行将第(2-6)扫描级电路SST6的扫描信号传输到第(2-6)像素PXL2的功能。

如上所述，第二虚设扫描级电路DSST2、第四虚设扫描级电路DSST4和第六虚设扫描级电路DSST6中的每个可通过对应的扫描桥接线将来自对应的第二扫描级电路的扫描信号传输到对应的第二像素PXL2。

在本公开的一些示例实施方式中，第一虚设扫描级电路DSST1至第六虚设扫描级电路DSST6可定位在第二非显示区域NDA2中以补偿以第二非显示区域NDA2的形状定位的第二扫描级电路SST1至SST10和与其对应的第二像素PXL2之间的位置的差异。

当第一虚设扫描级电路DSST1至第六虚设扫描级电路DSST6定位在第二扫描级电路SST1至SST10之间时，能够增加与第二非显示区域NDA2对应的扫描驱动器SDV的临界尺寸(CD)均匀性。

在本公开的一些示例实施方式中，扫描桥接线SBR1至SBR3定位在第二非显示区域NDA2中，以使得扫描信号可通过定位得靠近于第二像素PXL2的虚设扫描级电路直接传输到对应的第二像素PXL2。

相应地，在根据本公开的实施方式的显示装置中，能够在没有任何信号延迟的情况下在将扫描信号提供给对应的第二像素PXL2的同时提高第二非显示区域NDA2的空间效率。换言之，在根据本公开的实施方式的显示装置中，能够有效地使用死区。

发射桥接线定位在第二非显示区域NDA2中，并且可电连接一个第二发射级电路和与该一个第二发射级电路相邻的一个虚设发射级电路。

发射桥接线可包括第一发射桥接线EBR1、第二发射桥接线EBR2和第三发射桥接线EBR3。

第一发射桥接线EBR1的一侧可连接到一个第二发射级电路EST1，并且第一发射桥接线EBR1的另一侧可连接到第一虚设发射级电路DEST1。因此，一个第二发射级电路EST1和第一虚设发射级电路DEST1可通过第一发射桥接线EBR1彼此电连接。

第二发射桥接线EBR2的一侧可连接到一个第二发射级电路EST2，并且第二发射桥接线EBR2的另一侧可连接到第二虚设发射级电路DEST2。因此，一个第二发射级电路EST2和第二虚设发射级电路DEST2可通过第二发射桥接线EBR2彼此电连接。

第三发射桥接线EBR3的一侧可连接到一个第二发射级电路EST3，并且第三发射桥接线EBR3的另一侧可连接到第三虚设发射级电路DEST3。因此，一个第二发射级电路EST3和第三虚设发射级电路DEST3可通过第三发射桥接线EBR3彼此电连接。

在本公开的一些示例实施方式中，第二发射级电路EST1至EST3中的每个可对应于彼此相邻的一对第二扫描级电路。因此，一个第二发射级电路可将发射控制信号传输到定位在沿着衬底SUB的第二方向DR2彼此相邻地定位的两个像素行上的第二像素PXL2。

在下文中，为了便于描述，连接到第一发射桥接线EBR1的一个第二发射级电路EST1被称为第(2-1)发射级电路EST1，连接到第二发射桥接线EBR2的一个第二发射级电路EST2被称为第(2-2)发射级电路EST2，并且连接到第三发射桥接线EBR3的一个第二发射级电路EST3被称为第(2-3)发射级电路EST3。

从第(2-1)发射级电路EST1输出的发射控制信号可通过对应的发射路由线ER1传输到定位在第二显示区域DA2的第一像素行上的第二像素PXL2。

而且，第(2-1)发射级电路EST1的发射控制信号可通过第一发射桥接线EBR1传输到第一虚设发射级电路DEST1。第一虚设发射级电路DEST1可通过对应的发射路由线ER2将发射控制信号传输到定位在作为第一像素行的下一行的第二像素行上的第二像素PXL2。

在本公开的一些示例实施方式中，定位在第二像素行上的第二像素PXL2可定位得比第(2-1)发射级电路EST1更相邻于(例如，更靠近)第一虚设发射级电路DEST1。这是由于当第二非显示区域NDA2的角落部设置为具有弯曲形状时引起的位置的差异而导致的。

定位在第二像素行上的第二像素PXL2可从定位得比第(2-1)发射级电路EST1更相邻于(例如，更靠近)其的第一虚设发射级电路DEST1接收发射控制信号。

在本公开的一些示例实施方式中，来自外部的用于驱动的信号和第(2-1)发射级电路EST1的发射控制信号可不被传输到第一虚设发射级电路DEST1的输入端子。因此，第一虚设发射级电路DEST1不生成发射控制信号，因为不执行输出发射控制信号的操作。在这种情况下，第一虚设发射级电路DEST1可处于浮置状态，其中它是被电绝缘的。

第一虚设发射级电路DEST1可通过第一发射桥接线EBR1将第(2-1)发射级电路EST1的发射控制信号直接传输到定位在第二像素行的第二像素PXL2。也就是说，第一虚设发射级电路DEST1不像第(2-1)发射级电路EST1那样执行输出发射控制信号的操作，但是可仅执行将第(2-1)发射级电路EST1的发射控制信号传输到定位在第二像素行上的第二像素PXL2的功能。

从第(2-2)发射级电路EST2输出的发射控制信号可通过对应的发射路由线ER3传输到定位在第二显示区域DA2的第三像素行上的第二像素PXL2。

而且，第(2-2)发射级电路EST2的发射控制信号可通过第二发射桥接线EBR2传输到第二虚设发射级电路DEST2。第二虚设发射级电路DEST2可通过对应的发射路由线ER4将发射控制信号传输到定位在作为第三像素行的下一行的第四像素行上的第二像素PXL2。

在本公开的一些示例实施方式中，定位在第四像素行上的第二像素PXL2可定位得比第(2-2)发射级电路EST2更相邻于(例如，更靠近)第二虚设发射级电路DEST2。

第二虚设发射级电路DEST2可处于浮置状态。

第二虚设发射级电路DEST2不像第(2-2)发射级电路EST2那样执行输出发射控制信号的操作，但是可仅执行将第(2-2)发射级电路EST2的发射控制信号传输到定位在第四像素行上的第二像素PXL2的功能。

从第(2-3)发射级电路EST3输出的发射控制信号可通过对应的发射路由线ER5传输到定位在第二显示区域DA2的第五像素行上的第二像素PXL2。

而且，第(2-3)发射级电路EST3的发射控制信号可通过第三发射桥接线EBR3传输到第三虚设发射级电路DEST3。第三虚设发射级电路DEST3可通过对应的发射路由线ER6将发射控制信号传输到定位在作为第五像素行的下一行的第六像素行上的第二像素PXL2。

在本公开的一些示例实施方式中，定位在第六像素行上的第二像素PXL2可定位得比第(2-3)发射级电路EST3更相邻于(例如，更靠近)第三虚设发射级电路DEST3。

第三虚设发射级电路DEST3可处于浮置状态。

第三虚设发射级电路DEST3不像第(2-3)发射级电路EST3那样执行输出发射控制信号的操作，但是可仅执行将第(2-3)发射级电路EST3的发射控制信号传输到定位在第六像素行上的第二像素PXL2的功能。

当第一虚设发射级电路DEST1、第二虚设发射级电路DEST2和第三虚设发射级电路DEST3定位在第二发射级电路EST1至EST5之间时，能够增加与第二非显示区域NDA2对应的发射驱动器EDV的临界尺寸的均匀性。

在本发明的一些示例实施方式中，第一发射桥接线EBR1至第三发射桥接线EBR3定位在第二非显示区域NDA2中，以使得发射控制信号可通过定位得靠近于第二像素PXL2的虚设发射级电路直接传输到对应的第二像素PXL2。

相应地，在根据本公开实施方式的显示装置中，能够在没有任何信号延迟的情况下在将发射控制信号提供给对应的第二像素PXL2的同时提高第二非显示区域NDA2的空间效率。

图4A至图4D是以各种形式示出定位在图3的第二非显示区域中的扫描级电路、发射级电路、虚设发射级电路和虚设扫描级电路的布局结构的平面图。

在图4A至图4D中，为了便于描述，示出了定位在第二非显示区域NDA2中的第二扫描级电路、虚设扫描级电路，第二发射级电路和虚设发射级电路。

参照图4A至图4D，第二扫描级电路SST1至SST10、虚设扫描级电路DSST1至DSST6、第二发射级电路EST1至EST5和虚设发射级电路DEST1至DEST3可设置在第二非显示区域NDA2中。

在本公开的一些示例实施方式中，一个第二发射级电路和与该一个第二发射级电路相邻的两个第二扫描级电路可构成单位驱动器UDV。例如，第(2-1)发射级电路EST1和与第(2-1)发射级电路EST1相邻的第(2-1)扫描级电路SST1和第(2-2)扫描级电路SST2可构成单位驱动器UDV。

而且，在本公开的一些示例实施方式中，一个虚设发射级电路与该一个虚设发射级电路相邻的两个虚设扫描级电路可构成单位驱动器UDV。例如，第一虚设发射级电路DEST1和与第一虚设发射级电路DEST1相邻的第一虚设扫描级电路DSST1和第二虚设扫描级电路DSST2可构成单位驱动器UDV。

在一些实施方式中，如图4B中所示，单位驱动器UDV可配置有一个第二发射级电路、一个第二扫描级电路和一个虚设扫描级电路。

另外，单位驱动器UDV可配置有一个虚设发射级电路、一个第二扫描级电路和一个虚设扫描级电路。另外，单位驱动器UDV可配置有一个第二发射级电路和一对虚设扫描级电路。

根据一些实施方式，第二扫描级电路SST1至SST10和虚设扫描级电路DSST1至DSST6可定位在第二发射级电路EST1至EST5和虚设发射级电路DEST1至DEST3的外部。

在一些实施方式中，如图4C中所示，单位驱动器UDV可配置有一个第二发射级电路和四个第二扫描级电路。另外，单位驱动器UDV可配置有一个虚设发射级电路和四个虚设扫描级电路。

在一些实施方式中，如图4D中所示，单位驱动器UDV可配置有一个第二发射级电路、两个第二扫描级电路和两个虚设扫描级电路。另外，单位驱动器UDV可配置有一个第二发射级电路、三个第二扫描级电路和一个虚设扫描级电路。

另外，如图4D中所示，单位驱动器UDV可配置有一个虚设发射级电路、两个第二扫描级电路和两个虚设扫描级电路。另外，单位驱动器UDV可配置有一个虚设发射级电路、三个第二扫描级电路和一个虚设扫描级电路。

在本公开的一些示例实施方式中，单位驱动器UDV不限于上述的配置，并且可以各种方式配置。

图5是示出图3的第(2-1)扫描级电路的电路图。图6是详细示出图5的第(2-1)扫描级电路的平面图。

参照图3、图5和图6，第(2-1)扫描级电路SST1可包括第一驱动电路1210、第二驱动电路1220和输出单元1230。

输出单元1230可与第一节点N1和第二节点N2的电压对应地控制供给到输出端子1006的电压。为此，输出单元1230可包括第六晶体管T6和第七晶体管T7。

第六晶体管T6可连接在输入栅极高电压VGH的第四输入线1004与输出端子1006之间。第六晶体管T6可与施加到第一节点N1的电压对应地控制第四输入线1004与输出端子1006之间的连接。

第六晶体管T6可包括连接到第一节点N1的第六栅电极GE6、连接到输出端子1006的第六漏电极DE6和连接到第四输入线1004的第六源电极SE6。

而且，第六晶体管T6可包括与第六栅电极GE6重叠并且连接到第六源电极SE6和第六漏电极DE6的第六有源图案ACT6。

第七晶体管T7可连接在输出端子1006与输入第一时钟信号CLK1的第二输入线1002之间。第七晶体管T7可与施加到第二节点N2的电压对应地控制输出端子1006与第二输入线1002之间的连接。

第七晶体管T7可包括连接到第二节点N2的第七栅电极GE7、连接到输出端子1006的第七源电极SE7和连接到第二输入线1002的第七漏电极DE7。

而且，第七晶体管T7可包括与第七栅电极GE7重叠并且连接到第七源电极SE7和第七漏电极DE7的第七有源图案ACT7。

输出单元1230可被驱动作为缓冲器。此外，如图6中所示，第六晶体管T6和第七晶体管T7可配置成彼此并联连接的多个晶体管。

第一驱动电路1210可与供给到第一输入线1001、第二输入线1002和第三输入线1003的信号对应地控制第三节点N3的电压。为此，第一驱动电路1210可包括第一晶体管T1、第二晶体管T2和第三晶体管T3。

第一晶体管T1可通过第一接触电极CNE1连接在输入起始脉冲SSP1的第一输入线1001与第三节点N3之间。第一晶体管T1可与供给到第三输入线1003的第二时钟信号CLK2对应地控制第一输入线1001与第三节点N3之间的连接。

第一晶体管T1可设置为双栅极结构以防止漏电流。第一晶体管T1可包括第1a晶体管T1a和第1b晶体管T1b。

第1a晶体管T1a可包括通过第三接触电极CNE3连接到输入有第二时钟信号CLK2的第三输入线1003的第1a栅电极GE1a、连接到第一输入线1001的第1a源电极SE1a和连接到第1b晶体管T1b的第1b源电极SE1b的第1a漏电极DE1a。第三接触电极CNE3可与第1a栅电极GE1a一体地设置。

而且，第1a晶体管T1a可包括与第1a栅电极GE1a重叠并且连接到第1a源电极SE1a和第1a漏电极DE1a的第1a有源图案ACT1a。

第1b晶体管T1b可包括连接到第三输入线1003的第1b栅电极GE1b、连接到第1a漏电极DE1a的第1b源电极SE1b和连接到第三节点N3的第1b漏电极DE1b。而且，第1b晶体管T1b可包括与第1b栅电极GE1b重叠并且连接到第1b源电极SE1b和第1b漏电极DE1b的第1b有源图案ACT1b。

第二晶体管T2和第三晶体管T3可在第三节点N3与第四输入线1004之间彼此串联连接。

实际上，第三晶体管T3可连接在第二晶体管T2与第三节点N3之间。第三晶体管T3可与供给到第二输入线1002的第一时钟信号CLK1对应地控制第二晶体管T2与第三节点N3之间的连接。

第三晶体管T3可包括通过第二接触电极CNE2连接到第二输入线1002的第三栅电极GE3、连接到第三节点N3和第一晶体管T1的第1b漏电极DE1b的第三漏电极DE3和连接到第二晶体管T2的第二漏电极DE2的第三源电极SE3。第二接触电极CNE2可与第三栅电极GE3一体地设置。

而且，第三晶体管T3可包括与第三栅电极GE3重叠并且连接到第三源电极SE3和第三漏电极DE3的每个的第三有源图案ACT3。

第二晶体管T2可连接在第三晶体管T3与第四输入线1004之间。第二晶体管T2可与第一节点N1的电压对应地控制第三晶体管T3与第四输入线1004之间的连接。

第二晶体管T2可包括连接到第一节点N1的第二栅电极GE2、连接到第三晶体管T3的第三源电极SE3的第二漏电极DE2和通过第四接触电极CNE4连接到第四输入线1004的第二源电极SE2。

而且，第二晶体管T2可包括与第二栅电极GE2重叠并且连接到第二源电极SE2和第二漏电极DE2的每个的第二有源图案ACT2。

第二驱动电路1220可与第三输入线1003和第三节点N3的电压对应地控制第一节点N1的电压。为此，第二驱动电路1220可包括第八晶体管T8、第四晶体管T4、第五晶体管T5、第一电容器C1和第二电容器C2。

第一电容器C1可连接在第二节点N2与输出端子1006之间。第一电容器C1对与第七晶体管T7的导通和关断对应的电压充电。

第一电容器C1可包括连接到第二节点N2的下电极LE1和连接到输出端子1006的上电极UE1。第一电容器C1的下电极LE1可电连接到第八晶体管T8的第八漏电极DE8。

当在平面上(例如，在平面图中)观察时，第一电容器C1的上电极UE1与下电极LE1重叠并且可覆盖下电极LE1。

第二电容器C2可连接在第一节点N1与第四输入线1004之间。第二电容器C2可对施加到第一节点N1的电压充电。

第二电容器C2可包括连接到第一节点N1的下电极LE2和连接到第四输入线1004的上电极UE2。第二电容器C2的下电极LE2可与第二晶体管T2的第二栅电极GE2一体地设置。另外，第二电容器C2的下电极LE2可与第六晶体管T6的第六栅电极GE6一体地设置。

当在平面上(例如，在平面图中)观察时，第二电容器C2的上电极UE2与第二电容器C2的下电极LE2重叠并且可覆盖第二电容器C2的下电极LE2。

第四晶体管T4可连接在第一节点N1与第三输入线1003之间。第四晶体管T4可与第三节点N3的电压对应地控制第一节点N1与第三输入线1003之间的连接。

第四晶体管T4可包括连接到第三节点N3的第四栅电极GE4、连接到第一节点N1的第四漏电极DE4和连接到第三输入线1003的第四源电极SE4。

而且，第四晶体管T4可包括与第四栅电极GE4重叠并且连接到第四源电极SE4和第四漏电极DE4的每个的第四有源图案ACT4。

第五晶体管T5可位于第一节点N1与供给有栅极低电压VGL的第五输入线1005之间。第五晶体管T5可与第三输入线1003的第二时钟信号CLK2对应地控制第一节点N1与第五输入线1005之间的连接。

第五晶体管T5可包括连接到第三输入线1003的第五栅电极GE5、连接到第一节点N1的第五源电极SE5和通过第五接触电极CNE5连接到第五输入线1005的第五漏电极DE5。第五接触电极CNE5可与第五输入线1005一体地设置。

而且，第五晶体管T5可包括与第五栅电极GE5重叠并且连接到第五源电极SE5和第五漏电极DE5的每个的第五有源图案ACT5。

第八晶体管T8可连接在第三节点N3与第二节点N2之间。第八晶体管T8可在保持导通状态期间保持第三节点N3与第二节点N2之间的电连接。另外，第八晶体管T8可与第二节点N2的电压对应地限制第三节点N3的电压降宽度。

第八晶体管T8可包括连接到第五输入线1005的第八栅电极GE8、连接到第三节点N3的第八源电极SE8和连接到第二节点N2的第八漏电极DE8。

而且，第八晶体管T8可包括与第八栅电极GE8重叠并且连接到第八源电极SE8和第八漏电极DE8的每个的第八有源图案ACT8。

从具有上述配置的第(2-1)扫描级电路SST1输出的扫描信号可通过对应的扫描路由线SR1传输到对应的扫描线S1。而且，扫描信号可通过连接线CL传输到定位在第(2-1)扫描级电路SST1的下一级的第(2-2)扫描级电路SST2。

在图5和图6中，主要描述定位在第二非显示区域NDA2中的扫描驱动器SDV(参见图1的SDV)中包括的第二扫描级电路SST1至SST10中的第(2-1)扫描级电路SST1，但是定位在第一非显示区域NDA1中的扫描驱动器SDV中包括的扫描级电路SST11至SST17也可具有相同的电路配置。

另外，上述的虚设扫描电路DSST1至DSST6可具有与第(2-1)扫描级电路SST1相同的电路配置，或者具有第(2-1)扫描级电路SST1的部分配置被省略的电路配置。

图7是示出图3的第(2-1)发射级电路的电路图。图8是详细示出图7的第(2-1)发射级电路的平面图。

参照图3、图7和图8，第(2-1)发射级电路EST1可包括第一驱动电路2100、第二驱动电路2200、第三驱动电路2300和输出单元2400。

第一驱动电路2100可与供给到第二十一输入线2001的起始脉冲SSP2和供给到第二十二输入线2002的第一时钟信号CLK1对应地控制第二十二节点N22和第二十一节点N21的电压。为此，第一驱动电路2100可包括第一晶体管T1、第四晶体管T4和第五晶体管T5。

第一晶体管T1可连接在第二十一输入线2001与第二十一节点N21之间。当第一时钟信号CLK1被供给到第二十二输入线2002时，第一晶体管T1可被导通。

第一晶体管T1可包括通过第二十二接触电极CNE22连接到第二十二输入线2002的第一栅电极GE1、通过第二十一接触电极CNE21连接到第二十一输入线2001的第一源电极SE1和连接到第二十一节点N21的第一漏电极DE1。第二十二接触电极CNE22可与第一栅电极GE1一体地设置。

而且，第一晶体管T1可包括与第一栅电极GE1重叠并且连接到第一源电极SE1和第一漏电极DE1的每个的第一有源图案ACT1。

第四晶体管T4可连接在第二十二输入线2002与第二十二节点N22之间。第四晶体管T4可与第二十一节点N21的电压对应地被导通或关断。

第四晶体管T4可设置为双栅极结构以防止漏电流。第四晶体管T4可包括第4a晶体管T4a和第4b晶体管T4b。

第4a晶体管T4a可包括连接到第二十一节点N21的第4a栅电极GE4a、连接到第二十二输入线2002的第4a漏电极DE4a和连接到第4b晶体管T4b的第4b漏电极DE4b的第4a源电极SE4a。

而且，第4a晶体管T4a可包括与第4a栅电极GE4a重叠并且连接到第4a源电极SE4a和第4a漏电极DE4a中的每个的第4a有源图案ACT4a。

第4b晶体管T4b可包括连接到第二十一节点N21的第4b栅电极GE4b、连接到第4a晶体管T4a的第4a源电极SE4a的第4b漏电极DE4b和连接到第五晶体管T5的第五源电极SE5的第4b源电极SE4b。

而且，第4b晶体管T4b可包括与第4b栅电极GE4b重叠并且连接到第4b源电极SE4b和第4b漏电极DE4b的每个的第4b有源图案ACT4b。

第五晶体管T5可连接在供给有栅极低电压VGL的第二十五输入线2005与第二十二节点N22之间。当第一时钟信号CLK1被供给到第二十二输入线2002时，第五晶体管T5可被导通。

第五晶体管T5可包括连接到第二十二输入线2002的第五栅电极GE5、连接到第4b晶体管T4b的第4b源电极SE4b的第五源电极SE5和连接到第二十五输入线2005的第五漏电极DE5。

而且，第五晶体管T5可包括连接到第五源电极SE5和第五漏电极DE5中的每个的第五有源图案ACT5。

第二驱动电路2200可与供给到第二十三输入线2003的第二时钟信号CLK2和第二十二节点N22的电压对应地控制第二十一节点N21和第二十三节点N23的电压。为此，第二驱动电路2200可包括第二晶体管T2、第三晶体管T3、第六晶体管T6、第七晶体管T7、第十一电容器C11和第十二电容器C12。

第三晶体管T3可连接在第二晶体管T2与第二十一节点N21之间。当第二时钟信号CLK2被供给到第二十三输入线2003时，第三晶体管T3可被导通。

第三晶体管T3可包括通过第二十三接触电极CNE23连接到第二十三输入线2003的第三栅电极GE3、连接到第一晶体管T1的第一漏电极DE1的第三漏电极DE3和连接到第二晶体管T2的第二漏电极DE2的第三源电极SE3。第二十三接触电极CNE23可与第三栅电极GE3一体地设置。

而且，第三晶体管T3可包括与第三栅电极GE3重叠并且连接到第三源电极SE3和第三漏电极DE3的每个的第三有源图案ACT3。

第二晶体管T2可连接在供给有栅极高电压VGH的第二十四输入线2004与第三晶体管T3之间。第二晶体管T2可与第二十二节点N22的电压对应地被导通或关断。

第二晶体管T2可包括连接到第二十二节点N22的第二栅电极GE2、连接到第三晶体管T3的第三源电极SE3的第二漏电极DE2和通过第二十四接触电极CNE24连接到第二十四输入线2004的第二源电极SE2。第二十四接触电极CNE24可与第二十四输入线2004一体地设置。

而且，第二晶体管T2可包括与第二栅电极GE2重叠并且连接到第二源电极SE2和第二漏电极DE2的每个的第二有源图案ACT2。

第七晶体管T7可连接在第六晶体管T6的第六漏电极DE6与第二十三输入线2003之间。第七晶体管T7可与第二十二节点N22的电压对应地被导通或关断。

第七晶体管T7可包括连接到第二十二节点N22的第七栅电极GE7、连接到第六晶体管T6的第六漏电极DE6的第七源电极SE7和连接到第二十三输入线2003的第七漏电极DE7。

而且，第七晶体管T7可包括与第七栅电极GE7重叠并且连接到第七源电极SE7和第七漏电极DE7的每个的第七有源图案ACT7。

第六晶体管T6可连接在第七晶体管T7的第七源电极SE7与第二十三节点N23之间。当第二时钟信号CLK2被供给到第二十三输入线2003时，第六晶体管T6可被导通。

第六晶体管T6可包括连接到第二十三输入线2003的第六栅电极GE6、连接到第七晶体管T7的第七源电极SE7的第六漏电极DE6和连接到第二十三节点N23的第六源电极SE6。

而且，第六晶体管T6可包括与第六栅电极GE6重叠并且连接到第六源电极SE6和第六漏电极DE6的每个的第六有源图案ACT6。

第十一电容器C11可连接在第二十一节点N21与第二十三输入线2003之间。

第十一电容器C11可包括连接到第二十一节点N21的下电极LE11和连接到第二十三输入线2003的上电极UE11。第十一电容器C11的下电极LE11可配置为第十晶体管T10的第十栅电极GE10。当在平面上(例如，在平面图中)观察时，第十一电容器C11的上电极UE11与第十一电容器C11的下电极L11重叠并且可覆盖第十一电容器C11的下电极L11。

第十二电容器C12可连接在第二十二节点N22与第六晶体管T6的第六漏电极DE6之间。

第十二电容器C12可包括连接到第二十二节点N22的下电极LE12和连接到第六晶体管T6的第六漏电极DE6的上电极UE12。第十二电容器C12的下电极LE12可配置为第七晶体管T7的第七栅电极GE7。当在平面上(例如，在平面图中)观察时，第十二电容器C12的上电极UE12与第十二电容器C12的下电极LE12重叠并且可覆盖第十二电容器C12的下电极LE12。

第三驱动电路2300可与第二十一节点N21的电压对应地控制第二十三节点N23的电压。为此，第三驱动电路2300可包括第八晶体管T8和第十三电容器C13。

第八晶体管T8可连接在供给有栅极高电压VGH的第二十四输入线2004与第二十三节点N23之间。第八晶体管T8可与第二十一节点N21的电压对应地被导通或关断。

第八晶体管T8可包括连接到第二十一节点N21的第八栅电极GE8、连接到第二十四输入线2004的第八源电极SE8和连接到第二十三节点N23的第八漏电极DE8。

而且，第八晶体管T8可包括与第八栅电极GE8重叠并且连接到第八源电极SE8和第八漏电极DE8的每个的第八有源图案ACT8。

第十三电容器C13可连接在供给有栅极高电压VGH的第二十四输入线2004与第二十三节点N23之间。

第十三电容器C13可包括连接到第二十四输入线2004的上电极UE13和连接到第二十三节点N23的下电极LE13。第十三电容器13的下电极LE13可配置为第九晶体管T9的第九栅电极GE9。当在平面上(例如，在平面图中)观察时，第十三电容器C13的上电极UE13与第十三电容器C13的下电极LE13重叠并且可覆盖第十三电容器C13的下电极LE13。

输出单元2400可与第二十一节点N21和第二十三节点N23的电压对应地控制供给到输出端子2006的电压。为此，输出单元2400可包括第九晶体管T9和第十晶体管T10。

第九晶体管T9可连接在供给有栅极高电压VGH的第二十四输入线2004与输出端子2006之间。第九晶体管T9可与第二十三节点N23的电压对应地被导通或关断。

第九晶体管T9可包括连接到第二十三节点N23的第九栅电极GE9、连接到第二十四输入线2004的第九源电极SE9和连接到输出端子2006的第九漏电极DE9。

而且，第九晶体管T9可包括与第九栅电极GE9重叠并且连接到第九源电极SE9和第九漏电极DE9的每个的第九有源图案ACT9。

第十晶体管T10可定位在输出端子2006与供给有栅极低电压VGL的第二十五输入线2005之间。第十晶体管T10可与第二十一节点N21的电压对应地被导通或关断。

第十晶体管T10可包括连接到第二十一节点N21的第十栅电极GE10、连接到输出端子2006的第十源电极SE10和通过第二十五接触电极CNE25连接到第二十五输入线2005的第十漏电极DE10。第二十五接触电极CNE25可与第二十五输入线2005一体地设置。

而且，第十晶体管T10可包括与第十栅电极GE10重叠并且连接到第十源电极SE10和第十漏电极DE10中的每个的第十有源图案ACT10。

在本公开的一些示例实施方式中，如图8中所示，第九晶体管T9和第十晶体管T10可配置为彼此并联连接的多个晶体管。

具有上述配置的输出单元2400可被驱动作为缓冲器。

从具有上述配置的第(2-1)发射级电路EST1输出的发射控制信号可通过对应的发射路由线ER1传输到对应的第二像素PXL2。而且，发射控制信号可通过第一发射桥接线EBR1传输到第一虚设发射级电路DEST1。

在图7和图8中，主要描述定位在第二非显示区域NDA2中的发射驱动器EDV(参见图1的EDV)中包括的第二发射级电路EST1至EST5中的第(2-1)发射级电路EST1，但是定位在第一非显示区域NDA1中的发射驱动器EDV中包括的发射级电路EST6至EST9也可具有相同的配置。

另外，上述的虚设发光电路DEST1至DEST3可具有与第(2-1)发射级电路EST1相同的电路配置，或者具有第(2-1)发射级电路EST1的部分配置被省略的电路配置。

图9是图3的部分EA2的放大平面图。图10是沿图9的线I-I’截取的剖面图。图11示出了图10的扫描桥接线的另一种形式，其为与图9的线I-I’对应的剖面图。图12是示出图9中所示的第(2-2)扫描级电路与第二虚设扫描级电路之间的连接关系的视图。图13是示出图9中所示的第(2-1)发射级电路与第一虚设发射级电路之间的连接关系的视图。

在图9中，为了便于描述，主要示出了彼此相邻的两个第二扫描级电路SST1和SST2、彼此相邻的两个虚设扫描级电路DSST1和DSST2、第二发射级电路EST1和虚设发射级电路DEST1。而且，在图9中，主要示出了连接到每个级电路的布线单元。

在图9中，将主要描述与上述实施方式不同的部分以避免冗余。图9中并没有特别描述的部分遵循上述实施方式的部分。另外，相同的附图标记表示相同的部件，并且相似的附图标记表示相似的部件。

参照图1至图13，第(2-1)扫描级电路SST1、第(2-2)扫描级电路SST2、第一虚设扫描级电路DSST1、第二虚设扫描级电路DSST2、第(2-1)发射级电路EST1和第一虚设发射级电路DEST1可定位在第二非显示区域NDA2中。

第(2-1)扫描级电路SST1连接到对应的第一扫描路由线SR1的一端。因此，第(2-1)扫描级电路SST1可将第一扫描信号供给到对应的第二像素PXL2。

另外，第一扫描信号可通过连接线CL供给到定位在对应的第二像素PXL2的下一行上的第二像素PXL2。

第(2-1)扫描级电路SST1可与从时序控制器TC(参见图2的TC)供给的时钟信号CLK1和CLK2对应地操作。而且，第(2-1)扫描级电路SST1可供给有用于扫描级的起始脉冲SSP1(在下文中称为“第一起始脉冲”)。

第(2-1)扫描级电路SST1可包括第一晶体管T1至第八晶体管T8、第一电容器C1、第二电容器C2和输出端子1006。而且，第(2-1)扫描级电路SST1可连接到第一输入线1001至第五输入线1005。

第一起始脉冲SSP1可被供给到第一输入线1001，用于扫描级的第一时钟信号CLK1可被供给到第二输入线1002，并且用于扫描级的第二时钟信号CLK2可被供给到第三输入线1003。

用于扫描级的栅极高电压VGH可被供给到第四输入线1004，并且用于扫描级的栅极低电压VGL可被供给到第五输入线1005。

用于扫描级的第一时钟信号CLK1和用于扫描级的第二时钟信号CLK2可具有不同的相位。例如，用于扫描级的第二时钟信号CLK2可与用于扫描级的第一时钟信号CLK1具有180度的相位差。

除了第一晶体管T1连接到第二输入线1002、第三晶体管T3连接到第三输入线1003和第一接触电极CNE1连接到前一扫描级电路的输出端子和第一扫描桥接线SBR1，第(2-2)扫描级电路SST2可具有与第(2-1)扫描级电路SST1基本上相同的配置。

第(2-2)扫描级电路SST2可供给有来自第(2-1)扫描级电路SST1的输出端子1006的第一扫描信号。

例如，第(2-2)扫描级电路SST2可通过连接到第(2-1)扫描级电路SST1的输出端子1006的第一接触电极CNE1供给有第一扫描信号。

第(2-2)扫描级电路SST2可供给有第一扫描信号作为起始脉冲，并且生成第二扫描信号。

在本公开的一些示例实施方式中，第一扫描桥接线SBR1的一侧可连接到第(2-2)扫描级电路SST2的输出单元1230。例如，第一扫描桥接线SBR1的一侧可连接在第(2-2)扫描级电路SST2的第六晶体管T6与第七晶体管T7之间。

第一扫描桥接线SBR1的另一侧可连接到第二虚设扫描级电路DSST2的输出端子1006(在下文中称为“第二虚设输出端子”)。

因此，第(2-2)扫描级电路SST2可通过第一扫描桥接线SBR1电连接到第二虚设扫描级电路DSST2。

第二扫描信号可通过第一扫描桥接线SBR1传输到第二虚设输出端子1006。第二虚设输出端子1006可连接到第二扫描路由线SR2以将第二扫描信号提供给对应的第二像素PXL2。

除了第一接触电极CNE1没有连接到前一扫描级电路(即，第一虚设扫描级电路DSST1)的输出端子以及第一电容器C1的上电极UE1被省略，第二虚设扫描级电路DSST2可具有与第(2-2)扫描级电路SST2基本上相同的配置。

当在平面上(例如，在平面图中)观察时，第一扫描桥接线SBR1可在第二非显示区域NDA2中沿着衬底SUB的长度方向(例如，第二方向DR2)延伸。

第一扫描桥接线SBR1可与第(2-2)扫描级电路SST2的一部分、第一虚设扫描级电路DSST1的一部分和第二虚设扫描级电路DSST2的一部分中的每个重叠。

第二虚设扫描级电路DSST2可处于浮置状态。第二虚设扫描级电路DSST2可通过第一扫描桥接线SBR1将第二扫描信号传输到与第二扫描路由线SR2对应的第二像素PXL2。

第(2-1)发射级电路EST1连接到对应的第一发射路由线ER1的一端。因此，第(2-1)发射级电路EST1可将第一发射控制信号供给到对应的第二像素PXL2。

第(2-1)发射级电路EST1可与从时序控制器TC供给的时钟信号CLK1和CLK2对应地操作。而且，第(2-1)发射级电路EST1可供给有用于发射级的起始脉冲SSP2(在下文中称为“第二起始脉冲”)。

第(2-1)发射级电路EST1可包括第一晶体管T1至第十晶体管T10、第十一电容器C11至第十三电容器C13和输出端子2006。而且，第(2-1)发射级电路EST1可连接到第二十一输入线2001至第二十五输入线2005。

第二起始脉冲SSP2可被供给到第二十一输入线2001，用于发射级的第一时钟信号CLK1可被供给到第二十二输入线2002，并且用于发射级的第二时钟信号CLK2可被供给到第二十三输入线2003。

用于发射级的栅极高电压VGH可供给到第二十四输入线2004，并且用于发射级的栅极低电压VGL可被供给到第二十五输入线2005。

用于发射级的栅极高电压VGH可具有与用于扫描级的栅极高电压VGH相同的电压，并且用于发射级的栅极低电压VGL可具有与用于扫描级的栅极低电压VGL相同的电压。

用于发射级的第一时钟信号CLK1和用于发射级的第二时钟信号CLK2可具有不同的相位。

除了第一虚设发射级电路DEST1具有连接到第一发射桥接线EBR1的输出端子2006并且包括连接到第一发射桥接线EBR1的第二十六接触电极CNE26，以及第二十一电极CNE21没有连接到前一发射级电路的输出端子，第一虚设发射级电路DEST1可具有与第(2-1)发射级电路EST1基本上相同的配置。前一发射级电路可为第(2-1)发射级电路EST1。

第一虚设发射级电路DEST1可通过第一发射桥接线EBR1连接到第(2-1)发射级电路EST1的输出端子2006。

第一发射桥接线EBR1可与第(2-1)发射级电路EST1的输出端子2006一体地设置。而且，第一发射桥接线EBR1可通过第二十六接触电极CNE26连接到第一虚设发射级电路DEST1的输出端子2006。

因此，第(2-1)发射级电路EST1可通过第一发射桥接线EBR1电连接到第一虚设发射级电路DEST1的输出端子2006。

因此，第(2-1)发射级电路EST1的第一发射控制信号通过第一发射桥接线EBR1传输到第一虚设发射级电路DEST1的输出端子2006。

第一虚设发射级电路DEST1的输出端子2006可连接到第二发射路由线ER2。因此，传输到第一虚设发射级电路DEST1的输出端子2006的第一发射控制信号可被传输到与第二发射路由线ER2对应的第二像素PXL2。

连接到与第二发射路由线ER2对应的像素PXL2的第一发射控制信号可为与第二扫描信号同步的第二发射控制信号。

当在平面上(例如，在平面图中)观察时，第一发射桥接线EBR1可在第二非显示区域NDA2中以在与第二方向DR2相交的第一方向DR1上延伸的形状定位，但是本公开不限于此。

第一虚设发射级电路DEST1可处于浮置状态。第一虚设发射级电路DEST1可通过第一发射桥接线EBR1将第二发射控制信号传输到与第二发射路由线ER2对应的第二像素PXL2。

在下文中，将参照图10描述第一扫描桥接线SBR1和第一发射桥接线EBR1的堆叠结构。

缓冲层BFL和栅极绝缘层GI可顺序地定位在衬底SUB上。

缓冲层BFL可防止杂质扩散到包括在第(2-1)扫描级电路SST1和第(2-2)扫描级电路SST2中的晶体管T1至T8和包括在第(2-1)发射级电路EST1中的晶体管T1至T10中。缓冲层BFL可设置为单层，但是本公开不限于此，并且缓冲层BFL可设置为包括至少两层的多层。当缓冲层BFL设置为多层时，各层可由相同的材料形成或者由不同的材料形成。根据衬底SUB的材料和工艺条件，缓冲层BFL可被省略。

栅极绝缘层GI可为包括无机材料的无机绝缘层。例如，栅极绝缘层GI可包括氮化硅、氧化硅和氮氧化硅中的至少一种。

第一电容器C1的下电极LE1、第(2-1)发射级电路EST1的输出端子2006、第一虚设发射级电路DEST1的输出端子2006和第二扫描路由线SR2可设置在栅极绝缘层GI上。

虽然没有在图10中示出，但是第一发射桥接线EBR1可与第(2-1)发射级电路EST1的输出端子2006一体地设置，并且设置在与第(2-1)发射级电路EST1的输出端子2006相同的层中。

第一绝缘层IL1可定位在形成有第一电容器C1的下电极LE1等的衬底SUB上。第一绝缘层IL1可包括与栅极绝缘层GI相同的材料。

第一电容器C1的上电极UE1可定位在第一绝缘层IL1上。第一电容器C1的上电极UE1可覆盖第一电容器C1的下电极LE1。

第二绝缘层IL2可设置在第一电容器C1的上电极UE1上方。

第一扫描桥接线SBR1可定位在第二绝缘层IL2上。

第一扫描桥接线SBR1可通过穿透第二绝缘层IL2的接触孔连接到第一电容器C1的上电极UE1。而且，第一扫描桥接线SBR1可通过顺序地穿透第一绝缘层IL1和第二绝缘层IL2的接触孔连接到第二扫描路由线SR2。

在一些实施方式中，如图11中所示，第三绝缘层IL3可另外地定位在第一扫描桥接线SBR1与第一电容器C1的上电极UE1之间。

第一扫描桥接线SBR1可通过顺序地穿透第二绝缘层IL2和第三绝缘层IL3的接触孔连接到第一电容器C1的上电极UE1。而且，第一扫描桥接线SBR1可通过顺序地穿透第一绝缘层IL1至第三绝缘层IL3的接触孔连接到第二扫描路由线SR2。

第三绝缘层IL3可为包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。第三绝缘层IL3可为有机绝缘层。如图中所示，第三绝缘层IL3可设置为单层。然而，本公开不限于此，并且第三绝缘层IL3可设置为多层。当第三绝缘层IL3设置为多层时，第三绝缘层IL3可具有多个无机绝缘层和多个有机绝缘层交替地堆叠的结构。例如，第三绝缘层IL3可具有第一有机绝缘层、无机绝缘层和第二有机绝缘层顺序地堆叠的结构。

保护层PSV可设置在第一扫描桥接线SBR1上方。

保护层PSV可包括由无机材料制成的无机绝缘层和由有机材料制成的有机绝缘层的至少一个。例如，保护层PSV可包括无机绝缘层和定位在无机绝缘层上的有机绝缘层。

像素限定层PDL可定位在保护层PSV上。

像素限定层PDL可包括有机绝缘材料。例如，像素限定层PDL可包括聚苯乙烯、聚甲基丙烯酸甲酯(PMMA)、聚丙烯腈(PAN)、聚酰胺(PA)、聚酰亚胺(PI)、聚芳醚(PAE)、杂环聚合物、聚对二甲苯、环氧树脂、苯并环丁烯(BCB)、硅氧烷基树脂和硅烷基树脂中的至少一种。

薄膜封装层TFE可定位在像素限定层PDL上。薄膜封装层TFE可防止氧气和湿气渗透到包括在第二像素PXL2的每个中的发光装置(没有示出)中。

薄膜封装层TFE可设置为单层，但是本公开不限于此，并且薄膜封装层TFE可设置为多层。薄膜封装层TFE可包括覆盖发光装置的多个绝缘层。

例如，薄膜封装层TFE可包括多个无机层和多个有机层。例如，薄膜封装层TFE可具有无机层和有机层交替地堆叠的结构。而且，在一些情况下，薄膜封装层TFE可为定位在发光装置上方并且通过密封剂与衬底SUB接合在一起的封装衬底。

图14是示出图1中所示的一个像素的等效电路图。为了便于描述，在图14中示出了连接到第j数据线Dj、第i发射控制线Ei、第i扫描线Si和第(i-1)扫描线Si-1的一个像素。

参照图1和图14，根据本公开实施方式的像素PXL可包括发光装置OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。

发光装置OLED的阳电极经由第六晶体管T6连接到第一晶体管T1，并且发光装置OLED的阴电极连接到第二像素电源ELVSS。发光装置OLED可生成具有与从第一晶体管T1供给的电流量对应的预定亮度的光。

第一像素电源ELVDD可设置为高于第二像素电源ELVSS的电压，以使得电流可流过发光装置OLED。

第一晶体管(驱动晶体管)T1的源电极经由第五晶体管T5连接到第一像素电源ELVDD，并且第一晶体管T1的漏电极经由第六晶体管T6连接到发光装置OLED的阳电极。第一晶体管T1与作为其栅电极的第一节点N1的电压对应地控制从第一像素电源ELVDD经由发光装置OLED流到第二像素电源ELVSS的电流量。

第二晶体管(开关晶体管)T2连接在第j数据线Dj与第一晶体管T1的源电极之间。另外，第二晶体管T2的栅电极连接到第i扫描线Si。当扫描信号被供给到第i扫描线Si时，第二晶体管T2被导通以电连接第j数据线Dj与第一晶体管T1的源电极。

第三晶体管T3连接在第一晶体管T1的漏电极与第一节点N1之间。另外，第三晶体管T3的栅电极连接到第i扫描线Si。当扫描信号被供给到第i扫描线Si时，第三晶体管T3被导通以电连接第一晶体管T1的漏电极与第一节点N1。因此，当第三晶体管T3被导通时，第一晶体管T1为二极管式连接。

第四晶体管T4连接在第一节点N1与初始化电源Vint之间。另外，第四晶体管T4的栅电极连接到第(i-1)扫描线Si-1。当扫描信号被供给到第(i-1)扫描线Si-1时，第四晶体管T4被导通以将初始化电源Vint的电压供给到第一节点N1。初始化电源Vint设置为比数据信号的电压更低的电压。

第五晶体管T5连接在第一像素电源ELVDD与第一晶体管T1的源电极之间。另外，第五晶体管T5的栅电极连接到第i发射控制线Ei。第五晶体管T5在发射控制信号被供给到第i发射控制线Ei时被关断，否则被导通。

第六晶体管T6连接在第一晶体管T1的漏电极与有机发光装置OLED的阳电极之间。另外，第六晶体管T6的栅电极连接到第i发射控制线Ei。第六晶体管T6在发射控制信号被供给到第i发射控制线Ei时被关断，否则被导通。

第七晶体管T7连接在初始化电源Vint与发光装置OLED的阳电极之间，即，初始化电源Vint与第二节点之间。另外，第七晶体管T7的栅电极连接到第(i-1)扫描线Si-1。当扫描信号被供给到第(i-1)扫描线Si-1时，第七晶体管T7被导通以将初始化电源Vint的电压供给到发光装置OLED的阳电极。

存储电容器Cst连接在第一像素电源ELVDD与第一节点N1之间。存储电容器Cst存储与数据信号和第一晶体管T1的阈值电压对应的电压。

图14中所描述的像素结构仅对应于使用扫描线和发射控制线的示例，并因此本公开的像素PXL不限于该像素结构。实际上，像素PXL具有能够向发光装置OLED供给电流的像素结构，并且像素结构可选择为本领域中当前已知的各种结构中的任一种。

在本公开的一些示例实施方式中，发光装置OLED可与从第一晶体管(驱动晶体管)T1供给的电流量对应地生成包括红色、绿色和蓝色的各种光，但是本公开不限于此。在示例中，发光装置OLED可与从第一晶体管(驱动晶体管)T1供给的电流量对应地生成白光。因此，显示装置可使用单独的滤色器等来实现彩色图像。

此外，为了便于描述，示出了第一晶体管T1至第七晶体管T7用P型晶体管实现，但是本公开不限于此。换言之，第一晶体管T1至第七晶体管T7可用N型晶体管实现。

另外，每个晶体管的栅极关断和栅极导通电压可根据每个晶体管的类型而被设置为具有不同电平的电压。例如，在P型晶体管的情况下，栅极关断电压和栅极导通电压可分别设置为高电平电压和低电平电压。在N型晶体管的情况下，栅极关断电压和栅极导通电压可分别设置为低电平电压和高电平电压。

根据本公开实施方式的显示装置可被采用在各种电子装置中。例如，显示装置适用于电视机、笔记本电脑、移动电话、智能电话、智能平板、PMP、PDA、导航、诸如智能手表的各种可穿戴装置等。

根据本公开的一些示例实施方式，可提供能够有效地使用死区的显示装置。

本文中已公开了示例实施方式，并且尽管采用了特定措辞，但是它们仅以一般和描述性意义使用和解释，而不是为了限制的目的。在一些情况下，如本领域普通技术人员在提交本申请时将显而易见的，除非另有明确指示，否则结合特定实施方式描述的特征、特性和/或元件可单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。相应地，本领域技术人员将理解，在不背离如所附权利要求书及其等同物中所记载的本公开的精神和范围的情况下，可进行形式和细节上的各种改变。