显示装置及其驱动方法

技术领域

本发明涉及一种驱动技术，且特别是涉及一种显示装置及其驱动方法。

背景技术

在一般的显示装置中，像素电路通常会具备以脉冲宽度调变(Pulse WidthModulation，PWM)控制方式的PWM区块以及/或以脉冲振幅调变(Pulse AmplitudeModulation，PAM)控制方式的PAM区块，并通过PWM区块以及/或PAM区块来驱动像素电路，用于调整发光元件的发光亮度。

然而，在现有的驱动技术中，显示装置的设计较容易受到充电率不足而影响显示品质。

有鉴于此，如何提升像素电路的充电效率，用于改善显示画面的显示品质，将是本领域相关技术人员重要的课题。

发明内容

本发明提供一种显示装置及其驱动方法，能够有效地提升像素电路的充电效率以改善显示画面的显示品质。

本发明的显示装置包括显示面板、第一栅极驱动器、第二栅极驱动器、第三栅极驱动器以及第四栅极驱动器。显示面板具有多个第一像素列以及多个第二像素列，多个第一像素列分别与多个第二像素列交错排列。在第一时间区间中，第一栅极驱动器以第一驱动方式依序地驱动多个第一像素列。在第一时间区间之后的第二时间区间中，第二栅极驱动器以第一驱动方式依序地驱动多个第二像素列。在第二时间区间之后的第三时间区间中，第三栅极驱动器以第二驱动方式依序地驱动多个第一像素列。在第三时间区间之后的第四时间区间中，第四栅极驱动器以第二驱动方式依序地驱动多个第二像素列。其中第一驱动方式以及第二驱动方式的其中之一为脉冲振幅调变(Pulse Amplitude Modulation，PAM)的驱动方式，其中之另一为脉波宽度调变(Pulse-width modulation，PWM)的驱动方式。

本发明的显示装置的驱动方法，包括：提供具有多个第一像素列以及多个第二像素列的显示面板，其中多个第一像素列分别与多个第二像素列交错排列；在第一时间区间中，提供第一栅极驱动器以第一驱动方式依序地驱动多个第一像素列；在第一时间区间之后的第二时间区间中，提供第二栅极驱动器以第一驱动方式依序地驱动多个第二像素列；在第二时间区间之后的第三时间区间中，提供第三栅极驱动器以第二驱动方式依序地驱动多个第一像素列；以及在第三时间区间之后的第四时间区间中，提供第四栅极驱动器以第二驱动方式依序地驱动多个第二像素列，其中第一驱动方式以及第二驱动方式的其中之一为脉冲振幅调变(Pulse Amplitude Modulation，PAM)的驱动方式，其中之另一为脉波宽度调变(Pulse-width modulation，PWM)的驱动方式。

基于上述，本发明的显示装置及其驱动方法可以在第一与第二时间区间中，通过第一与第二栅极驱动器以第一驱动方式来依序地驱动第一与第二像素列的像素。并且，在第三与第四时间区间中，显示装置可以通过第三与第四栅极驱动器以第二驱动方式来依序地驱动第一与第二像素列的像素。如此一来，本发明的显示装置能够有效地增加像素电路的充电时间，用于提升像素电路的充电效率，以改善显示画面的显示品质。

附图说明

图1是本发明一实施例的显示装置的示意图；

图2是本发明图1实施例的像素电路的示意图；

图3A至图3D分别是本发明图1实施例的第一栅极驱动器至第四栅极驱动器的示意图；

图4是本发明图1实施例的显示装置的时序图；

图5A至图5C分别是本发明图1实施例的显示装置的三种操作情境的示意图；

图6是本发明一实施例的显示装置的驱动方法的流程图。

符号说明

100:显示装置

110:显示面板

121_1、121_2:第一栅极驱动器

122_1、122_2:第二栅极驱动器

123_1、123_2:第三栅极驱动器

124_1、124_2:第四栅极驱动器

125_1、125_2:发光电路

130:源极驱动器

200:像素电路

210:PAM区块

220:PWM区块

300、310、320、330:栅极驱动器

BLK:垂直消隐时间区间

DATA[1]～DATA[n]:数据电压

EM[1]～EM[4]、EM[n]:发光控制信号

P11～PN1、P12～PN2、P13～PN3、P14～PN4:像素

PC1～PC4:像素列

STV1～STV4:起始信号

SPAM[1]～SPAM[11]、SPAM[n]:PAM控制信号

SPWM[1]～SPWM[11]、SPWM[n]:PWM控制信号

SR11～SR112:移位暂存电路

S610～S650:步骤

TFR:像素期间

T1:第一时间区间

T2:第二时间区间

T3:第三时间区间

T4:第四时间区间

VPAM1～VPAM4:PAM数据电压

VPWM1～VPWM4:PWM数据电压

具体实施方式

在本案说明书全文(包括权利要求)中所使用的「耦接(或连接)」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。

图1是依照本发明一实施例的显示装置的示意图。请参照图1，显示装置100包括显示面板110、第一栅极驱动器121_1、121_2、第二栅极驱动器122_1、122_2、第三栅极驱动器123_1、123_2、第四栅极驱动器124_1、124_2、发光电路125_1、125_2以及源极驱动器130。

在本实施例中，显示面板110包括多个像素(或像素电路)P11～PN1、P12～PN2、P13～PN3以及P14～PN4。这些像素P11～PN1、P12～PN2、P13～PN3及P14～PN4可被配置于数据线与栅极线的交错处，并通过相对应的栅极线与数据线来控制像素电路操作。

这些像素P11～PN1、P12～PN2、P13～PN3以及P14～PN4可以被排列成多个像素列PC1～PC4。举例来说，像素P11～PN1可以被排列成像素列PC1；像素P12～PN2可以被排列成像素列PC2；像素P13～PN3可以被排列成像素列PC3；像素P14～PN4可以被排列成像素列PC4。其中，这些像素列PC1～PC4可以彼此交错排列。

需注意到的是，在本实施例中，像素列PC1、PC3可以是显示面板110的奇数列的像素列(亦即，第一像素列)，而像素列PC2、PC4可以是显示面板110的偶数列的像素列(亦即，第二像素列)。在本发明实施例中，本领域通常知识者可以依据显示装置100的设计需求，来决定显示面板110的像素的数量，本发明并不限于上述所举例的数量。其中，上述的N为正整数。

特别一提的是，针对显示面板110的像素(或像素电路)P11～PN1、P12～PN2、P13～PN3以及P14～PN4的说明内容，请同时参照图1以及图2，图2是依照本发明图1实施例的像素电路的示意图。其中，显示面板110的像素(或像素电路)P11～PN1、P12～PN2、P13～PN3以及P14～PN4中的任一个像素(或像素电路)可以由图2所示的像素电路200来实施。

在本实施例中，像素电路200可以包括PAM区块210以及PWM区块220。其中，PAM区块210可以包括用于实现PAM控制方式的相关电子电路，而PWM区块220可以包括用于实现PWM控制方式的相关电子电路。

具体而言，像素电路200可以通过PAM区块210来接收来自第一栅极驱动器121_1、121_2以及/或第二栅极驱动器122_1、122_2所产生的PAM控制信号SPAM[n]，以及接收来自源极驱动器130所产生的数据电压DATA[n]。

由此，第一栅极驱动器121_1、121_2以及/或第二栅极驱动器122_1、122_2能够通过被致能的PAM控制信号SPAM[n]而启动像素电路200的PAM区块210的操作动作，以对像素电路200进行PAM驱动。在此同时，源极驱动器130可以对应地将数据电压DATA[n]写入至像素电路200中。

在另一方面，像素电路200可以通过PWM区块220来接收来自第三栅极驱动器123_1、123_2以及/或第四栅极驱动器124_1、124_2所产生的PWM控制信号SPWM[n]，以及接收来自源极驱动器130所产生的数据电压DATA[n]。

由此，第三栅极驱动器123_1、123_2以及/或第四栅极驱动器124_1、124_2能够通过被致能的PWM控制信号SPWM[n]而启动像素电路200的PWM区块220的操作动作，以对像素电路200进行PWM驱动。在此同时，源极驱动器130可以对应地将数据电压DATA[n]写入至像素电路200中。

此外，在本实施例中，像素电路200可以接收来自发光电路125_1、125_2所产生的发光控制信号EM[n]。由此，像素电路200可以依据被致能的发光控制信号EM[n]而点亮发光元件。

值得一提的是，本实施例并不限制像素电路200的实施方式。举例来说，在一些实施例中，像素电路200可以包括由本领域普通技术人员所熟知具备PAM区块(或应用PAM驱动的相关电路)以及PWM区块(或应用PWM驱动的相关电路)的像素电路。

请返回参照图1的内容，在本实施例中，第一栅极驱动器121_1、第二栅极驱动器122_1、第三栅极驱动器123_1、第四栅极驱动器124_1以及发光电路125_1可以被配置于显示面板110的第一侧(如显示面板100的左侧)，而第一栅极驱动器121_2、第二栅极驱动器122_2、第三栅极驱动器123_2、第四栅极驱动器124_2以及发光电路125_2可以被配置于显示面板110的相对于第一侧的第二侧(如显示面板100的右侧)，但本发明并不限于此。

在本实施例中，第一栅极驱动器121_1、121_2可以耦接至显示面板110的奇数列的多个像素(亦即，第一像素列PC1中的多个像素P11～PN1以及第一像素列PC3中的多个像素P13～PN3)。第一栅极驱动器121_1、121_2可以依据起始信号(Start pulse signal)以产生PAM控制信号SPAM[1]、SPAM[3]至对应的第一像素列PC1中的多个像素P11～PN1以及第一像素列PC3中的多个像素P13～PN3。

在此情况下，第一栅极驱动器121_1、121_2可以通过PAM控制信号SPAM[1]以及/或PAM控制信号SPAM[3]且以PAM的驱动方式来驱动第一像素列PC1以及/或第一像素列PC3中对应的像素(或像素电路)。

在另一方面，第二栅极驱动器122_1、122_2可以耦接至显示面板110的偶数列的多个像素(亦即，第二像素列PC2中的多个像素P12～PN2以及第二像素列PC4中的多个像素P14～PN4)。第二栅极驱动器122_1、122_2可以依据起始信号以产生PAM控制信号SPAM[2]、SPAM[4]至对应的第二像素列PC2中的多个像素P12～PN2以及第二像素列PC4中的多个像素P14～PN4。

在此情况下，第二栅极驱动器122_1、122_2可以通过PAM控制信号SPAM[2]以及/或PAM控制信号SPAM[4]且以PAM的驱动方式来驱动第二像素列PC2以及/或第二像素列PC4中对应的像素(或像素电路)。

在另一方面，第三栅极驱动器123_1、123_2可以耦接至显示面板110的奇数列的多个像素(亦即，第一像素列PC1中的多个像素P11～PN1以及第一像素列PC3中的多个像素P13～PN3)。第三栅极驱动器123_1、123_2可以依据起始信号以产生PWM控制信号SPWM[1]、SPWM[3]至对应的第一像素列PC1中的多个像素P11～PN1以及第一像素列PC3中的多个像素P13～PN3。

在此情况下，第三栅极驱动器123_1、123_2可以通过PWM控制信号SPWM[1]以及/或PWM控制信号SPWM[3]且以PWM的驱动方式来驱动第一像素列PC1以及/或第一像素列PC3中对应的像素(或像素电路)。

在另一方面，第四栅极驱动器124_1、124_2可以耦接至显示面板110的偶数列的多个像素(亦即，第二像素列PC2中的多个像素P12～PN2以及第二像素列PC4中的多个像素P14～PN4)。第四栅极驱动器124_1、124_2可以依据起始信号以产生PWM控制信号SPWM[2]、SPWM[4]至对应的第二像素列PC2中的多个像素P12～PN2以及第二像素列PC4中的多个像素P14～PN4。

在此情况下，第四栅极驱动器124_1、124_2可以通过PWM控制信号SPWM[2]以及/或PWM控制信号SPWM[4]且以PWM的驱动方式来驱动第二像素列PC2以及/或第二像素列PC4中对应的像素(或像素电路)。

关于本实施例的第一栅极驱动器121_1(或121_2)、第二栅极驱动器122_1(或122_2)、第三栅极驱动器123_1(或123_2)以及第四栅极驱动器124_1(或124_2)的实施细节，请同时参照图1以及图3A至图3D，图3A至图3D分别是依照本发明图1实施例的第一栅极驱动器至第四栅极驱动器的示意图。

在此，请同时参照图1以及图3A，本实施例的第一栅极驱动器121_1(或121_2)可以由图3A所示的栅极驱动器300来实施。

在本实施例中，栅极驱动器300可以包括多个移位暂存电路(例如，移位暂存电路SR11、SR31、SR51、SR71、SR91以及SR111等)。这些移位暂存电路SR11、SR31、SR51、SR71、SR91以及SR111可以彼此相互串联耦接。栅极驱动器300的第一级的移位暂存电路SR11可以接收起始信号STV1。栅极驱动器300的移位暂存电路SR11、SR31、SR51、SR71、SR91以及SR111可以依据起始信号STV1以分别产生依序致能(例如是低电压准位)的多个PAM控制信号(例如，PAM控制信号SPAM[1]、SPAM[3]、SPAM[5]、SPAM[7]、SPAM[9]以及SPAM[11]等)。

在此，请同时参照图1以及图3B，本实施例的第二栅极驱动器122_1(或122_2)可以由图3B所示的栅极驱动器310来实施。

在本实施例中，栅极驱动器310可以包括多个移位暂存电路(例如，移位暂存电路SR21、SR41、SR61、SR81以及SR101等)。这些移位暂存电路SR21、SR41、SR61、SR81以及SR101可以彼此相互串联耦接。栅极驱动器310的第一级的移位暂存电路SR21可以接收起始信号STV2。栅极驱动器310的移位暂存电路SR21、SR41、SR61、SR81以及SR101可以依据起始信号STV1以分别产生依序致能(例如是低电压准位)的多个PAM控制信号(例如，PAM控制信号SPAM[2]、SPAM[4]、SPAM[6]、SPAM[8]以及SPAM[10]等)。

在此，请同时参照图1以及图3C，本实施例的第三栅极驱动器123_1(或123_2)可以由图3C所示的栅极驱动器320来实施。

在本实施例中，栅极驱动器320可以包括多个移位暂存电路(例如，移位暂存电路SR12、SR32、SR52、SR72、SR92以及SR112等)。这些移位暂存电路SR12、SR32、SR52、SR72、SR92以及SR112可以彼此相互串联耦接。栅极驱动器320的第一级的移位暂存电路SR12可以接收起始信号STV3。栅极驱动器320的移位暂存电路SR12、SR32、SR52、SR72、SR92以及SR112可以依据起始信号STV3以分别产生依序致能(例如是低电压准位)的多个PWM控制信号(例如，PWM控制信号SPWM[1]、SPWM[3]、SPWM[5]、SPWM[7]、SPWM[9]以及SPWM[11]等)。

在此，请同时参照图1以及图3D，本实施例的第四栅极驱动器124_1(或124_2)可以由图3D所示的栅极驱动器330来实施。

在本实施例中，栅极驱动器330可以包括多个移位暂存电路(例如，移位暂存电路SR22、SR42、SR62、SR82以及SR102等)。这些移位暂存电路SR22、SR42、SR62、SR82以及SR102可以彼此相互串联耦接。栅极驱动器330的第一级的移位暂存电路SR22可以接收起始信号STV4。栅极驱动器330的移位暂存电路SR22、SR42、SR62、SR82以及SR102可以依据起始信号STV4以分别产生依序致能(例如是低电压准位)的多个PWM控制信号(例如，PWM控制信号SPWM[2]、SPWM[4]、SPWM[6]、SPWM[8]以及SPWM[10]等)。

需注意到的是，本实施例并不限制栅极驱动器300～330的实施方式。举例来说，在一些实施例中，栅极驱动器300～330中的各个移位暂存电路可以包括由本领域普通技术人员所熟知的移位暂存器或移位暂存电路，各元件中的相关操作动作在此则不多赘述。

请返回参照图1的内容，在本实施例中，发光电路125_1、125_2可以耦接至显示面板110的第一像素列PC1、PC3以及第二像素列PC2、PC4中的多个像素。发光电路125_1、125_2可以产生多个发光控制信号EM[1]～EM[4]至对应的第一像素列PC1、PC3以及第二像素列PC2、PC4，用于点亮对应的像素。

在另一方面，在本实施例中，源极驱动器130耦接至显示面板110。源极驱动器130可以根据第一栅极驱动器、第二栅极驱动器、第三栅极驱动器以及第四栅极驱动器的驱动方式而对应地产生数据电压至多个第一像素列以及/或第二像素列中。

图4是依照本发明图1实施例的显示装置的时序图。请参照图4，在本实施例中，显示装置100的一个像素期间TFR可以区分为第一时间区间T1、第二时间区间T2、第三时间区间T3以及第四时间区间T4。显示装置100可以依序操作于第一时间区间T1、第二时间区间T2、第三时间区间T3以及第四时间区间T4，且第一时间区间T1、第二时间区间T2、第三时间区间T3以及第四时间区间T4彼此不相互重叠。

关于显示装置100的实施细节，请同时参照图1、图2以及图4。具体而言，在第一时间区间T1中，第一栅极驱动器121_1、121_2可以产生依序致能(例如，低电压准位)的PAM控制信号SPAM[1]、SPAM[3]至显示面板110的奇数列的多个像素(亦即，第一像素列PC1中的多个像素P11～PN1以及第一像素列PC3中的多个像素P13～PN3)的PAM区块。

在此情况下，第一栅极驱动器121_1、121_2可以以PAM驱动方式来依序地驱动这些第一像素列PC1、PC3(亦即，显示面板110的奇数列的像素列)。并且，源极驱动器130可以依序地将对应的数据电压DATA[n](例如是在第一栅极驱动器121_1、121_2以PAM驱动方式驱动第一像素列PC1、PC3下的PAM数据电压VPAM1、VPAM3)写入至这些第一像素列PC1、PC3的像素中。

接着，在第一时间区间T1之后的第二时间区间T2中，第二栅极驱动器122_1、122_2可以产生依序致能(例如，低电压准位)的PAM控制信号SPAM[2]、SPAM[4]至显示面板110的偶数列的多个像素(亦即，第二像素列PC2中的多个像素P12～PN2以及第二像素列PC4中的多个像素P14～PN4)的PAM区块。

在此情况下，第二栅极驱动器122_1、122_2可以以PAM驱动方式来依序地驱动这些第二像素列PC2、PC4(亦即，显示面板110的偶数列的像素列)。并且，源极驱动器130可以依序地将对应的数据电压DATA[n](例如是在第二栅极驱动器122_1、122_2以PAM驱动方式驱动第二像素列PC2、PC4下的PAM数据电压VPAM2、VPAM4)写入至这些第二像素列PC2、PC4的像素中。

在完成第一栅极驱动器121_1、121_2以及第二栅极驱动器122_1、122_2以PAM驱动方式来依序地驱动第一像素列PC1、PC3以及第二像素列PC2、PC4的操作动作之后，在第三时间区间T3中，第三栅极驱动器123_1、123_2可以产生依序致能(例如，低电压准位)的PWM控制信号SPWM[1]、SPWM[3]至显示面板110的奇数列的多个像素(亦即，第一像素列PC1中的多个像素P11～PN1以及第一像素列PC3中的多个像素P13～PN3)的PWM区块。

在此情况下，第三栅极驱动器123_1、123_2可以以PWM驱动方式来依序地驱动这些第一像素列PC1、PC3(亦即，显示面板110的奇数列的像素列)。并且，源极驱动器130可以依序地将对应的数据电压DATA[n](例如是在第三栅极驱动器123_1、123_2以PWM驱动方式驱动第一像素列PC1、PC3下的PWM数据电压VPWM1、VPWM3)写入至这些第一像素列PC1、PC3的像素中。

接着，在第三时间区间T3之后的第四时间区间T4中，第四栅极驱动器124_1、124_2可以产生依序致能(例如，低电压准位)的PWM控制信号SPWM[2]、SPWM[4]至显示面板110的偶数列的多个像素(亦即，第二像素列PC2中的多个像素P12～PN2以及第二像素列PC4中的多个像素P14～PN4)的PWM区块。

在此情况下，第四栅极驱动器124_1、124_2可以以PWM驱动方式来依序地驱动这些第二像素列PC2、PC4(亦即，显示面板110的偶数列的像素列)。并且，源极驱动器130可以依序地将对应的数据电压DATA[n](例如是在第四栅极驱动器124_1、124_2以PWM驱动方式驱动第二像素列PC2、PC4下的PWM数据电压VPWM2、VPWM4)写入至这些第二像素列PC2、PC4的像素中。

依据上述的说明内容可以得知，在一些设计需求下(在一些实施例中)，显示装置100可以先通过第一栅极驱动器121_1、121_2以PAM驱动方式来依序地驱动显示面板110的多个奇数列的像素列(亦即，第一像素列)。接着，显示装置100可以再通过第二栅极驱动器122_1、122_2以PAM驱动方式来依序地驱动显示面板110的多个偶数列的像素列(亦即，第二像素列)。

在第一与第二栅极驱动器都完成以PAM驱动方式来驱动第一像素列以及第二像素列的操作动作之后，显示装置100可以接着通过第三栅极驱动器123_1、123_2以PWM驱动方式来依序地驱动显示面板110的多个奇数列的像素列(亦即，第一像素列)。

接着，显示装置100可以再通过第四栅极驱动器124_1、124_2以PWM驱动方式来依序地驱动显示面板110的多个偶数列的像素列(亦即，第二像素列)，以完成像素P11～PN1、P12～PN2、P13～PN3、P14～PN4的数据写入动作。由此，本实施的显示装置100能够有效地增加像素电路的充电时间，用于提升像素电路的充电效率，以改善显示画面的显示品质。

而在另一些设计需求下(在另一些实施例中)，当显示装置100操作于第一时间区间T1时，显示装置100也可先通过第三栅极驱动器123_1、123_2以PWM驱动方式来依序地驱动显示面板110的多个奇数列的像素列(亦即，第一像素列)。接着，显示装置100可以再通过第四栅极驱动器124_1、124_2以PWM驱动方式来依序地驱动显示面板110的多个偶数列的像素列(亦即，第二像素列)。

并且，在第三与第四栅极驱动器都完成以PWM驱动方式来驱动第一像素列以及第二像素列的操作动作之后，显示装置100可以接着通过第一栅极驱动器121_1、121_2以PAM驱动方式来依序地驱动显示面板110的多个奇数列的像素列(亦即，第一像素列)。

接着，显示装置100可以再通过第二栅极驱动器122_1、122_2以PAM驱动方式来依序地驱动显示面板110的多个偶数列的像素列(亦即，第二像素列)，以完成像素P11～PN1、P12～PN2、P13～PN3、P14～PN4的数据写入动作。

图5A至图5C分别是依照本发明图1实施例的显示装置的三种操作情境的示意图。在此接续图4实施例的说明内容，请同时参照图1、图4以及图5A至图5C，在本实施例中，显示装置100的一个像素期间TFR可以还包括垂直消隐(Vertical Blanking)时间区间BLK。

具体而言，在图5A的实施例中，显示装置100可以在垂直消隐时间区间BLK之后，才开始依序地通过第一栅极驱动器121_1、121_2以及第二栅极驱动器122_1、122_2以PAM驱动方式来驱动显示面板110的多个奇数列的像素列(亦即，第一像素列)以及多个偶数列的像素列(亦即，第二像素列)。

也就是说，在图5A的实施例中(相同或相似于图4实施例)，第一栅极驱动器121_1、121_2以及第二栅极驱动器122_1、122_2可以在垂直消隐时间区间BLK中停止对像素列执行PAM驱动方式。

在另一方面，在图5B的实施例中，当显示装置100操作于垂直消隐时间区间BLK时，显示装置100即可开始依序地通过第一栅极驱动器121_1、121_2以及第二栅极驱动器122_1、122_2以PAM驱动方式来驱动显示面板110的多个奇数列的像素列(亦即，第一像素列)以及多个偶数列的像素列(亦即，第二像素列)。

也就是说，在图5B的实施例中，第一栅极驱动器121_1、121_2以及第二栅极驱动器122_1、122_2可以在垂直消隐时间区间BLK中维持对像素列执行PAM驱动方式。

在另一方面，在图5C的实施例中，当显示装置100操作于垂直消隐时间区间BLK时，第一栅极驱动器121_1、121_2以及第二栅极驱动器122_1、122_2中的多个移位暂存电路可产生同时致能的PAM控制信号，以将为固定常数的PAM控制信号提供至对应的像素列中。

而在显示装置100完成垂直消隐时间区间BLK的操作动作之后，显示装置100可以再接续通过第三栅极驱动器123_1、123_2以及第四栅极驱动器124_1、124_2以PWM驱动方式来依序地驱动显示面板110的多个奇数列的像素列(亦即，第一像素列)以及多个偶数列的像素列(亦即，第二像素列)。

图6是依照本发明一实施例的显示装置的驱动方法的流程图。请同时参照图1以及图6，在步骤S610中，显示装置提供具有多个第一像素列以及多个第二像素列的显示面板，其中多个第一像素列分别与多个第二像素列交错排列。在步骤S620中，在第一时间区间中，显示装置提供第一栅极驱动器以第一驱动方式依序地驱动多个第一像素列。

在步骤S630中，在第一时间区间之后的第二时间区间中，显示装置提供第二栅极驱动器以第一驱动方式依序地驱动多个第二像素列。在步骤S640中，在第二时间区间之后的第三时间区间中，显示装置提供第三栅极驱动器以第二驱动方式依序地驱动多个第一像素列。在步骤S650中，在第三时间区间之后的第四时间区间中，显示装置提供第四栅极驱动器以第二驱动方式依序地驱动多个第二像素列。

关于各步骤的实施细节在前述的实施例及实施方式都有详尽的说明，以下恕不多赘述。

综上所述，本发明的显示装置及其驱动方法可以在第一与第二时间区间中，通过第一与第二栅极驱动器以第一驱动方式来依序地驱动第一与第二像素列的像素。并且，在第三与第四时间区间中，显示装置可以通过第三与第四栅极驱动器以第二驱动方式来依序地驱动第一与第二像素列的像素。如此一来，本发明的显示装置能够有效地增加像素电路的充电时间，用于提升像素电路的充电效率，以改善显示画面的显示品质。